第四章 组合逻辑模块及其应用 4.1 编码器 一 . 编码器的基本概念及工作原理 编码——将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。一般而言， N 个不同的信号，至少需要 n 位二进制

数编码。N 和 n 之间满足下列关系 :

2n≥N

例：设计一个键控 8421BCD 码编码器。

S

S

S

S

S

S

S

S

S

S

1

0

V

1kΩ×10

D

7

CC

C

8

6

B

5

2

A

4

9

3

（ 2 ）由真值表写出各输出的逻辑表达式为：9898 SSSSA 76547654 SSSSSSSSB

解：（ 1 ）列出真值表：

76327632 SSSSSSSSC

9 7 5 3 1 9 7 5 3 1S S S S S S S S S S D

98SSA

7654 SSSSB

7632 SSSSC 9 7 5 3 1S S S S S D

重新整理得：

（ 3 ）由表达式画

出逻辑图：

S

S

S

S

S

S

S

S

S

S

0

1

2

3

4

5

6

7

8

9

VCC

1kΩ×10 &

A

&

B C

&

D

&

（ 4 ）增加控制使能标志 GS ：当按下 S0 ～ S9

任意一个键时，GS=1 ，表示有信号输入；当 S0 ～ S9 均没按下时， GS=0 ，表示没有信号输入。

S

S

S

S

S

S

S

S

S

S

0

1

2

3

4

5

6

7

8

9

A B C D GS

& & & & &

≥1

VCC

1kΩ×10

二 . 二进制编码器 3 位二进制编码器有 8 个输入端， 3 个输出端，所以常称为 8 线— 3 线

编码器，其功能真值表见下表：（输入为高电平有效）

输 入 输 出

0A2 1 AA

1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 0

0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1

1 I2 I 54 6 II0 3I 7II I

0 0 00 0 10 1 00 1 1

1 0 01 0 1

1 1 01 1 1

编码器真值表

由真值表写出各输出的逻辑表达式为：

用门电路实现逻辑电路：

76542 IIIIA 76321 IIIIA

75310 IIIIA

A

&

1

&&

A 0A2

1

I 1I

1 1 1

3

1

I

1

I I5 2 0

1 1

I 67 4 I I

三．优先编码器——允许同时输入两个以上信号，并按优先级输出。 集成优先编码器举例—— 74148 （ 8 线 -3 线）注意：该电路为反码输出。 EI 为使能输入端 ( 低电平有效 ) ， EO 为使能输出

端 ( 高电平有效 ) ， GS 为优先编码工作标志 ( 低电平有效 ) 。

7I EII1 I 2 I543I 6I I

A 0 1A 2AEO GS

0I

1 1 1 1

1 1 1 1 1 1 1 1

≥1 ≥1 ≥1 ≥1& & & &

四．编码器的应用 1 ．编码器的扩展用两片 74148 优先编码器串行扩展实现的 16 线— 4 线优先编码器

0I1I2I3I4I5I6I7I

A 2 A 1 A 0GS

EOEI 74148(2)I 01I2II 3I 4I 56I7I

A 2 1A 0AGS

EOEI 74148(1)

1X 2X X 56 0X7 XX3 XX4X14 915 X813XX 10 XX 1112 XX

GSY 0Y 1Y 2Y 3

EOEI

0

& & & &

2 ．组成 8421BCD 编码器

7

2

I 0I

1A

6I 5I 4 II 3 I

0

I

74148

A

EI EO

GS

2 1

A

I I457 I 16 2 III 03 II

11

I9 8I

Y 0Y 1Y 2Y 3

&

&

G G G

G

1 2 3

4

4.2 译码器一．译码器的基本概念及工作原理译码器——将输入代码转换成特定的输出信号例： 2 线— 4 线译码器

写出各输出函数表达式：

画出逻辑电路图：

BAEIY 0

BA EI Y1

BAEIY 2 ABEIY 3

1

1

1

A

B

EI

& & & &

Y 0 Y 1 Y 2 Y 3

二、集成译码器1. 二进制译码器 74138——3 线— 8 线译码器

& & & &

Y 4 Y 5 Y 6 Y 73

&

2

& &

Y0

&

Y 1Y Y

A0 A1 A2G 1 G 2A G 2B

&

1 1 1

1 1 1

1

2.8421BCD 译码器 7442

& & & &

Y 4 Y 5 Y 6 Y 73

&

2

& &

Y0

&

Y 1Y Y 9Y

&

Y8

&

1 30

1

2 A

11

A A

1

A

1 1 1 1

三、译码器的应用1 ．译码器的扩展用两片 74138 扩展为 4 线— 16 线译码器

G1 G2A G2B

74138(2)

0A1A2A 1G 2AG 2BG

74138(1)

A 1 A2 A 0

1

2 AA 01A3A E

016 2YY YY4 Y5 YY 3Y7914 10YY YY12 Y13 Y 11Y15

2Y7Y Y Y YY5 4 3 016 YY5Y7Y Y Y YY5 4 3 016 YY

Y 8

2 ．实现组合逻辑电路例 4.2.1 试用译码器和门电路实现逻辑函数：

ACBCABL

ABCCABCBABCAL

7653 mmmm

解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。

=m3+m5+m6+m7

=

用一片 74138 加一个与非门就可实现该逻辑函数。

1G 0A

74138

G2A 2B1 2AG A

Y 1YY Y2Y YY7 3Y456 0

A B C1 0 0

L

&

例 4.2.2 某组合逻辑电路的真值表如表 4.2.4 所示，试用译码器和门电路设计该逻辑电路。解：写出各输出的最小

项表达式，再转换成与非—与非形式 :

ABCCBACBACBAL 74217421 mmmmmmmm

CABCBABCAF 653653 mmmmmm

CABCBACBACBAG 64206420 mmmmmmmm

用一片 74138 加三个与非门就可实现该组合逻辑电路。

可见，用译码器实现多输出逻辑函数时，优点更明显。

3 1

21

Y

G

YY

74138

A 0

05Y

2AG G

Y7

1

Y Y2 Y4

A

6

A2B

A B C1 0 0

FG L

& & &

653653 mmmmmm

ABCCBACBACBAL 74217421 mmmmmmmm

CABCBABCAF

CABCBACBACBAG 64206420 mmmmmmmm

3 ．构成数据分配器 数据分配器——将一路输入数据根据地址选择码分配给多

路数据输出中的某一路输出。

D

n位地址选择信号

0D

1D

2D

…

n-1

数据分配器示意图4.2.7图

数数据据输输出入

用译码器设计一个“ 1 线 -8 线”数据分配器

Y0

1Y

2Y

3Y

4Y

5Y

6Y

7Y0AA A12

G 2A

G 1

G 2B

74183

D

1

0

D 0

D 1

D 2D 3

D 4

D 5D 6D 7

数据输出

数据输入

地址选择信号

四、数字显示译码器常用的数字显示器有多种类型，按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有半导体显示器，又称发光二极管 (LED) 显示器、荧光显示器、液晶显示器、气体放电管显示器等。1 ．七段数字显示器原理

f

a

b

c

d

e

g

DP

COMd c DPe

f COM

bag

按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。

2 ．七段显示译码器 7448七段显示译码器 7448 是一种与共阴极数字显示器配合使用的集成译码器。

COM

COMa

a

b

b

c

c

d

d

e

e

f

f

g

g

DP

DP

7448 的逻辑功能：（ 1 ）正常译码显示。 LT=1 ， BI/RBO=1 时，对输入为十进制数 l ～ 15 的二进制码（ 0001 ～ 1111 ）进行译码，产生对应的七段显示码。（ 2 ）灭零。当 LT=1 ，而输入为 0 的二进制码 0000 时，只有当 RBI

=1 时，才产生 0 的七段显示码 , 如果此时输入 RBI =0 ，则译码器的 a ～ g 输出全 0 ，使显示器全灭；所以 RBI 称为灭零输入端。（ 3 ）试灯。当 LT=0 时，无论输入怎样， a ～ g 输出全 1 ，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT 称为试灯输入端。（ 4 ）特殊控制端 BI/RBO 。 BI/RBO 可以作输入端，也可以作输出端。 作输入使用时，如果 BI=0 时，不管其他输入端为何值， a ～ g 均输

出 0 ，显示器全灭。因此 BI 称为灭灯输入端。 作输出端使用时，受控于 RBI 。当 RBI=0 ，输入为 0 的二进制码 0000

时， RBO=0 ，用以指示该片正处于灭零状态。所以， RBO 又称为灭零输出端。

将 BI/RBO 和 RBI 配合使用，可以实现多位数显示时的“无效 0消隐”功能。

具有无效 0 消隐功能的多位数码显示系统

A

RBO

0A3 2

a…gRBI

A1AA

RBO

0A3 2

a…gRBI

A1A

1

A

RBOa…g

A

RBO

A A 012 A3 2

a…gRBI

3

RBI

A A10 AA

RBO

0A3 2

a…gRBI

A1A

1

A

RBO

0A3 2

a…g

A1A

RBIRBO

A AA 1 A23

a…g

0

RBI0

A A1A

a…gRBI

02 A3

RBO0

4.3 数据选择器一、 数据选择器的基本概念及工作原理

数据选择器——根据地址选择码从多路输入数据中选择一路，送到输出。

1D

D

0

Y

n位地址选择信号

D

2-1

…数据选择器示意图4.3.1图

数数据据输输出入 n

例：四选一数据选择器

根据功能表，可写出输出逻辑表达式：GDAADAADAADAAY )( 301201101001

由逻辑表达式画出逻辑图：

D

A

0

1

2

3

D

1

0A

D

D

G

Y

≥1

&1

1

1

1

1

二、集成数据选择器集成数据选择器 74151 （ 8 选 1 数据选择器）

2

1

3

D

D

0D

D

G 1

D

D

6

4

D

D 7

5

≥1&

1 Y

Y

1

1

A

1

A 1 1

2

1A

0

1

41 2 3 5 6 7

1516

GND

74151

8

910111214 134 A0 2A1AD 5D 6D D7

3D D2 DD 01 Y

Vcc

GY

三、数据选择器的应用1 ．数据选择器的通道扩展用两片 74151 组成 “ 16 选 1” 数据选择器

D01D2

D3D4

D5D6D7DG

0A1

A2

A

Y Y

74151(2)

0D1DD 2D 34D5D6D7DG 0A1AA 2

Y Y

74151(1)

Y Y

≥1

1

D12 43 5DD 2A 3D 0D DD13D D2 D DD D14 11 8 1910 1DDA 615D A A 70

&

2 ．实现组合逻辑函数（ 1 ）当逻辑函数的变量个数和数据选择器的地址输入变量个数相

同时，可直接用数据选择器来实现逻辑函数。 例 4.3.1 试用 8 选 1 数据选择器 74151 实现逻辑函数：

AC BC AB L ABCCABCBABCAL

解：将逻辑函数转换成最小项表达式：

=m3+m5+m6+m7

画出连线图。

Y

A D 34

74151

G 7 DD D D 16 2 D

Y

1 D D 02 A 5A 0

A B C

L

0

1

4.3.5 4.3.1图 例 逻辑图

（ 2 ）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例 4.3.2 试用 4 选 1 数据选择器实现逻辑函数：

解：将 A 、 B 接到地址输入端， C 加到适当的数据输入端。作出逻辑函数 L 的真值表，根据真值表画出连线图。

CABCABL

A 3 DD 12 D

Y

1 D 0A

0

A B01 C

4 1选 数据选择器

L

1

4.5 加法器一、加法器的基本概念及工作原理加法器——实现两个二进制数的加法运算 1 ．半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表：

BABABAS ABC

画出逻辑电路图。

由真值表直接写出表达式 :

AB

C

S

&

=1

如果想用与非门组成半加器，则将上式用代数法变换成与非形式：

由此画出用与非门组成的半加器。

ABBABABABBAABBAABABABABAS )()(

ABBABA

AB AB C &

&

&

&

&

A

B

S

C

A

B

S

C

∑

CO

2 ．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。

由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiii CBACBACBACBAS

1iii1iii1iii )()( CBACBACBA

1iii1iii1iii1iiii CBACBACBACBAC

1i-iiii )C( BABA

根据逻辑表达式画出全加器的逻辑电路图：∑

CO

AB

i

i

i-1C Ci

S i

CI

=1

=1

AB

S

Ci

i

i

iC i-1

&≥1

iS 1iii CBA

iC 1i-iiii )C( BABA

二、多位数加法器4 位串行进位加法器

iB C i-1iA

S iiC

B C -10A0

0S

∑B i i-1CA i

iSiC

1 01A CB

1S

∑B i i-1CA i

iSiC

2 12A CB

2S

∑B i i-1CA i

iSiC

3 23A CB

3S

∑

C3

本章小结1 ．常用的中规模组合逻辑器件包括编码器、译码器、数据

选择器、数值比较器、加法器等。2 ．上述组合逻辑器件除了具有其基本功能外，还可用来设

计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用 MSI 芯片的个数和品种型号最少，芯片之间的连线最少

3 ．用 MSI 芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。