第 2 章 逻辑门电路2.2 分立元件门电路2.3 TTL 集成逻辑门电路2.4 CMOS 集成逻辑门电路2.5 常用集成逻辑门系列

2.1 逻辑门电路简介

2.6 逻辑门电路的主要电气参数2.7 逻辑门电路使用中的实际问题

　　获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。　　逻辑 0 和 1 ： 电子电路中用高、低电平来表示。

　　逻辑门电路：用来实现基本逻辑运算和复合逻辑运算的电子电路统称为逻辑门电路。　　基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。

2.1 逻辑门电路简介

(1) 加正向电压 VF 时，二极管导通，管压降 VD 可忽略。二极管相当于一个闭合的开关。

2.2 分立元件门电路

1 ．二极管的静态特性

D

R LFFV I F

K

F RV LI

2.2.1 二极管的开关特性 分立元件门电路是利用半导体二极管和三极管的开关特性，由若干个分立的半导体器件和电阻、电容连接而成的。

可见，二极管在电路中表现为一个受外加电压 vi 控制的开关。

当外加电压 vi 为一脉冲信号时，二极管将随着脉冲电压的变化在“开”态与“关”态之间转换。这个转换过程就是二极管开关的动态特性。

(2) 加反向电压 VR 时，二极管截止，反向电流 IS 可忽略。二极管相当于一个断开的开关。

L

K

V RR

D

LRV SR

I

2 ．二极管开关的动态特性 给二极管电路加入一个方波信号，电流的波形怎样呢？

ts为存储时间， tt称为渡越时间。tre＝ ts十 tt称为反向恢复时间

+

£­

D

LI Rvi

t

R

t

t(c)

s

I

t

i

I0.1

I

1

F

R

t0

二极管从截止转为正向导通也需要时间，这段时间称为开通时间。开通时间比反向恢复时间要小得多，它对开关速度的影响很小，可以忽略不计。

3 ．二极管的开通时间

2.2.2 双极型晶体管（ BJT ）的开关特性1 ．双极型晶体管的开关作用 （ 1 ）截止状态：当输入为低电平时，如 VI=0V 时， IB ＝ ICBO≈0 ， IC ＝ ICEO≈0 ， VCE≈VCC ，输出为高电平。三极管工作在

截止状态。

+

£­

+V

+

-

T12

3

B

i

R

e

b

iV

CC

R

I

C

b

C

c

CEV

（ 2 ）饱和状态：当输入为高电平时，如 VI=5V 时， ， VCE 约为 0.2 ～ 0.3V ，输出为低电平。三极管工作在饱和状态。

)/( CCCB RVi

2 ．双极型晶体管的开关时间（ 1 ）延迟时间 td—— 从 vi 正跳变的瞬

间开始，到 iC 上升到 0.1ICS 所需的时间 。

（ 2 ）上升时间 tr——iC 从 0.1ICS 上升到 0.9ICS 所需的时间。

（ 3 ）存储时间 ts—— 从 vi 下跳变的瞬间开始，到 iC 下降到 0.9ICS 所需的时间。

（ 4 ）下降时间 tf——C 从 0.9ICS 下降到0.1ICS 所需的时间。

开通时间 ton= td +tr

关断时间 toff= ts +tf

2.2.3 二极管与门输 入 输出

A/V B/V Y/V0033

0303

0.70.70.73.7

0101

B YA

0011

输 入0001

输出 与逻辑真值表

图 2.6 二极管与门及逻辑符号

输 入 输出A/V B/V Y/V

0033

0303

02.32.32.3

0101

B LA

0011

输 入0111

输出 或逻辑真值表

2.2.4 二极管或门

图 2.7 二极管或门及逻辑符号

输 入 输 出A/V Y/V

05

50

LA01

输 入10

输 出非逻辑真值表

2.2.5 三极管反相器（非门）

图 2.8 三极管反相器（非门）及逻辑符号

+

-

图 2.9 TTL反相器典型电路

该发射结导通， VB1≈0.9V 。 T2 、 T5 都截止。（ 1 ）输入低电平 0.2V 时。

实现了非门的逻辑功能之一： 输入低电平时，输出为高电平。

忽略流过 R2 的电流， VB4≈VCC=5V 。由于 T4 和 D 导通，所以： VO≈VCC-VBE4-VD =5-0.7-0.7=3.6 （ V ）

0.2V 0.9V 5V3.6V

2.3 TTL 集成逻辑门电路2.3.1 TTL 反相器（非门）1. TTL 反相器的电路结构和工作原理

（ 2 ）输入为高电平 3.6V 时。 T2 、 T5 饱和导通，

实现了非门逻辑功能的另一方面：输入为高电平时，输出为低电平。

由于 T2 饱和导通， VC2=1V 。T4 和二极管 D2 都截止。

由于 T5 饱和导通，输出电压为： VO=VCES5≈0.2V

3.6V 2.1V1V

0.2V1.4V 0.7VAY

综合上述两种情况，该电路满足非的逻辑功能，即：

图 2.10 TTL反相器的电压传输特性

将 TTL 门电路的输出电压随输入电压的变化用曲线表示出来，就得到了图 2.10 所示的电压传输特性曲线。电压传输特性转折区中点对应的输入电压称为阈值电压 (threshold voltage) 或门槛电压，用 VTH 表示。由图可知 VTH近似 1.4V 。

（ 1 ）输入低电平电流 IIL——是指当门电路的输入端接低电平时，从门电路输入端流出的电流。

通常在产品手册上都给出每种门电路产品 IIL 的最大值。例如 74系列TTL 电路的最大值 IIL(max)=1.6mA 。

0.3V

+V

1

3

b1B1

T

R

1

i

CC

4K1V

ILI

2. TTL 反相器的输入特性从上面分析可知， TTL 电路无论输入为高电平还是低电平，输入电流都不等于零。而且空载下的电源电流也比较大。因此， TTL电路的功耗比较大，所以难以做成大规模或超大规模集成电路。

（ 2 ）输入高电平电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流。

3.6V

+V

1

3

b1

I

B1

IH T

R

1

i

CC

4K

A

2.1V

1.4V

通常在产品手册上都给出每种门电路产品 IIH 的最大值。 IIH 的数值比较小，例如 74系列 TTL 电路的最大值 IIH(max)约 40μA 。

)(1

BECCP

pI vV

RRR

v

由此可知，当 TTL 反相器的输入端悬空时 (Rp为无穷大 ) ，输出必为低电平。如果从输出端看，就如同输入端接高电平信号一样。所以，对于输出端的状态而言， TTL 输入悬空和接逻辑高电平是等效的。

3. TTL 反相器的输出特性 因为反相器的输出电阻不等于零，所以，当反相器的输出端接上负载以后，输出的高、低电平将随负载电流的变化而改变。不过 TTL 电路输出高电平时的输出电阻和输出低电平时的输出电阻都很小，所以当负载在允许的工作范围内变化时，输出的高、低电平变化不大。反相器 7404的高电平输出电阻 ROH 在 100Ω以内，低电平输出电阻 ROL 小于 8Ω。由于高电平输出电阻比较大，而且允许的负载电流又比较小，所以在需要驱动较大的电流负载时，总是用输出低电平去驱动。

（ 1 ） IoL—— 是输出低电平时，流入输出端的电流。 IoL(max)=16mA 。 （ 2 ） IoH—— 是输出高电平时，流出输出端的电流。 IoH(max)=0.4mA 。

2.3.2 其它类型的 TTL 门电路1. TTL 与非门

ABY

2. TTL 或非门BAY

3. TTL 与或非门

CDABY

4. TTL 异或门BAY

5. 集电极开路的 TTL 门电路（ OC 门） 在工程实践中，有时需要将几个门的输出端并联使用，以实现与逻辑，称为线与。普通的 TTL 门电路不能进行线与。

+V

+V

12

3

12

3

12

3

D

D

12

3

3

导通

饱和

£¨+5V£©

3

CC

T

CC

T

T

4

R

截止

T

截止

G

c4

导通

L

4

2 截止

1

G

为此，专门生产了一种可以进行线与的门电路——集电极开路门。

ILOL

OLCCL mII

VVR

(max)min）（

IHOH

OHCCL mInI

VVR

）（max

式中， IOL(max) 为 OC 门导通时允许流过的最大负载电流，IOH 为 OC 门截止时的漏电流。

（ 1 ）实现线与。 逻辑关系为 :

OC 门主要有以下几方面的应用：

（ 2 ）实现电平转换。如图示，可使输出高电平变为 10V 。

（ 3 ）用做驱动器。如图是用来驱动发光二极管的电路。

+V CC

P

1

R

&2

L LB

L

&A

C

D

CDABLLL 21

+10V

V&

O

+5V

&

270Ω

6. TTL 三态门电路

（ 1 ）当控制端为 0 时， P点为高电平，二极管截止，反相器处于正常的工作状态，，输出可能是高电平也可能是低电平、视 A 的状态而定。 （ 2 ）当控制端为 1 时， P点为低电平，二极管 D3 导通， VC2 等于P点的低电平加上 D3 的导通压降（约 0.8V ），故 T2 、 T4 截止。同时， T3 、 D2 也截止，所以输出端呈高阻状态。

2.3.3 ECL 逻辑门电路

DCBAY

DCBAY

（ 3 ） ECL 电路多设有互补的输出端，输出有互补性，使用方便、灵活。（ 4 ）电源电流基本不大，电路内部的开关噪声很低。

2 ）缺点 （ 1 ）噪声容限比较低。 ECL 电路的逻辑摆幅只有 0.8V ，直流噪声容限仅 200mV左右，因此抗干扰能力较差。 （ 2 ）功耗大。由于电路里的电阻阻值都很小，而且三极管导通时又工作在非饱和状态，所以功耗很大。每个门的平均功耗可达 100mW以上。

基于 ECL 电路的上述特点，目前仅限于在中、小规模的集成电路，主要用在高速、超高速的电路中。

（ 1 ）由于三极管导通时工作在非饱和状态，且逻辑电平摆幅小，传输时间可缩短至 2ns 以下， ECL 电路是目前各种数字集成电路中工作速度最快的一种。（ 2 ）因为输出端采用了射极输出结构，所以输出内阻很低，带负载能力很强。

ECL 门电路的主要特点： 1 ）优点

2.4 CMOS 集成逻辑门电路2.4.1 CMOS 反相器（非门）

CMOS 逻辑门电路是由 N沟道MOSFET 和 P沟道MOSFET互补而成。

VV

V

V V

VDD

TP

TN

DD

TP

TN

(a) (b)

i io o

ivv 0

1 ．逻辑关系：（设 VDD＞（ VTN+|VTP|），且 VTN=|VTP|）（ 1 ）当 Vi=0V 时， TN截止， TP导通。输出 VO≈VDD 。（ 2 ）当 Vi=VDD 时， TN导通， TP截止，输出 VO≈0V 。

VV

V

V V

VDD

TP

TN

DD

TP

TN

(a) (b)

i io o

2 ．电压传输特性和电流传输特性CMOS 门电路的阈值电压

Vth=VDD/2（设 : VDD=10V ， VTN=|VTP|=2V ）

VV

V

V V

VDD

TP

TN

DD

TP

TN

(a) (b)

i io o

3 ． CMOS 反相器的开关速度 由于 CMOS 非门电路工作时总有一个管子导通，所以当带

电容负载时，给电容充电和放电都比较快。 CMOS 非门的平均传输延迟时间约为 10ns 。

V

V

V

V

V V

CC

=0

导通

P导通

T

T

截止

截止

O

T

N

(b)

=1O

LN

=0=1

L

i

P

T

DD

(a)

i

DD

2.4.2 其他类型的 CMOS 门电路1 ． CMOS 与非门

BAY

2 ． CMOS 或非门电路

BAY

3 ．漏极开路 CMOS 门电路

1）输出MOS管的漏极是开路的。如图 2.28中虚线部分所示，工作时必须外接电源 VDD2和上拉电阻 RL ，电路才能工作，实现 。上拉电阻 RL 的计算与 OC 门类似。 ABY

CDABYYY 21

2 ）可以实现线与功能，即可把几个 OD 门的输出端直接连接起来实现线与运算。

3 ）可以用来实现逻辑电平转换。因为 OD 门输出MOS 管漏极电源是外接的，Y 随 VDD2 的不同而改变，所以能够方便地实现电平转换。

4 ． CMOS 传输门 工作原理：（设两管的开启电压 VTN=|VTP|=2V ）

C当 C端接 +5 V ， 端接 0V 时， vI 在 0 ～ +3 V 的范围内， TN导通。在＋ 2 ～＋ 5 V 的范围内， TP将导通。由此可知，当 vI 在 0 ～ +5 V 之间变化时， TN和 TP至少有一个导通。 C当 C端接 0V ， 端接 +5 V 时，输入信号 vI 的取值在 0 ～ +5 V范围内，TN和 TP同时截止，输入和输出之间呈高阻态，传输门是断开的。

5 ． CMOS 三态门

2.4.3 BiCMOS 逻辑门电路1 、 BiCMOS 反相器

2 、 BiCMOS 与非门电路

1 ） 74系列——标准通用系列，为 TTL集成电路的早期产品，属中速 TTL 器件。其典型电路与非门的平均传输时间 tpd ＝ 10ns ，平均功耗P＝ 10mW。国产型号为 CT54/74系列（与国际上 SN54/74系列相当，国内沿用的部标型号是 T1000系列）。

2.5.1 TTL集成逻辑门系列简介2.5 常用集成逻辑门系列

2 ） 74H系列——高速 TTL系列，是在 74系列基础上改进得到的。速度提高了，但功耗也增加了。其典型电路与非门的平均传输时间 tpd ＝ 6ns ，平均功耗P＝ 22mW。国产型号为 CT54H/74H系列（与国际上 SN54H/74H系列相当，国内沿用的部标型号是 T2000系列） 3 ） 74L系列——低功耗 TTL系列，也是在 74系列基础上改进得到的。功耗降低了，但工作速度也降低了。4 ） 74S系列——肖特基 TTL系列，是在 74H系列基础上改进得到的，使电路的工作速度和功耗均得到了改善。其典型电路与非门的平均传输时间 tpd＝ 3ns ，平均功耗P＝ 19mW。国产型号为 CT54S/74S系列（与国际上 SN54S/74S系列相当，国内沿用的部标型号是 T3000系列）。

5 ） 74LS系列——为低功耗肖特基系列，是在 74S系列基础上改进得到的。74LS系列产品具有最佳的综合性能，是 TTL集成电路的主流产品，是目前应用最广的系列。其典型电路与非门的平均传输时间 tpd ＝ 9ns ，平均功耗P＝ 2mW。6 ） 74AS系列——为先进肖特基系列。 74AS(Advanced SchottkyTTL)系列是为了进一步缩短传输延迟时间而设计的改进系列。它的电路结构与 74LS系列相似，但是电路中采用了很低的电阻阻值，从而大大提高了工作速度。7 ） 74ALS系列——为先进低功耗肖特基系列。 74ALS(Advanced Low—power Schottky TTL)系列是为了获得更小的延迟 - 功耗积而设计的改进系列，它的延迟 - 功耗积是 TTL 电路所有系列中最小的一种。为了降低功耗，电路中采用了较高的电阻阻值。同时，通过改进生产工艺缩小了内部各个器件的尺寸，获得了减小功耗、缩短延迟时间的双重效果。 8） 74F系列——速度和功耗介于 74AS 和 74ALS 之间，广泛应用于速度要求较高的 TTL 逻辑电路。

2.5.2 CMOS集成逻辑门系列1 ） 4000系列——基本的 CMOS系列。 4000系列是最早投放市场的 CMOS集成电路产品，随后发展为 4000B系列，它具有功耗低、工作电压范围宽、抗干扰能力强的特点。由于受当时制造工艺水平的限制，其工作速度较慢（延迟时间达 100 ns左右），带负载能力弱，与 TTL 不兼容。因此，目前它已基本上被后来出现的 HC／ HCT系列产品所取代。 2 ） 74HC/HCT系列——高速 CMOS系列。与 4000系列相比，其工作速度快（传输延迟时间缩短到了 10ns左右，仅为 4000系列的十分之一）、带负载能力强。 3 ） 74 AHC／ AHCT系列——改进的高速 CMOS系列。改进后的这两种系列其工作速度能达到 74HC 和 74HCT系列的两倍，而且带负载能力也提高了近一倍。同时 AHC／ AHCT系列产品又能与 HC／ HCT系列产品兼容，这就为系统的器件更新带来了很大方便。因此， AHC／ AHCT系列是目前比较受欢迎的、应用最广的 CMOS 器件。就像 HC 与 HCT系列的区别一样， AHC 与 AHCT系列的区别也主要表现在工作电压范围和对输入电平的要求不同上。

4 ） 74LVC/ALVC系列——低压 CMOS系列。 LVC系列不仅能工作在 1.65 ～ 3.6 V 的低电压下，而且传输延迟时间也缩短至 3.8 ns 。同时，它又能提供更大的负载电流。此外， LVC 的输入可以接受高达 5 V 的高电平信号，能很容易地将 5 V 电平的信号转换为 3.3 V 以下的电平信号，而 LVC系列提供的总线驱动电路又能将 3.3 V 以下的电平信号转换为 5 V 的输出信号，这就为 3.3 V系统与 5 V系统之间的连接提供了便捷的解决方案。ALVC系列是 TI公司于 1994年推出的改进的低压 CMOS(Advanced Low-Voltage CMOS) 逻辑系列。 ALVC 在 LVC 基础上进一步提高了工作速度，并提供了性能更加优越的总线驱动器件。 LVC 和 ALVC 是目前 CMOS 电路中性能最好的两个系列，可以满足高性能数字系统设计的需要。尤其在移动式的便携电子设备 ( 如笔记本电脑、移动电话、数码相机等 ) 中， LVC 和 ALVC系列的优势更加明显。

2.6 逻辑门电路的主要电气参数1. 输入输出的高、低电平

（ 1 ） 各种系列 TTL 门电路（ 74××00 ）的输入、输出电平值

）（maxILV输入低电平最大值）（maxOLV输出低电平最大值）（minIHV输入高电平最小值）（minOHV输出高电平最小值

参数名称和符号 系 列

74 74S 74LS 74AS 74ALS 74F

/V 0.8 0.8 0.8 0.8 0.8 0.8

/V 0.4 0.5 0.5 0.5 0.5 0.5

/V 2.0 2.0 2.0 2.0 2.0 2.0

/V 2.4 2.7 2.7 2.7 2.7 2.7

（ 2 ）各种系列 CMOS 门电路的输入、输出电平值（以 74××04 为例）

DDV电源电压范围）（maxILV输入低电平最大值）（maxOLV输出低电平最大值）（minIHV输入高电平最小值）（minOHV输出高电平最小值

参数名称和符号 74HC04 74HCT04 74AHC04 74AHCT04 74LVC04 74ALVC04

/V 2～ 6 4.5～ 5.5 2～ 5.5 4.5～ 5.5 1.65～3.6

1.65～ 3.6

/V 1.35 0.8 1.35 0.8 0.8 0.8

/V 0.33 0.33 0.44 0.44 0.55 0.55

/V 3.15 2 3.15 2 2 2

/V 4.4 4.4 4.4 4.4 2.2 2.0

2. 噪声容限噪声容限表示门电路的抗干扰能力。二值数字逻辑电路的优点在于它的输入信号电压允许有一定的变化范围即容差。在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出的逻辑状态就不会受影响。通常将这个最大噪声幅度称为噪声容限。电路的噪声容限愈大，其抗干扰能力愈强。

输入低电平噪声容限 VNL ＝ VIL(MAX)-VOL （max）输入高电平噪声容限 VNH ＝ VOH （min） -VIH(min)

高电平电压

“0”

2.4V

0.4V

3.6V

的范围

“1”

0V

V

的范围

低电平电压

o

V

NH

i

3.6V

V

V

G

&

NL

1 2

V&

G

o

V

V

OL （ max ）IL(max)

0.8V

输入“ 0”

IH(min)

OH （ min ）2V

0V 0V

输出“ 1”

V

输出“ 0”

V

输入“ 1”

V

o

V2.4V

i

3.6V

0.4V

门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。

根据表 2.5 给出的参数，可求得 74系列 TTL 门电路高电平和低电平噪声容限：(min)min IHOHNH VVV ）（ =2.4-2.0=0.4V

(max)max OLILNL VVV ）（ =0.8-0.4=0.4V

根据表 2.6 给出的参数，同样方法可以计算出 74HC系列 CMOS 门电路的高、 低电平噪声容限：=4.4-3.15 =1.25V(min)min IHOHNH VVV ）（

(max)max OLILNL VVV ）（ =1.35-0.33=1.02V

3. 输入、输出电流输入低电平电流 IIL——是指当门电路的输入端接低电平时，流出输入端的电流。输入高电平电流 IIH——是指当门电路的输入端接高电平时，流入输入端的电流。输出低电平电流 IOL——是输出低电平时，流入输出端的电流。输出高电平电流 IOH——是输出高电平时，流出输出端的电流。

表 2.7 TTL系列和 CMOS系列门电路的输入、输出电流值

4. 扇入数与扇输出数门电路的扇人数取决于它的输入端的个数，例如一个 3 输入端的与非门，其扇人数NI=3 。 门电路的扇出数是指其在正常工作情况下，所能带同类门电路的最大数目 ( 反映了门电路的带负载能力 ) 。

（ 1 ）带拉电流负载（负载门）（驱动门）

IH

OHOH I

IN

（ 2 ）带灌电流负载（负载门）（驱动门）

L

OLOL

III

N

导通延迟时间 tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。

一般 TTL 与非门传输延迟时间 tpd 的值为几纳秒～十几个纳秒。

截止延迟时间 tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。

2PHLPLH

pd

ttt 与非门的传输延迟时间 tpd ：

t PHL t PLH

Vo

Vi

5. 传输延迟时间

表 2.8 各种系列 TTL 门电路（ 74××00 ）的传输延迟时间参数名称和符号 系 列

74 74S 74LS 74AS 74ALS 74F平均传输延迟时间 tpd/ns 9 3 9.5 1.7 4 3

表 2.9 各种系列 CMOS 门电路（以 74××04 为例）的传输延迟时间参数名称和符号 74HC04 74HCT

0474AHC

0474AHCT04

74LVC04 74ALVC04

平均传输延迟时间 tpd/ns

9 14 5.3 5.5 3.8 2

6. 功耗7. 功耗延迟积

表 2.10 各种系列 TTL 门电路的主要性能参数参数名称和符号 系 列

74 74S 74LS 74AS 74ALS 74F传输延迟时间 tpd/ns 9 3 9.5 1.7 4 3

功耗 /mW 10 19 2 8 1.2 4延迟 -功耗积 DP/pJ 90 57 19 13.6 4.8 12

表 2.11 各种系列 CMOS 门电路（ 74××00 ）的主要性能参数参数名称和符号 系 列

4000B 74HC 74HCT BiMOS传输延迟时间 tpd/ns(CL=15p

F)75 10 13 2.9

功耗 /mW 1(1MHz) 1.5(1MHz) 1(1MHz) 0.0003~7.5

延迟 -功耗积 DP/pJ 75 10 13 0.0087~22

2.7 逻辑门电路使用中的实际问题2.7.1 CMOS 集成电路的主要特点及使用注意事项1. CMOS 集成电路的主要特点

1 ）功耗极低。 CMOS集成电路静态功耗非常小，例如在 VDD=5V 时，门电路的功耗只有几个 μW，即使是中规模集成电路，其功耗也不会超过 100μW。

2 ）电源电压范围宽。例如 CC4000系列， VDD=3 ～ 18V 。3 ）抗干扰能力强。输入端噪声容限典型值可达到 0.45VDD 。4 ）逻辑摆幅大。 VOL=0V ， VOH≈VDD 。5 ）输入阻抗极高。输人电阻可达 100MΩ。6 ）扇出能力强。在低频时， CMOS 电路几乎不考虑扇出能力问题；

高频工作时，扇出数与工作频有关。

7 ）集成度很高，温度稳定性好。由于 CMOS 电路功耗极低，内部发热量很少，所以集成度可以做得非常高。 CMOS电路的结构是互补对称的，当外界温度变化时，有些参数可以互相补偿，因此，其特性的温度稳定性好，在很宽的温度范围内都能正常工作。8）抗辐射能力强。因为MOS 管是靠多数载流子运动导电

的器件，射线对多数载流子浓度影响很小，所以 CMOS 电路抗辐射能力强。

9 ）成本低。 CMOS 电路集成度很高，功耗很低，因此，用 CMOS集成电路制作的设备，成本比较低。

2. CMOS 电路使用注意事项1 ）注意输入端的静电保护虽然在 CMOS 电路的输人端已经设置了保护电路，但由于保护二极管和限

流电阻的几何尺寸有限，它们所能承受的静电电压和脉冲功率均有一定的限度，因此，在储存、运输、组装和调试过程中应注意下列问题：

(1) 不用的输入端不要悬空，以免拾取脉冲干扰。(2) 在储存和运输 CMOS 器件时不要使用易产生静电高压的化工材料和化

纤织物包装，最好采用金属屏蔽层作包装材料。(3) 在组装和调试时，所有仪器、工作台、和电烙铁必须可靠接地。焊接 C

MOS 管时，最好先拔掉电源，利用余热进行快速焊接。2 ）注意输入保护电路的过流保护因为 CMOS 电路的输入阻抗高，栅极与衬底之间存在着以 SiO2 为介质的

输入电容，所以，在它上面极易产生很高的感应电压，致使绝缘层永久性击穿而损坏器件。在目前生产的 CMOS 门中都已采用了各种形式的输入保护电路。

3 ） 注意电源电压极性，防止输出端短路。

2.7.2 TTL 电路与 CMOS 器件之间的接口问题

图2. 37 驱动门与负载门的连接 驱动门 负载门

驱动门的 VOH （min）≥负载门的 VIH （min）驱动门的 VOL （max）≤负载门的 VIL （max）驱动门的 IOH （max）≥负载门的 IIH （总）

驱动门的 IOL （max）≥负载门的 IIL （总）

2.7.3 门电路带负载时的接口电路1 ．用门电路直接驱动显示元件

图 2. 41 用反相器驱动 LED电路

（b） （a）

D

FOH

IVV

R

D

OLFCC

IVVV

R

2 ．机电性负载接口（带大电流负载）（ a ）可将同一芯片上的多个门并联作为驱动器。（ b）也可在门电路输出端接三极管，以提高负载能力。

V 5V（ ）

器

CC

继D 电

&

B

&A

V

12

3

负载

CC

&A

B

（ 2 ）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。

1. 多余输入端的处理

（ 1 ）对于与非门及与门，多余输入端应接高电平。如直接接电源正端，在前级驱动能力允许时，也可以与有用的输入端并联使用。

V

&

CC

BA

&AB

a（ ） b（ ）

≥1AB

BA

a（ ） b（ ）

≥1

数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。 TTL 电路多余的输入端悬空表示输入为高电平；但 CMOS 电路，多余的输入端不允许悬空，否则电路将不能正常工作。

2.7.4 抗干扰措施

2.去耦合滤波电容数字电路或系统往往是由多片逻辑门电路构成，由一公共的直流电源供电。这种电源是非理想的，一般是由整流稳压电路供电，具有一定的内阻抗。当数字电路在高、低状态之间交替变换时，产生较大的脉冲电流或尖峰电流，当它们流经公共的内阻抗时，必将产生相互的影响，甚至使逻辑功能发生错乱。一种常用的处理方法是采用去耦合滤波电容，用 10 ～ 100 μＦ的大电容器接在直流电源与地之间，滤除干扰信号。除此以外，对于每一集成芯片的电源与地之间接一个0.1μＦ的电容器以滤除开关噪声。

3. 接地和安装工艺正确的接地技术对于降低电路噪声是很重要的。方法是将电源地与信号地分开，先将信号地汇集在一点，然后将二者用最短的导线连在一起，以避免含有多种脉冲波形 (含尖峰电流 ) 的大电流引到某数字器件的输入端而破坏系统正常的逻辑功能。此外，当系统中同时有模拟和数字两种器件时，同样需将二者的地分别连在一起，然后再选用一个合适共同点接地，以免除二者之间的影响。必要时，也可设计模拟和数字两块电路板，各备直流电源，然后将二者的地恰当地连接在一起。在印制电路板的设计或安装中，要注意连线尽可能短，以减少接线电容产生寄生反馈而引起的寄生振荡。

几种常用的 TTL 门电路74LS00 典型的 TTL 与非门器件，内部含有 4 个 2 输入端与 非门，共有 14 个引脚。引脚排列图如图所示。 简称 4-2 输入与非门。

ABY

74LS20 内部含有2 个 4 输入端与非门。2-4 输入与非门。74LS04 内部含有6 个非门。

ABCDY AY

74LS024-2 输入 或非门。

BAY

74LS51与或非门。

DCBAY

本章小结1 ．最简单的门电路是二极管与门、或门和三极管非门。它们是集成逻辑门电路的基础。

2 ．目前普遍使用的数字集成电路主要有两大类，一类由 NPN 型三极管组成，简称 TTL 集成电路；另一类由 MOSFET 构成，简称 MOS 集成电路。

3 ． TTL 集成逻辑门电路的输入级采用多发射极三级管、输出级采用达林顿结构，这不仅提高了门电路的开关速度，也使电路有较强的驱动负载的能力。在 TTL 系列中，除了有实现各种基本逻辑功能的门电路以外还有集电极开路门和三态门。

4 ． MOS 集成电路常用的是两种结构。一种是 NMOS 门电路，另一类是 CMOS 门电路。与 TTL 门电路相比，它的优点是功耗低，扇出数大，噪声容限大，开关速度与 TTL 接近，已成为数字集成电路的发展方向。

5 ．为了更好地使用数字集成芯片，应熟悉 TTL 和 CMOS 各个系列产品的外部电气特性及主要参数，还应能正确处理多余输入端，能正确解决不同类型电路间的接口问题及抗干扰问题。

第 2 章 习题2.3 2.7 2.8 2.9 2.12 2.13 2.14 2.16 2.17 2.19