组合逻辑电路实验(一)eelab.chd.edu.cn/_upload/article/files/86/92/...组合逻辑电路实验(一) 主讲教师:温立民 电工电子实验教学中心 ~¿N eY[fO
第 12 章 组合逻辑电路
description
Transcript of 第 12 章 组合逻辑电路
1
电电子子技技术 术
第 第 12 12 章 组合逻辑电章 组合逻辑电路路
12.1 12.1 集成基本门电路集成基本门电路
12.3 12.3 组合逻辑电路的分析 组合逻辑电路的分析 12.2 12.2 集成复合门电路 集成复合门电路
12.4 12.4 组合逻辑电路的设计 组合逻辑电路的设计 12.5 12.5 编码器 编码器 12.6 12.6 译码器译码器
** 12.7 通用阵列逻辑
下一章 上一章 返回主页
2
第第 1212 章 组合逻辑电路 章 组合逻辑电路
一、或门电路
12.1 12.1 集成基本门电路 集成基本门电路
+ U
A B
F
≥1 A
BF
0111
0 00 11 01 1
A B F
真值表F = A + B A + 0 = AA + 1 = 1 A + A = A
A + A = 1 或运算
(逻辑加) 或逻辑和或门
3
第第 1212 章 组合逻辑电路 章 组合逻辑电路
信号输入端信号控制端
当 B = 0 时, F = A 门打开当 B = 1 时, F = 1 门关闭
或门还可以起控制门的作用
≥1 A
BF
4
第第 1212 章 组合逻辑电路 章 组合逻辑电路
例 12.1.1 下图所示为一保险柜的防盗报警电路。 保险柜的两层门上各装有一个开关 S1 和 S2 。门关上时, 开关闭合。当任一层门打开时,报警灯亮,试说明该 电路的工作原理。
+5V
≥1 S1
S2
1k Ω1k Ω
30 Ω
EL
结论:开关 S1 和 S2 任一个打开时,报警灯亮。例 12.1.2 的电路
5
第第 1212 章 组合逻辑电路 章 组合逻辑电路
二、 与门电路
A
B
+ U
FF = A·BA · 0 = 0 A · 1 = A A · A = A
0001
0 00 11 01 1
A B F
真值表
A · A = 0
&A
BF
与运算(逻辑乘)
与逻辑和与门
6
第第 1212 章 组合逻辑电路 章 组合逻辑电路
当 B =1 时, F = A 门打开当 B = 0 时, F = 0 门关闭
信号输入端
与门也可以起控制门的作用
&A
BF
信号控制端
7
第第 1212 章 组合逻辑电路 章 组合逻辑电路
三、 非门电路
A
+ U
F
R
1A F
01
10
F = A
非运算 (逻辑非)
A F
真值表
0 = 1
1 = 0
A = A
图 12.1.4 非逻辑和非门
8
第第 1212 章 组合逻辑电路 章 组合逻辑电路
12.2 12.2 集成复合门电路集成复合门电路
TTL 电路
CMOS 电路
CT1000 通用系列
CC0000 ~ CC4000
CT2000 高速系列
CT4000 低功耗系列CT3000
9
第第 1212 章 组合逻辑电路 章 组合逻辑电路
一、 或非门电路
F≥1 A
B
1000
0 00 11 01 1
A B F
真值表
F = A + B
或非门
10
第第 1212 章 组合逻辑电路 章 组合逻辑电路
CMOS 或非门原理电路 A = 0 , B = 0 ,F = 1 PMOS1 和 PMOS2 导通
NMOS1 和 NMOS2 截止A = 0 , B = 1 ,F = 0 PMOS1 和 NMOS2 导通
NMOS1 和 PMOS2 截止A =1 , B = 0 ,F = 0
NMOS1 和 PMOS2 导通PMOS1 和 NMOS2 截止
A = 1 , B = 1 ,F = 0 PMOS1 和 PMOS2 导通
NMOS1 和 NMOS2 截止图 12.2.2 CMOS 或非门
NMOS2
PMOS1
PMOS2
F
A
NMOS1
D D
D
D
S
S
SS
+U
B
11
第第 1212 章 组合逻辑电路 章 组合逻辑电路
二、 与非门电路
F&A
B
1110
0 00 11 01 1
A B F
真值表F = A · B
图 12.2.3 与非门
12
第第 1212 章 组合逻辑电路 章 组合逻辑电路
TTL 与非门原理电路 A = 0 , B = 0 , A = 0 , B = 1 , A = 1 , B = 0 ,
F = 1
T1 处于饱和状态 T3 导通T2 和 T4 处于截止状态 A = 1 , B = 1 ,
T1 和 T3 处于截止状态 T2 和 T4 处于饱和导通 F = 0
TTL 与非门
1B
1C
D
+ 5 V
T4
RB1 RC2 RC3
A
B
F
T1 T2
T3
RE2
3.6V
0V
13
第第 1212 章 组合逻辑电路 章 组合逻辑电路
三、 三态与非门
逻辑符号
逻辑功能 :
F&A
B
E EN
E = 0 F = Z
E = 1 F = A · B
E = 1 F = Z
E = 0 F = A · BF
&A
B
E EN
14
第第 1212 章 组合逻辑电路 章 组合逻辑电路
例 12.2.1 试利用与非门来组成非门、与门和或门。
(b) 与门
(c) 或门
(a) 非门 F = A · A = A
F = A · B =A · B
F = A · B =A + B
解:&
A F
&
&
&F
A
B
& &F
A
B
15
第第 1212 章 组合逻辑电路 章 组合逻辑电路
12.3 12.3 组合逻辑电路的分析组合逻辑电路的分析一、组合逻辑电路
(1)由输入变量 ( 即 A 和 B ) 开始,逐级推导出
各个门电路的输出,最好将结果标明在图上。
二、 分析步骤
(2) 利用逻辑代数对输出结果进行变换或化简。
三、逻辑代数简介
由门电路组成的逻辑电路叫组合逻辑电路。
逻辑变量只取 0 、 1 两个值。
16
第第 1212 章 组合逻辑电路 章 组合逻辑电路
公式名称 公式内容自等律 A+ 0 = A
A· 1 = A
0-1 律 A+ 1=1A· 0= 0
重叠律 A+ A = AA · A = A
互补律 A+ A = 1A · A = 0
复原律 A = A
表 12.3.1 逻辑代数的基本公式( 1 )
17
第第 1212 章 组合逻辑电路 章 组合逻辑电路
公式名称 公式内容
交换律
结合律 分配律
吸收律 反演律 ( 摩根定律 )
A+B = B+AA ·B = B ·A
A+(B+C) = B+(C+A) = C+(A+B)
A · (B · C) = B · (C · A)=C · (A · B)A+(B · C) = (A+B) · (A+C)
A · (B + C) = (A · B) + (A · C)A+(A · B) = A
A · (A + B) = A
A · B = A + B A + B = A · B
表 12.3.1 逻辑代数的基本公式( 2 )
18
第第 1212 章 组合逻辑电路 章 组合逻辑电路
B · AB
A · AB · B · AB
0 00 11 01 1
A · AB
AB异或门
F = A· AB B· AB
= A B + A B
= A ( A + B ) + B ( A + B )
= A· AB + B · AB
= AB
例 12.1 分析图示逻辑电路的功能。
0110
A B F
真值表
A
B F
&
&
&
&
解:
19
第第 1212 章 组合逻辑电路 章 组合逻辑电路
F = A B + A B= A B + A B
= A B
异或门
=1A B F1
=1AB
F
1 F =1AB
F
同或门
=
20
第第 1212 章 组合逻辑电路 章 组合逻辑电路
名称
逻辑符号 逻辑表达式
或门
与门
非门
或非门
与非门
表 12.3.3 常用门电路的逻辑符号和逻辑表达式
≥1 A
BF
&A
BF
F&A
B
F≥1 A
B
1A F
F = A + B
F = A·B
F = A
F = A · B
F = A + B
21
第第 1212 章 组合逻辑电路 章 组合逻辑电路
例 12.3.1 分析图示密码锁电路的密码。
S +5VA
B
C
D
E
F1
F2
1
1
1
ABCDE
0
0
0
0
1
1
F1 = 1· A B C D E = 1 —— 开锁信号。
1
0
1
0
1
0 1
= 1 —— 报警信号。
1
1
1
1
1
1
1
密码为: 1 0 1 0 1 。
1
0
0
1
ABCDE
F2 = 1· A B C D E
0
0
解:
22
第第 1212 章 组合逻辑电路 章 组合逻辑电路
12.4 12.4 组合逻辑电路的设计组合逻辑电路的设计一、半加器一、半加器(1) 根据逻辑功能列出真值表
0 01 01 00 1
A B F C
0 0 0 1 1 01 1
两个一位二进制数
本位和
进位位
23
第第 1212 章 组合逻辑电路 章 组合逻辑电路
(3) 根据逻辑表达式画出逻辑电路
&C
A
BF
=1A
B
F
C CO
∑
半加器
(2) 根据真值表写出逻辑表达式
本位和 进位位 C = A B
F = A B +A B = AB
24
第第 1212 章 组合逻辑电路 章 组合逻辑电路
二、 全加器二、 全加器(1) 根据逻辑功能列出真值表
Ai Bi Ci-1 Fi Ci0 0
0 1
1 0
1 1
0 1010101
两个 n 位二进制数中的一位
本位和 进位位
0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1
Fi = Ai BiCi - 1 + AiBiCi - 1
+ AiBiCi - 1 + AiBiCi - 1
Ci = AiBiCi - 1 + AiBiCi - 1
+ AiBiCi - 1 + AiBiCi - 1
(2) 根据真值表写出逻辑表达式
25
第第 1212 章 组合逻辑电路 章 组合逻辑电路
(3) 化简或变换逻辑式
= (AiBi + AiBi ) Ci - 1
= (Ai Bi ) Ci - 1
= ( Ai Bi ) Ci - 1
= ( Ai Bi ) Ci - 1 + AiBi
= Ai Bi Ci - 1
+ ( AiBi + AiBi ) Ci - 1
+ ( Ai Bi ) Ci - 1
= ( Ai Bi + AiBi ) Ci - 1 + AiBi ( Ci - 1 + Ci - 1 )
Fi = Ai BiCi - 1 + AiBiCi - 1 + AiBiCi - 1 + AiBiCi - 1
Ci = AiBiCi - 1 + AiBiCi - 1 + AiBiCi - 1 + AiBiCi - 1
26
第第 1212 章 组合逻辑电路 章 组合逻辑电路
AiBi
AiBi
(4) 根据逻辑表达式画出逻辑电路
Fi
Ci
CO
Ai
Bi
∑
1
(Ai Bi ) Ci -1
(Ai Bi ) Ci - 1 CO
∑Ci - 1
Fi = Ai Bi Ci - 1
Ci = ( Ai Bi ) Ci - 1 + AiBi
Ai
Bi
Ci - 1
Fi
Ci
∑
CI CO
全加器
全加器
27
第第 1212 章 组合逻辑电路 章 组合逻辑电路
四位全加器逻辑图:
Σ Σ Σ ΣCI CO CI CO CI CO CI CO
F4F3 F2 F1
C4 C3 C2C1 C0
A4 B4A3 B3 A2 B2 A1 B1
4 位全加器逻辑图
28
第第 1212 章 组合逻辑电路 章 组合逻辑电路
12.5 12.5 编码器编码器
控制信息 编码器 二进制代码
编码器的分类
可实现编码功能的组合逻辑电路。
普通编码器
优先编码器
二进制编码器
二 -十进制编码器
29
第第 1212 章 组合逻辑电路 章 组合逻辑电路
一、普通编码器 每次只允许输入一个控制信息的编码器。
1. 二进制编码器 将输入信号编成二进制代码的电路。
22nn 个个 nn 位位编码器
高高低低电电平平信信号号
二二进进制制代代码码
30
第第 1212 章 组合逻辑电路 章 组合逻辑电路
当 n = 2 时,即为 4 线 -2 线编码器: 四个需要
编码的信号
两位二
进制代码
F1
F2
A0
A1
A2
A3
二进制编码器
0 00 11 01 1
输入 F1 F2
A0
A3
A1
A2
4 线 -2 线编码器
31
第第 1212 章 组合逻辑电路 章 组合逻辑电路
2. 二-十进制编码器( BCD 码)
十进制数 0 ~ 9 : 0000 ~ 1001 ( 8421 BCD 码)例如十进制数 357 用二进制数表示为: 0011 0101 0111
键控二-十进制编码器 :输入端:十个按键 A0 ~ A9
输出端: F1 ~ F4
3 5 7
32
第第 1212 章 组合逻辑电路 章 组合逻辑电路
表 12.5.2 编码器真值表 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 F4 F3 F2 F1
0 1 1 1 1 1 1 1 1 1 0 0 0 0
1 0 1 1 1 1 1 1 1 1 0 0 0 1
1 1 0 1 1 1 1 1 1 1 0 0 1 0
1 1 1 0 1 1 1 1 1 1 0 0 1 1
1 1 1 1 0 1 1 1 1 1 0 1 0 0
1 1 1 1 1 0 1 1 1 1 0 1 0 11 1 1 1 1 1 0 1 1 1 0 1 1 0
1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 0 01 1 1 1 1 1 1 1 1 0 1 0 0 1
编码器表达式F1 = A1 A3 A5 A7 A9
F2 = A2 A3 A6 A7
F3 = A4 A5 A 6 A7
F4 = A8 A9
33
第第 1212 章 组合逻辑电路 章 组合逻辑电路
编码器电路 A0
&
≥1
&G4
&G1
&G3
&G2
1kΩ×10
F4
F3
F1
F2
+5V
SEL
A4 A5 A6 A7 A8 A9A3A2A1
G5
G6
34
第第 1212 章 组合逻辑电路 章 组合逻辑电路
当有键按下时, S = 1 灯亮当所有键未按下时, S = 0 灯不亮
区分:
当所有键都未按下时,输出 0000当 A0 键按下时,输出 0000
S = A0 · F1+F2+F3+F4 = A0 + F1+F2+F3+F4
35
第第 1212 章 组合逻辑电路 章 组合逻辑电路
表 12.5.2 优先权编码器真值表 如果同时有多 个信号输入, 输出的是数码 大的输入信号 对应的代码。
二、优先权编码器
A1 A2 A3 A4 A5 A6 A7 A8 A9 F4 F3 F2 F1
1 1 1 1 1 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1 1 1 0
Ø 0 1 1 1 1 1 1 1 1 1 0 1
Ø Ø 0 1 1 1 1 1 1 1 1 0 0
Ø Ø Ø 0 1 1 1 1 1 1 0 1 1
Ø Ø Ø Ø 0 1 1 1 1 1 0 1 0
Ø Ø Ø Ø Ø 0 1 1 1 1 0 0 1
Ø Ø Ø Ø Ø Ø 0 1 1 1 0 0 0Ø Ø Ø Ø Ø Ø Ø 0 1 0 1 1 1Ø Ø Ø Ø Ø Ø Ø Ø 0 0 1 1 0
36
第第 1212 章 组合逻辑电路 章 组合逻辑电路
12.6 12.6 译码器译码器 将具有特定含义的二进制代码变换成一定
n 位二进制代码输入 2n 种状态 2n 种输出
译码器译码器二进制数代码 二进制数代码 按其编码时的原意翻译成
对应的信号输出
按其编码时的原意翻译成
对应的信号输出一、 二进制译码器
的输出信号,以表示二进制代码的原意,这一
实现译码功能的组合电路为译码器。过程称为译码。
37
第第 1212 章 组合逻辑电路 章 组合逻辑电路
n = 2 时即为 2 线- 4 线译码器:
F1 = E A2 A 1
A2
A1
F4
F3
F2
F1E
1
1
1
1
1
1
F2 = E A2 A 1
F3 = E A2 A 1
F4 = E A2 A 1
Ø Ø 0 0 0 1 1 0 1 1
低电平译码
E A1 A2 F1 F2 F3 F4
1
0
功 能 表
1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0
=E+A1+A2
=E+A1+A2
译码器电路
38
第第 1212 章 组合逻辑电路 章 组合逻辑电路
二、 显示译码器二、 显示译码器1. 1. 数码显示器 数码显示器
共
阳
极
共
阴
极
a b c d e f g
+ UCC
a b c d e f g
LED 显示器的两种接法
a
b
d
e
f g
c
f g a b
e d c h
39
第第 1212 章 组合逻辑电路 章 组合逻辑电路
二、 显示译码器二、 显示译码器
输 入 输 出 A4 A3 A2 A1 a b c d e f g 显 示
0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1
表 12.6.2 显示译码器功能表
1 1 1 1 1 1 0 0 1 1 0 0 0 01 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1
01 23456789
40
第第 1212 章 组合逻辑电路 章 组合逻辑电路
显示译码器的联接图 +UCC
a
b
c
d
e
f
g
A4
A3
A2
A1
BCD码输入
显示译码器显示
译码器
LED 显示器 显示译码器
41
第第 1212 章 组合逻辑电路 章 组合逻辑电路
** 12.7 12.7 可编程逻辑器件可编程逻辑器件
PLD与门阵列或门阵列—— 或门 实现或运
算
—— 与门 实现与运算
与门和或门通常改用示意符号表示。
&A
BF
≥1ABC
F ≥1
F
A B C
A B C
&F
或门的示意画法
42
第第 1212 章 组合逻辑电路 章 组合逻辑电路
与门阵列和或门阵列
1 1 1 1
≥1 ≥1 ≥1 ≥1
╳ ╳ ╳╳ ╳ ╳╳ ╳ ╳
╳ ╳ ╳
╳ ╳ ╳╳ ╳ ╳
╳ ╳ ╳╳ ╳ ╳
iAiB1iC iAiB1iC
A4 A3 A2 A1
F1 F2 F3 F4
&
&
&
&
&
&
&
&
&
&
&
&
&
&
&
&
43
第第 1212 章 组合逻辑电路 章 组合逻辑电路
PLD 不但可以实现组合逻辑电路的功能,而且可以实现时序逻辑电路的功能。
Fi = Ai BiCi - 1 + AiBiCi - 1 + AiBiCi - 1 + AiBiCi - 1
Ci = AiBiCi - 1 + AiBiCi - 1 + AiBiCi - 1 + AiBiCi - 1
输出 F1 和 F2 就是上述 Fi 和 Ci 的表达式。
加法器的逻辑表达式 :
电路的功能:加法器。
44
第第 1212 章 组合逻辑电路 章 组合逻辑电路
PLD 分类
现场可编程逻辑阵列 FPLA
可编程阵列逻辑 PAL
通用阵列逻辑 GAL
可擦除的可编程逻辑阵列 EPLA
现场可编程门阵列 FPGA
在系统可编程逻辑器件 ISP-PLD
45
电电子子技技术 术
第 第 12 12 章 章
结 束结 束
下一章 上一章 返回主页