组合逻辑电路实验（一）eelab.chd.edu.cn/_upload/article/files/86/92/...组合逻辑电路实验（一） 主讲教师：温立民 电工电子实验教学中心 ~¿N eY[fO
第四章 组合逻辑电路
78
Click here to load reader
-
Upload
tamara-green -
Category
Documents
-
view
110 -
download
7
description
第四章 组合逻辑电路. 4.1 概 述 4.2 组合逻辑电路的分析与设计 4.3 常用组合逻辑电路 4.4 用 PLD 实现组合电路 4.5 组合逻辑电路的竞争与冒险. I 0. Y 0. 组合逻辑 电路. I 1. Y 1. I n -1. Y m -1. 第四章 组合逻辑电路. 4.1 概 述. 一、组合电路的特点. = F 0 （ I 0 、 I 1 …, I n - 1 ）. = F 1 （ I 0 、 I 1 …, I n - 1 ）. = F 1 （ I 0 、 I 1 …, I n - 1 ）. - PowerPoint PPT Presentation
Transcript of 第四章 组合逻辑电路
第四章 组合逻辑电路第四章 组合逻辑电路
第四章 组合逻辑电路第四章 组合逻辑电路 4.1 4.1 概 述概 述 4.2 4.2 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 4.3 4.3 常用组合逻辑电路常用组合逻辑电路 4.4 4.4 用用 PLDPLD 实现组合电路实现组合电路 4.5 4.5 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险
第四章 组合逻辑电路第四章 组合逻辑电路
4.1 4.1 概 述概 述一、组合电路的特点
= F0 （ I0 、 I1…, In 1 ）= F1 （ I0 、 I1…, In 1 ）= F1 （ I0 、 I1…, In 1 ）
)]([ )( nn tIFtY
1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。2. 电路结构特点(1) 输出、输入之间没有反馈延迟电路(2) 不包含记忆性元件 ( 触发器 ) ，仅由门电路构成
I0I1
In-1
Y0Y1
Ym-1
组合逻辑电路
第四章 组合逻辑电路第四章 组合逻辑电路
第四章 组合逻辑电路第四章 组合逻辑电路
二、组合电路逻辑功能表示方法真值表，卡诺图，逻辑表达式，时间图 ( 波形图 )三、组合电路分类1. 按逻辑功能不同：
加法器 比较器 编码器 译码器 数据选择器和分配器 只读存储器2. 按开关元件不同： CMOS TTL
3. 按集成度不同： SSI MSI LSI VLSI
第四章 组合逻辑电路第四章 组合逻辑电路4. 2 组合逻辑电路的分析与设计
4. 2. 1 组合逻辑电路的分析一、分析步骤
逻辑图 逻辑表达式 化简 真值表 说明功能分析目的：(1) 确定输入变量不同取值时功能是否满足要求；(3) 得到输出函数的标准与或表达式，以便用 MSI 、 LSI 实现；(4) 得到其功能的逻辑描述，以便用于包括该电路的系 统分析。
(2) 变换电路的结构形式 ( 如：与或 与非 - 与非 ) ；
第四章 组合逻辑电路第四章 组合逻辑电路二、分析举例[ 例 ] 分析图中所示电路的逻辑功能
CABCBABCAABCY CBAABC
CBAABC
表达式
真值表A B C Y0 0 00 0 10 1 00 1 1
A B C Y
1 0 01 0 11 1 01 1 1
1
1
000
000
功能 判断输入信号极性是否相同的电路 — 符合电路
YABC
&& ≥1
[ 解 ]
第四章 组合逻辑电路第四章 组合逻辑电路[ 例 ] 分析图中所示电路的逻辑功能，输入信号 A 、 B 、C 、 D 是一组二进制代码。
&
& &
&
&
& &
&
&
& &
&
A B C D
Y
[ 解 ] 1. 逐级写输出函数的逻辑表达式
W X
BABABAW
CWCWCWX
DXDXDXY
第四章 组合逻辑电路第四章 组合逻辑电路
&
& &
&
&
& &
&
&
& &
&
A B C D
YW X
2. 化简 BABABABABAW
ABCCBACBACBACWCWX
DCABCDBABCDADCBA DABCDCBADCBADCBADXDXY
第四章 组合逻辑电路第四章 组合逻辑电路
3. 列真值表 A B C D A B C DY Y0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1
1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
1
1
1
1
1
1
1
1
0
0
00
00
0
0
4. 功能说明：当输入四位代码中 1 的个数为奇数时输出为 1 ，为偶数时输出为 0 — 检奇电路。
DCABCDBABCDA DCBADABCDCBADCBADCBAY
第四章 组合逻辑电路第四章 组合逻辑电路4.2.2 组合逻辑电路的设计一、 设计步骤
逻辑抽象 列真值表 写表达式化简或变换 画逻辑图逻辑抽象：1. 根据因果关系确定输入、输出变量2. 状态赋值 — 用 0 和 1 表示信号的不同状态3. 根据功能要求列出真值表
根据所用元器件 ( 分立元件 或 集成芯片 ) 的情况将函数式进行化简或变换。化简或变换：
第四章 组合逻辑电路第四章 组合逻辑电路
（ 1 ）设定变量：
二、 设计举例 [ 例 ] 设计一个表决电路，要求输出信号的电平与三个输入信号中的多数电平一致。
[ 解 ]输入 A 、 B 、 C ， 输出 Y（ 2 ）状态赋值：
A 、 B 、 C = 0 表示 输入信号为低电平Y = 0 表示 输入信号中多数为低电平
1. 逻辑抽象
A 、 B 、 C = 1 表示 输入信号为高电平Y = 1 表示 输入信号中多数为高电平
第四章 组合逻辑电路第四章 组合逻辑电路
2. 列真值表A B C Y0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
00010111
3. 写输出表达式并化简ABCCABCBABCAY
最简与或式 最简与非 - 与非式ABACBCY
ABACBC
CABCBABC
ABACBC
第四章 组合逻辑电路第四章 组合逻辑电路
4. 画逻辑图 — 用与门和或门实现 ABACBCY
AB
Y
C
&
& AB
BC ≥1&
AC
— 用与非门实现 ABACBCY
&
第四章 组合逻辑电路第四章 组合逻辑电路 [ 例 ] 设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。[ 解 ] 1. 逻辑抽象
输入变量： 1 -- 亮0 -- 灭
输出变量：
R （红）Y （黄）G （绿）Z （有无故障）1 -- 有
0 -- 无
列真值表R Y G Z0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
10010111
2. 卡诺图化简RYG
01
00 01 11 101
1 11
1YGRGRYGYRZ
第四章 组合逻辑电路第四章 组合逻辑电路
YGRGRYGYRZ
3. 画逻辑图
&
1&
&
&
1
1 ≥1
R
G
YZ
第四章 组合逻辑电路第四章 组合逻辑电路
4.3 常用组合逻辑电路4.3.1 算术运算电路
一、半加器和全加器1. 半加器（ Half Adder ）
两个 1 位二进制数相加不考虑低位进位。
ii BA ii CS 0 00 11 01 1
0 01 01 00 1
iiiii BABAS
iii BAC
真值表函数式
BA
Ai+Bi = Si ( 和 ) Ci ( 进位 )
第四章 组合逻辑电路第四章 组合逻辑电路
逻辑图
曾用符号
国标符号
半加器（ Half Adder ）Si
&
Ai
Bi
=1
Ci
ΣCO
Si
Ai Bi
Ci
HA
Si
Ai Bi
Ci
iiiii BABAS
iii BAC
函数式 BA
第四章 组合逻辑电路第四章 组合逻辑电路2. 全加器（ Full Adder ）两个 1 位二进制数相加，考虑低位进位。
Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 )
1 0 1 1 --- A 1 1 1 0 --- B
+ --- 低位进位10
010
11
11
真值表
1-1-1-1- iiiiiiiiiiiii CBACBACBACBAS
1111 iiiiiiiiiiiii CBACBACBACBAC标准与或式
A B Ci-1
0 0 00 0 10 1 00 1 1
1 0 01 0 11 1 01 1 1
Si Ci A B Ci-1 Si Ci
0 01 01 00 1
1 00 10 11 1
--- S高位进位← 0
第四章 组合逻辑电路第四章 组合逻辑电路
卡诺图全加器
ABC
01
00 01 11 101
1
1
1
Si
ABC
01
00 01 11 101
1 11
Ci
圈 “ 0 ” 1111 iiiiiiiiiiiii CBACBACBACBAS
11 iiiiiii CBCABAC
1-1-1-1- iiiiiiiiiiiii CBACBACBACBAS
11 iiiiiii CBCABAC
最简与或式圈 “ 1 ”
第四章 组合逻辑电路第四章 组合逻辑电路
逻辑图(a) 用与门、或门和非门实现
曾用符号
国标符号
ΣCOCI
Si
Ai Bi Ci-1
Ci
FA
Si
Ai Bi Ci-1
Ci
&& & & &&&
≥1
1 1 1
Ai
Si Ci
Bi Ci-1
≥1
第四章 组合逻辑电路第四章 组合逻辑电路(b) 用与或非门和非门实现
1111 iiiiiiiiiiiii CBACBACBACBAS
11 iiiiiii CBCABAC
&≥1
&≥1
1 1 1
Ci Si
Ai Bi Ci-1
第四章 组合逻辑电路第四章 组合逻辑电路
3. 集成全加器TTL ： 74LS183CMOS ： C661
双全加器
1 2 3 4 5 6 7
14 13 12 11 10 9 8
C661C661
VDD 2Ai 2Bi 2Ci-1 1Ci 1Si
2Si 1Ci-1 2Ci 1Ai1Bi VSS
74LS18374LS183
VCC 2Ai 2Bi 2Ci-1 2Ci 2Si
VCC 2A 2B 2CIn 2COn+1 2F
1A 1B 1CIn 1F GND
1Ai 1Bi 1Ci-1 1Si 地1Ci
1COn+1
第四章 组合逻辑电路第四章 组合逻辑电路二、加法器（ Adder ） 实现多位二进制数相加的电路1. 4 位串行进位加法器
特点： 电路简单，连接方便速度低 = 4 tpd
tpd — 1 位全加器的平均 传输延迟时间
01230123 BBBBBAAAAA
C0 S0
B0A0 C0-1
CO CI
C1 S1
B1A1
CO CI
C2 S2
B2A2
CO CI
C3 S3
B3A3
CO CI
第四章 组合逻辑电路第四章 组合逻辑电路2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接产生。
1000000 )( CBABAC
011111 )( CBABAC 1000001111 )()( CBABABABA
…
特点优点：速度快缺点：电路比较复杂
应用举例8421 BCD 码 → 余 3 码
1 )( iiiiii CBABAC
第四章 组合逻辑电路第四章 组合逻辑电路
逻辑结构示意图
集成芯片 CMOS ： CC4008TTL ： 74283 74LS283
超前进位电路 Σ S3
Σ S2
Σ S1
Σ S0
C3
A3B3
A2B2
A1B1
A0B0C0-1
CI
CI
CI
CI
第四章 组合逻辑电路第四章 组合逻辑电路
4. 3 .2 编码器
编码： 用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）二进制编码器二—十进制编码器分类： 普通编码器优先编码器2n→n10→4
或
Y1I1
编 码 器编 码 器 Y2
Ym
I2
In
代码输出
信息输入 编 码 器 框 图
第四章 组合逻辑电路第四章 组合逻辑电路一、二进制编码器用 n 位二进制代码对 N = 2n 个信号进行编码的电路1. 3 位二进制编码器 (8 线 - 3 线 )
编码表
函数式Y2 = I4 + I5 + I6 + I7
Y1 = I2 + I3+ I6 + I7
Y0 = I1 + I3+ I5 + I7
输入 输出 I0 I7 是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。
输 入 输 出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
Y2 Y1 Y0
I0
I1
I2
I3
I4
I5
I6
I7
3 位二 进 制编 码 器
I0I1
I6I7
Y2
Y1
Y0
I2
I4I5
I3
第四章 组合逻辑电路第四章 组合逻辑电路
函数式
逻辑图 — 用或门实现 — 用与非门实现
76542 IIIIY
76321 IIIIY
75310 IIIIY
7654 IIII
7632 IIII
7531 IIII
Y0 Y1 Y2
≥1 ≥1 ≥1
I7 I6 I5 I4 I3I2 I1I0
& & &
Y0 Y1 Y2
4567 IIII 23 II 01II
第四章 组合逻辑电路第四章 组合逻辑电路
优先编码：允许几个信号同时输入，但只对优先级别最高的进行编码。优先顺序： I7 I0
编码表输 入 输 出
I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1
Y0
1
1 1 1
0 1
1 1 0
0 0 1
1 0 1
0 0 0 1
1 0 0
0 0 0 0 1
0 1 1
0 0 0 0 0 1
0 1 0
0 0 0 0 0 0 1
0 0 1
0 0 0 0 0 0 0 1
0 0 0
函数式
2. 3 位二进制优先编码器
45672 IIIIY
245
345671
III
IIIIIY
1246
3465670
IIII
IIIIIIY
第四章 组合逻辑电路第四章 组合逻辑电路
输入输出为原变量
逻辑图输入输出为反变量
Y2 Y1 Y0
≥1 ≥1 ≥1& &
1 1 1 1
11111111
7I 6I 5I 4I 3I 2I 1I 0I
1 1 12Y 1Y 0Y
I7 I6 I5 I4 I3 I2 I1 I0
第四章 组合逻辑电路第四章 组合逻辑电路
用 4 位二进制代码对 0 ~ 9 十个信号进行编码的电路1. 8421 BCD 编码器2. 8421 BCD 优先编码器3. 集成 10线 -4线优先编码器
（ 74147 74LS147 ）三、几种常用编码1. 二 -十进制编码
8421 码 余 3 码 2421 码5211 码 余 3 循环码 右移循环码循环码（反射码或格雷码）ISO 码 ANSCII （ ASCII ）码
二、二 - 十进制编码器
2. 其他二 - 十 进 制编 码 器
I0
I2
I4
I6
I8
I1
I3
I5
I7
I9
Y0
Y1
Y2
Y3
第四章 组合逻辑电路第四章 组合逻辑电路4.3.3 译码器
编码的逆过程，将二进制代码翻译为原来的含义一、二进制译码器 (Binary Decoder)
输入 n 位二进制代码
如： 2 线 — 4 线译码器3 线 — 8 线译码器4 线 — 16 线译码器
A0 Y0
A1
An-1
Y1
Ym-1
二进制译码器… … 输出 m 个信号 m = 2n
第四章 组合逻辑电路第四章 组合逻辑电路1. 3 位二进制译码器 ( 3 线 – 8 线 )
真值表函数式
0127 AAAY
0120 AAAY
0121 AAAY
0122 AAAY
0123 AAAY
0124 AAAY
0125 AAAY
0126 AAAY
A0 Y0
A1
A2
Y1
Y7
3 位二进制译码器
…
012 AAA 01234567 YYYYYYYY
0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
第四章 组合逻辑电路第四章 组合逻辑电路3 线 - 8 线译码器逻辑图
0 0 0
— 输出低电平有效
工作原理：
1 11 1 11 01
&
Y7
&
Y6
&
Y5
&
Y4
&
Y3
&
Y2
&
Y1
&
Y0
A2A2A1A1A0A0
1 11
1 11A2 A1 A0
0 0 1
1 11 1 01 11
0 1 0
1 01 1 11 11
0 1 1
1 11 0 11 11
1 0 0
1 11 1 10 11
1 0 1
1 11 1 11 10
1 1 0
1 10 1 11 11
1 1 1
0 11 1 11 11
第四章 组合逻辑电路第四章 组合逻辑电路2. 集成 3 线 – 8 线译码器 -- 74LS138
引脚排列图 功能示意图
321 SSS 、、
输入选通控制端 1S 0 321 SS 或 芯片禁止工作0 1 321 SSS 且 芯片正常工作
VCC
地1 32 4 5 6 7 8
16 15 14 13 12 11 10 9
74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 S3 S2 S1 Y7
74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 S3 S2 S1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0 A1 A2 STB STC STA
Y7
第四章 组合逻辑电路第四章 组合逻辑电路3. 二进制译码器的级联两片 3 线 – 8 线 4 线 -16 线Y0 Y7 Y8 Y15
74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 STB STC STA
高位Y7
A0 A1 A2 A3
74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 STB STC STA
低位Y7
1
0
工作 禁止
有输出 无输出
1
禁止 工作
无输出 有输出
0 78 15
第四章 组合逻辑电路第四章 组合逻辑电路
三片 3 线 - 8 线5 线 - 24 线
34 AA （ 1 ）（ 2 ）（ 3 ） 输 出工 禁 禁 70 ~ YY禁 工 禁 158 ~ YY禁 禁 工 2316 ~ YY
0 00 11 01 1 禁 禁 禁 全为 1
74LS138 (1)
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 STB STC STA
Y0
Y7
Y7
74LS138 (3)Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 STB STC STA
Y16
Y7
Y23
74LS138 (2)
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 STB STC STA
Y8
Y7
Y15
A0 A1 A2 A3 A4
…… …… ……
1
第四章 组合逻辑电路第四章 组合逻辑电路
功能特点： 输出端提供全部最小项电路特点： 与门 ( 原变量输出 )与非门 ( 反变量输出 )
4. 二进制译码器的主要特点
二、二 -十进制译码器(Binary-Coded Decimal Decoder)
将 BCD 码翻译成对应的十个输出信号集成 4 线 – 10 线译码器：7442 74LS42
第四章 组合逻辑电路第四章 组合逻辑电路
半导体显示 (LED)
液晶显示 (LCD)
共阳极
每字段是一只发光二极管三、显示译码器
数码显示器 a
e
b
c
f g
d
a b c d e fg
R
+ 5 VYa
A3
A2
A1
A0
+VCC +VCC
显示译码器共阳
YbYcYdYeYfYg
0000
0000001
0001
0010
1001111
0010010
0011
0100
0101
0110
0000110
1001100
0100100
0100000
— 低电平驱动0111
0001111
1000
0000000
1001
0000100
第四章 组合逻辑电路第四章 组合逻辑电路
共阴极
a b c d e fg
R
+5 V Ya
A3
A2
A1
A0
+VCC
显示译码器共阴
YbYcYdYeYfYg
— 高电平驱动
0000
1111110
0001
0010
0110000
1101101
0011
0100
0101
0110
0111
1000
1001
1111001
0110011
1011011
1011111
1110000
1111111
1111011
a
e
b
c
f g
d
第四章 组合逻辑电路第四章 组合逻辑电路
驱动共阴极数码管的电路 — 输出高电平有效Ya Yb Yc Yd Ye Yf Yg
A3A2A1A0
≥1≥1 1 ≥1 ≥1 ≥1 ≥1
≥1≥1≥1 ≥1 ≥1 ≥1≥1≥1 ≥1 ≥1≥1 ≥1 ≥1
1 1 1
第四章 组合逻辑电路第四章 组合逻辑电路
驱动共阳极数码管的电路
A3A2A1A0
Ya Yb Yc Yd Ye Yf Yg
— 输出低电平有效
&& 1 & & & &
&&& & & &&& & && & &
1 1 1
&
1
第四章 组合逻辑电路第四章 组合逻辑电路四 . 用二进制译码器实现组合逻辑函数一、基本原理与步骤1. 基本原理：二进制译码器又叫变量译码器或最小项译码器 ,它的输出端提供了其输入变量的全部最小项。
0127 AAAY
0120 AAAY
0121 AAAY
0,1 321 SSS
0m
1m
7m
任何一个函数都可以写成最小项之和的形式
…74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 S3 S2 S1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0 A1 A2 STB STC STA
Y7
第四章 组合逻辑电路第四章 组合逻辑电路2. 基本步骤(1) 选择集成二进制译码器(2) 写函数的标准与非 - 与非式(3) 确认变量和输入关系
[ 例 ] 用集成译码器实现函数 ACBCABZ 3
(1) 三个输入变量，选 3 线 – 8 线译码器 74LS138(2) 函数的标准与非 - 与非式
CBABCACABABCZ 3
7653 mmmm
7653 mmmm
(4) 画连线图[ 解 ]
第四章 组合逻辑电路第四章 组合逻辑电路
(4) 画连线图
(3) 确认变量和输入关系
CABAAA 012 令76533 YYYYZ
CBABCACABABCZ 3
7653 mmmm
则 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0 A1 A2 STB STC STA
&Z3
ABC 1在输出端需增加一个与非门
第四章 组合逻辑电路第四章 组合逻辑电路
4. 3. 4 数据选择器能够从多路数据输入中选择一路作为输出的电路一、 4 选 1 数据选择器
输入数据输出数据
选择控制信号A0
Y4 选 1数据选择器D0
D3
D1D2
A1
1. 工作原理
0
0
0
1
1
0
1
1
D0D1D2D3
D0 0 0 D0
D A1 A0
2. 真值表
D1 0 1D2 1 0D3 1 1
Y
D1
D2
D3
3. 函数式 013012011010 AADAADAADAADY
第四章 组合逻辑电路第四章 组合逻辑电路
一、 4 选 1 数据选择器3. 函数式
013012011010 AADAADAADAADY
4. 逻辑图33221100 DmDmDmDm
1&
≥1
1Y
A1
1A0
D0 D1 D2 D3
0 0
0 1
1 0
1 1
= D0= D1= D2= D3
第四章 组合逻辑电路第四章 组合逻辑电路
╳ ╳ ╳
二、集成数据选择器1. 8 选 1 数据选择器74151 74LS151 74251 74LS251
引脚排列图
功能示意图
选通控制端— S
VCC
地1 32 4 5 6 7 8
16 15 14 13 12 11 10 9
74LS151
D4 D5 D6 D7 A0 A1 A2
D3 D2 D1 D0 Y Y S
MUX
D7 A2D0 A0A1 S
YY
……
禁止使能1
0
0 0 0
D0
D0 D1
D1 D2
D2 D3
D3 D4
D4 D5
D5 D6
D6 D7
D7
0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1
0
A2 A0 — 地址端D7 D0 — 数据输入端
数据输出端—、 YY 012701210120 AAADAAADAAADY
，选择器被禁止时当 1 S），选择器被选中（使能时当 0 S
1 0 YY
第四章 组合逻辑电路第四章 组合逻辑电路2. 集成数据选择器的扩展 两片 8 选 1 （ 74151 ）
16 选 1 数据选择器
A2 A1 A0 A3
D15 D8
≥1Y
1S
74151 (2)D7 A2D0 ENA0A1
YY2
……
D7 D0
74151 (1)D7 A2D0 ENA0A1
S
YY1
……
低位高位
0
禁止 使能
0 7
0
D0 D7
D0 D7
1
使能 禁止D8 D15 0
D8 D15
第四章 组合逻辑电路第四章 组合逻辑电路
0
四片 8 选 1 （ 74151 ） 32 选 1 数据选择器
1/2 74LS139
S A4 A3 A2 A1 A0
&Y
方法 1 ：74LS139 双 2 线 - 4 线译码器
74151 (4)D7 A2D0 ENA0A1
S4
Y3
74151 (1)D7 A2D0 ENA0A1
D0 S1
Y0
74151 (2)D7 A2D0 ENA0A1
S2
Y1
74151 (3)D7 A2D0 ENA0A1
S3
Y2
…… ……D7D8D15D16D23D24D31
…………
1
1
1
1
1
0 7
禁止 禁止 禁止 禁止
0
0 0
1
1
1
0
禁止 禁止 禁止 使能
0 1
禁止 禁止 使能 禁止 禁止 使能 禁止 禁止 使能 禁止 禁止 禁止
1 01 1
D0 D7 D8 D15 D16 D23 D24 D31
1
1
0
1
1
0
1
1
0
1
1
1
第四章 组合逻辑电路第四章 组合逻辑电路
方法 2 ：74LS153 双 4 选 1 数据选择器
34 AA （ 1 ） （ 2 ） （ 3 ） （ 4 ）输出信号0 0 工 禁 禁 禁 70 ~ DD0 1 禁 工 禁 禁 158 ~ DD1 0 禁 禁 工 禁 2316 ~ DD1 1 禁 禁 禁 工 3124 ~ DD
译码器输出
00 Y01 Y02 Y03 Y
方法 1 ：四片 8 选 1 （ 74151 ） 32 选 1 数据选择器
四路 8 位并行数据 四片 8 选 1 四路 1 位串行数据 一片 4 选 1 一路 1 位串行数据
（电路略）
真值表（使用 74LS139 双 2 线 - 4 线译码器）
第四章 组合逻辑电路第四章 组合逻辑电路
三 . 用数据选择器实现组合逻辑函数1. 原理：选择器输出为标准与或式，含地址变量的全部最小项。例如
而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。
013012011010 AADAADAADAADY
01270120 AAADAAADY
4 选 1
8 选 1
第四章 组合逻辑电路第四章 组合逻辑电路
2. 步骤(1) 根据 n = k - 1 确定数据选择器的规模和型号
(n — 选择器地址码， k — 函数的变量个数 )
(2) 写出函数的标准与或式和选择器输出信号表达式(3) 对照比较确定选择器各个输入变量的表达式
(4) 根据采用的数据选择器和求出的表达式画出连线图
第四章 组合逻辑电路第四章 组合逻辑电路3. 应用举例
[ 例 ] 用数据选择器实现函数[ 解 ]
(2) 标准与或式 ABCCABCBABCAF
ACBCABF
(1) n = k 1 = 3 1 = 2 可用 4 选 1 数据选择器 74LS153
数据选择器 013012011010 AADAADAADAADY
(3) 确定输入变量和地址码的对应关系令 A1 = A, A0 = B
01 BAABCBACBAF则 D0 = 0 D1 =D2 = C D3 = 1
方法一：公式法ABDBADBADBADY 3210
F
A B
Y1/2 74LS153
D3 D2 D1 D0 A1 A0 ST
1C(4) 画连线图
第四章 组合逻辑电路第四章 组合逻辑电路
(4) 画连线图 ( 与方法一相同 )
方法二：图形法按 A 、 B 顺序写出函数的标准与或式
ABCCABCBABCAF
含变量 C 的 F 的卡诺图 含变量 Di 的 Y 的卡诺图A
B
0
1
0 1 A1
A0
0
1
0 1
0 C
C 1
D0 D1
D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
第四章 组合逻辑电路第四章 组合逻辑电路[ 例 2] 用数据选择器实现函数
mZ 148,9,10,12,3,4,5,6,7,
[ 解 ](2) 函数 Z 的标准与或式
DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ
8 选 1 012701210120 AAADAAADAAADY
(3) 确定输入变量和地址码的对应关系
(1) n = k-1 = 4-1 = 3
若令 A2 = A, A1= B, A0= C
(4) 画连线图
则 D2=D3 =D4 =1D0= 0
用 8 选 1 数据选择器 74LS151
Z
A B C1DD
1D1=D
DmDmDmmmmDmZ
765
4321
111
00 m
DDDD 765
Y 74LS151
D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0 S
方法一：公式法
第四章 组合逻辑电路第四章 组合逻辑电路
则
方法二：图形法 m
Z 148,9,10,12,3,4,5,6,7,
ABCD
00011110
00 01 11 100 01 1
1 11 0
01
11
11
00
DmDmDmmmmDmmZ
765
43210
1110
00 m
, 1432 DDD
Dm 1
12 m
Dm 6
13 m
Dm 7
Dm 514 m
, , 0 10 DDD DDDD 765
令 A2 = A A1= B A0= C
第四章 组合逻辑电路第四章 组合逻辑电路4. 3. 5 数据分配器
将 1 路输入数据，根据需要分别传送到 m 个输出端一、 1 路 -4 路数据分配器数据输入
数据输出
选择控制
0 00 11 01 1
1A 0A 3210 YYYYD 0 0 00 D 0 00 0 D 00 0 0 D
01 AAD01AAD01 AAD
01AAD
&
Y0
&
Y1
&
Y2
&
Y3
1
A1
1
A1
D
D
A0
1 路 -4 路数据分配器Y0
Y3
Y1Y2
A1
真值表
函数式
逻辑图
第四章 组合逻辑电路第四章 组合逻辑电路二、集成数据分配器用 3 线 -8 线译码器可实现 1 路 -8 路数据分配器
数据输出 S1 — 数据输入（ D ） 32 使能控制端—、SS
）数据输出（— ~ 70 DYY
地址码 数据输入( 任选一路 )
。实现数据分配器的功能时 , 032 SS
S2 — 数据输入（ D ））数据输出（— ~ 70 DYY
21 使能控制端—、SS
。实现数据分配器的功能时 , 0 , 1 21 SS
74LS138
Y0 Y1 Y2 Y3 Y4 Y5 Y6
A0 A1 A2 S3 S2 S1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
A0 A1 A2 STB STC STA
Y7
第四章 组合逻辑电路第四章 组合逻辑电路4. 3. 6 数值比较器
一、 1 位数值比较器0 00 11 01 1
0 1 00 0 11 0 00 1 0
真值表函数式 逻辑图 — 用与非门和非门实现
Ai Bi Li Gi Mi
Li ( A > B )Gi ( A = B )Mi ( A < B )
iii BAL
iii BAM
iii BAL iiiii BABAG
iii BAM
iiiii BABAG = Ai ⊙ Bi
1 位比较器Ai
Bi
Ai
&
1 &
1 &Bi
Mi
Gi
Liii BA
ii BA
第四章 组合逻辑电路第四章 组合逻辑电路二、 4 位数值比较器 A = A3A2A1A0
A > B L = 1A = B
M = 1A < BG = 1
真值表比 较 输 入 输 出
A3 B3 A2 B2 A1 B1 A0 B0 L G M> 1 0 0= > 1 0 0= = > 1 0 0= = = > 1 0 0= = = = 0 1 0< 0 0 1= < 0 0 1= = < 0 0 1= = = < 0 0 1
B = B3B2B1B0
L G M
4 位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
第四章 组合逻辑电路第四章 组合逻辑电路
&&
1 &
1 &
&
1 &
1 &
&
1 &
1 &
≥1
≥1
&
1 &
1 &
≥1
≥1
M
L
G
A2
A1
B3
A3
B2
B1
B0
≥1
A0G = (A3⊙B3)(A2⊙B2) (A1⊙B1)(A0⊙B0)
4 位数值比较器M = A3B3+ (A3⊙B3) A2B2
+ (A3⊙B3)(A2⊙B2) A1 B1+ (A3⊙B3)(A2⊙B2)(A1⊙B1) A0B0
L = M+G
1 位数值比较器 3M
3G
2M
2G
1M
1G
0M
0G
Ai Mi
Bi
Ai⊙Bi
AiBi
Li
Gi
AiBi
&
1 &
1 &
第四章 组合逻辑电路第四章 组合逻辑电路
比 较 输 入 级 联 输 入 输 出A3B3 A2B2 A1B1 A0B
0
A<B
A=B
A>B
FA < B FA = B FA > B
> 0 0 1= > 0 0 1= = > 0 0 1= = = > 0 0 1= = = = 0 0 1 0 0 1= = = = 0 1 0 0 1 0= = = = 1 0 0 1 0 0< 1 0 0= < 1 0 0
4 位集成数值比较器的真值表
级联输入：供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的 FA < B 、 FA = B 、 FA > B 。
第四章 组合逻辑电路第四章 组合逻辑电路
扩展：
级联输入
集成数值比较器 74LS85 (TTL)
两片 4 位数值比较器
74LS85 A<B
A=B
A>B74LS85
A<B
A=B
A>B
VCC A3 B2 A2 A1 B1 A0 B0
B3 A<B A=B A>B FA>B FA=B FA<B 地1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
7485 74LS85
1
→ 8 位数值比较器
低位比较结果高位比较结果 FA<B FA=B FA>B
FA<B FA=B FA>B
B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0
比较输出
第四章 组合逻辑电路第四章 组合逻辑电路
CMOS 芯片设置 A > B 只是为了电路对称，不起判断作用
B7 A7 B6 A6 B5 A5 B4 A4
FA<B FA=B FA>B
CC14585 A<B
A=B
A>B
B3 A3 B2 A2 B1 A1 B0 A0
FA<B FA=B FA>B
CC14585 A<B
A=B
A>B
集成数值比较器 CC15485(CMOS)
扩展： 两片 4 位→ 8 位
VDDA3 B3 FA>B FA<B B0 A0 B1
B2 A2 FA=B A>BA< BA=BA1VSS
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
CC14585 C663
1低位比较结果高位比较结果
1
第四章 组合逻辑电路第四章 组合逻辑电路
4.4 用 PLD 实现组合逻辑电路用 ispPSI1016 实现编码器与显示译码器见仿真电路
第四章 组合逻辑电路第四章 组合逻辑电路4.5 组合逻辑电路中的竞争与冒险4.5.1 竞争与冒险产生的原因一、竞争冒险的概念
在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号 — 过渡干扰脉冲的现象，叫做竞争冒险。二、产生竞争冒险的原因1. 原因分析
&AB Y
0
1
10
A
B
Y
信号 A 、 B 不可能突变，需要经历一段极短的过渡时间。而门电路的传输时间也各不相同，故当 A 、B 同时改变状态时可能在输出端产生虚假信号。
第四章 组合逻辑电路第四章 组合逻辑电路4.5.2 冒险的类型及判断 & Y3
& Y1
& Y2
& Y0
A 1
B1
A— 2 位二进制译码器
B
)( AB
)( BA
)( BA
)( BA
假设信号 A 的变化规律如表中所示A B0 0
0 1
1 0
1 1
BA BA AB1 1
1 0
0 1
0 0
1
0
0
0
0
0
0
1
产生干扰脉冲的时间：10 01 ：、BA
01 10 ：、BA
第四章 组合逻辑电路第四章 组合逻辑电路4.5.3 消除竞争冒险的方法一、引入封锁脉冲
& Y3
& Y1
& Y2
& Y0
A 1
B1
A
B
A
B
A
B
P1
存在的问题：对封锁脉冲的宽度和产生时间有严格的要求。P1 t
第四章 组合逻辑电路第四章 组合逻辑电路
& Y3
& Y1
& Y2
& Y0
A 1
B1
A
B
A
B
A
B
二、引入选通脉冲
P2
P2
存在的问题：对选通脉冲的宽度和产生时间也有严格的要求。t
第四章 组合逻辑电路第四章 组合逻辑电路
& Y3
& Y1
& Y2
& Y0
A 1
B1
A
B
A
B
A
B
存在的问题：
三、接入滤波电容Cf
Cf
导致输出波形的边沿变坏。
第四章 组合逻辑电路第四章 组合逻辑电路
四、修改逻辑设计增加冗余项
&
&& &
A
B
C
A
G1
G2
G4G3Y
&
G5
ABC
0
1
00 01 11 10
1 1
1
0
0 1 0
0
CAABY 例如： BCCAABY
CA
AB
BC
由于修改设计方案得当，收到了较好的效果。
第四章 组合逻辑电路第四章 组合逻辑电路第四章第四章 小结小结
一、组合逻辑电路的特点 一、组合逻辑电路的特点 组合逻辑电路是由各种门电路组成的没有记忆功能的电路。它的特点是任一时刻的输出信号只取决于该时刻的输入信号，而与电路原来所处的状态无关。
逻辑图 逻辑表达式 化简 真值表 说明功能二、组合逻辑电路的分析方法 二、组合逻辑电路的分析方法
三、组合逻辑电路的设计方法三、组合逻辑电路的设计方法 逻辑抽象 列真值表 写表达式化简或变换 画逻辑图
第四章 组合逻辑电路第四章 组合逻辑电路[练习 ] 写出图中所示电路的逻辑表达式，说明其功能A
B
Y≥1≥1
≥1
≥1
[ 解 ]1. 逐级写出输出逻辑表达式
BA
BAA
BAB
BABBAAY 2. 化简
))(( BABBAAY BAAB
3. 列真值表BA Y
0 00 11 01 1
1001
4. 功能 输入信号相同时输出为 1 ，否则为 0 — 同或。
第四章 组合逻辑电路第四章 组合逻辑电路四、常用中规模集成组合逻辑电路 四、常用中规模集成组合逻辑电路 1. 加法器：实现两组多位二进制数相加的电路。根据进位方式不同，可分为串行进位加法器和超前进位加法器。
2. 数值比较器：比较两组多位二进制数大小的电路。
集成芯片：74LS183 （ TTL ）、 C661 （ CMOS ）— 双全加器两片双全加器（如 74LS183 ） 四位串行进位加法器74283 、 74LS283 （ TTL ）CC4008 （ CMOS ） — 四位二进制超前进位加法器
集成芯片： 7485 、 74L 85 （ TTL ）CC14585 、 C663 （ CMOS ） — 四位数值比较器
第四章 组合逻辑电路第四章 组合逻辑电路3. 编码器：将输入的电平信号编成二进制代码的电路。主要包括二进制编码器、二 – 十进制编码器和优先编码器等。
4. 译码器：将输入的二进制代码译成相应的电平信号。主要包括二进制译码器、二 – 十进制译码器和显示译码器等。
集成芯片：74148 、 74LS148 、 74LS348 （ TTL ）— 8 线 – 3 线优先编码器74147 、 74LS147 （ TTL ）— 10 线 – 4 线优先编码器
集成芯片：74LS138 （ TTL ）— 3线 – 8线译码器（二进制译码器）7442 、 74LS42 （ TTL ）— 4线 – 10线译码器74247 、 74LS247 （ TTL ）— 共阳极显示译码器7448 、 74248 、 7449 、 74249等（ TTL ）— 共阴极显示译码器
第四章 组合逻辑电路第四章 组合逻辑电路
5. 数据选择器：在地址码的控制下，在同一时间内从多路输入信号中选择相应的一路信号输出的电路。常用于数据传输中的并 -串转换。集成芯片：74151 、 74LS15174251 、 74LS251 （ TTL ）— 8 选 1 数据选择器6. 数据分配器：在地址码的控制下，将一路输入信号传送到多个输出端的任何一个输出端的电路。常用于数据传输中的串 - 并转换。
集成芯片： 无专用芯片，可用二进制集成译码器实现。
第四章 组合逻辑电路第四章 组合逻辑电路 [练习 ] 用二 - 十进制编码器、译码器、发光二极管七段显示器，组成一个 1 数码显示电路。当 0 9 十个输入端中某一个接地时，显示相应数码。选择合适的器件，画出连线图。
YaA3
A2
A1
A0
+VCC
74LS48显示译码器
YbYcYdYeYfYg 共阴
[ 解 ]1
1
1
1
+VCC
Y3
Y2
Y1
Y0
74LS14710 线 -4 线编码器
I0
I1
I9
+VCC
S0
S1
S9
… …
第四章 组合逻辑电路第四章 组合逻辑电路五、用中规模集成电路实现组合逻辑函数五、用中规模集成电路实现组合逻辑函数1. 数据选择器：为多输入单输出的组合逻辑电路，在输入数据都为 1 时，它的输出表达式为地址变量的全部最小项之和，适用于实现单输出组合逻辑函数。2. 二进制译码器：输出端提供了输入变量的全部最小项，而且每一个输出端对应一个最小项，因此，二进制译码器辅以门电路（与非门）后，适合用于实现单输出或多输出的组合逻辑函数。
