第十三章组合逻辑电路分析与设计第一节组合逻辑电路的分析 13.1.1...

电路与电子技术基础


第十三章组合逻辑电路分析与设计

第十三章组合逻辑电路分析与设计第一节组合逻辑电路的分析 13.1.1 组合电路的一般分析方法 13.1.2 加法器电路分析 13.1.3 编码器电路分析 13.1.4 译码器电路分析第二节组合逻辑设计 13.2.1 组合逻辑电路设计的基本思想 13.2.2 组合逻辑电路的一般设计方法 13.2.3 组合逻辑电路的设计举例第三节组合逻辑电路中的竞争—冒险现象 13.3.1 组合逻辑电路中的竞争—冒险现象 13.3.2 竞争—冒险现象的判断 13.3.3 冒险现象的消除




研究对象：组合逻辑电路的分析与设计关注焦点：从分析一些简单的组合电路过渡到一些常用的中规模集成电路，通过分析中规模集成电路掌握组合电路的设计思想，能够设计满足具体要求的组合电路。所谓组合逻辑电路，就是任意时刻的输出稳定状态仅仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。

AB SCI

CO

=1

& ≥11

=1 a1 y1

a2 y2

┇ ┇an ym

组合逻辑电路




一般为与或式，但形式不惟一，通过变换可实现用不同门电路组成逻辑图。

逻辑表达式

真实地反映出变量取值与函数值之间的关系，通过对其进行状态赋值可以得到对应的真值表。真值表是判断逻辑关系的有效手段，真值表具有惟一性。

真值表

是化简逻辑函数的主要工具，为最后实现逻辑图作必要准备。

卡诺图

表示变量之间的逻辑关系，一个逻辑表达式可以用不同逻辑图实现。逻辑图只反映逻辑功能，不反映电路特性。

逻辑图




第一节组合逻辑电路分析1. 组合逻辑电路一般分析方法①根据逻辑电路图写出各输出端的逻辑函数表达式；②用逻辑代数掌握的逻辑函数化简方法，对逻辑表达式进行化简和转换；③根据简化的逻辑函数表达式列出相应的真值表；④依据真值表和逻辑函数表达式对逻辑电路的功能进行分析，最后对逻辑电路进行评价。数字系统中常用的组合逻辑电路的逻辑功能主要有：二进制数的运算、二进制数的比较、编码与译码、数字信号的选择与分配、二进制代码的变换、奇偶校验等。分析以下组合逻辑电路，并描述逻辑功能。

ABC

F

&

≥1

&

A P2

P1 A P3 F B B C P4

C

≥1

&

&

&

&

ABCP 1 ABCAPAP 12 ABCBPBP 13 ABCCPCP 14

CBAABCCBAABC

ABCCABCBABCAPPPF

)(432




逻辑函数真值表A B C F

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

1

0

0

0

0

0

0

1

逻辑功能描述：由真值表可知，当 A、 B、 C三个输入信号相同时，输出为 1，即输入信号一致时，输出为 1。这个电路可用来检测信号不一致，故称为“不一致电路”

2. 加法器电路分析算术运算是数字系统的基本功能之一，更是数字计算机中不可缺少的组成单元。最基本的加法器是一位加法器。一位加法器又分为半加器和全加器。半加器是指包考虑低位进位的本位相加；全加器则是本位的两个加数与低位进位 3个数相加。




半加器真值表A B S CO

0 0

0 1

1 0

1 1

0 0

1 0

1 0

0 1

ABCOBABABAS

数表达式由真值表可写出逻辑函

A S

B

CO&

=1A S

COB

∑

CO




全加器真值表CI A B S CO

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

0 0

1 0

1 0

0 1

1 0

0 1

0 1

1 1

AB

CI 00 01 11 10

0 0 1 0 1

1 1 0 1 0

AB

CI 00 01 11 10

0 0 0 1 0

1 0 1 1 1

CIACIBBACO

CIABBCIACIBACIBAS

项后求反取0




S CO

A B CI

∑ CO

CI

CO S

CI B A

1 1 1

& & & & & & &

≥1 ≥1

CO S3 S2 S1 S0

B3 A3 B2 A2 B1 A1 B0 A0

CO ∑

CI

CO ∑

CI

CO ∑

CI

CO ∑

CI

由一位加法器组成的四位加法器。这种加法器的缺点是运算速度慢。最不利的情况下，做一次加法运算需要经过 4个全加器的传输延迟时间。




标准MSI加法器 74LS82、 74LS28374LS82 是两个一位全加器串接成的两位加法器，两个 74LS82 串接可以组成四位加法器。 74LS283是快速进位加法器，即各位进位不是由前级全加器进位提供。

全加器真值表CI A B S CO

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

0 0

1 0

1 0

0 1

1 0

0 1

0 1

1 1

分析真值表可知，在两种情况下会有进位输出信号：① AB=1 则 CO=1 ；② A+B=1且 CI=1，则 CO=1。即

iiiiii CIBABACO ))(()(

定义进位生成函数 Gi=AiBi ，进位传递函数 Pi=Ai+Bi，则

iiii CIPGCO )()(

001011211

22211

111

)(

)()(

)()(

CIPPPGPPPGPPGPG

CIPGPPGPGCIPGPG

CIPGCO

iiiiiiiiii

iiiiiiii

iiiii

iiii




第 i位的和 Si逻辑表达式为：

iii

iiiiii

iiiiiiiiii

iiiiiiiiiiiii

CIBACIBACIBA

CIBABACIBABA

CIBACIBACIBACIBAS

)()()(

)()(

)()()()(

CO S3 S2 S1 S0

G21 G11

X1 Y1

G22 G23 G12 G13

G25 G24 G15 G14

B3 A3 B2 A2 B1 A1 B0 A0 CI

&

≥1

& &

≥1

& &

≥1

& & 1

=1 =1 =1 =1

& & & & 1≥1 ≥1 ≥1 ≥1

≥1

&

试分析 X1 、Y1 和 S1 的逻辑表达式？




3. 编码器电路分析编码器是将某一特定的信息转换成二进制系统可以识别的代码，将二进制代码按一定规律编排，使每组代码具有特定含义就称为编码。编码器有普通编码器和优先编码器。现在以 8线 --3线编码器为例说明。

I0 Y2

I1

I2

I3 Y1

I4

I5

I6 Y0

I7

8线|3线编码器

三位二进制编码器真值表输入输出

I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0

1 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0

0 0 1 0 0 0 0 0

0 0 0 1 0 0 0 0

0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0

0 0 0 0 0 0 1 0

0 0 0 0 0 0 0 1

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

765432107654321076543210765432102

2

IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY

Y

的逻辑表达式由真值表写出




如果在任何时刻 I0~I7 当中仅有一个取值为 1 ，则 28=256 种组合，只有表中 8种组合，其它项为约束项。可将逻辑表达式化简为如下。

75310

76321

76542

IIIIYIIIIYIIIIY ≥1

≥1

≥1

I1 I2 I3 I4 I5 I6 I7

Y2

Y1

Y0下面介绍标准编码器 74LS14874LS148是 8线 --3线优先译码器。组合逻辑电路的分析就是分析已有的逻辑电路图，然后确定逻辑电路的功能，于是我们先给出 74LS148 优先编码器的逻辑电路图。




Ys YEX Y0 Y1 Y2

G2 G3

G1

I0 I1 I2 I3 I4 I5 I6 I7 S

&& ≥1

&≥1

&≥1

&

11

1

1 1 1 1

1 1 1

1 1

SIIIIIIIIIIY

SIIIIIIIIY

SIIIIY

76564364210

765435421

76542

锁在高电平所有输出均被封

编码器才能正常工作为选通端，电路。

组成控制和、

1

0321

S

SS

GGG

”但无编码输入“表示电路工作时，而且

当输入都是高电平用于扩展编码功能。

01

76543210

S

s

YS

SIIIIIIIIY

”而且有编码输入“，这表示电路工作，则，且

个输入端有输入此式表明，只要任何一01

76543210

76543210

EX

EX

YS

SIIIIIIII

SSIIIIIIIIY




Y2 Y1 Y0 YS YEXI0 I1 I2 I3 I4 I5 I6 I7S

1 1 1 1 11 1 1 0 10 0 0 1 00 0 1 1 00 1 0 1 00 1 1 1 01 0 0 1 01 0 1 1 01 1 0 1 01 1 1 1 0

x x x x x x x x1 1 1 1 1 1 1 1x x x x x x x 0x x x x x x 0 1x x x x x 0 1 1x x x x 0 1 1 1x x x 0 1 1 1 1x x 0 1 1 1 1 1x 0 1 1 1 1 1 10 1 1 1 1 1 1 1

1000000000

输出输入74LS148 功能表

的状态加以区分和，用种出现作用有信号，其他输入不起，一旦优先级高的输入到优先级是

时，输入不起作用。

EXS YYYYY

II

S

1113

1

012

07




4. 译码码器电路分析译码器的逻辑功能与编码器相反，它是将具有特定含义的不同二进制代码辨别出来。例如，计算机中访问某个地址或者访问某个外设，首先是经过译码，找到被访问的设备和地址，然后再根据具体要求完成相应操作。两个输入量二进制译码电路

S S

B m0 B m0

A A m1 m1

m2 m2

m3 m3

&

&

&

&

1

1

&

&

&

&

1

1

1




标准译码器 74LS138 电路分析。 74LS138是 3--8译码器，电路如图所示。

G0

Y0

G1

Y1

S1 G2

S2 Y2

S3 GS G3

Y3

G4

Y4

G5

A0 Y5

G6

A1 Y6

G7

A2 Y7

&

&

&

&

&

&

&

1

1

1

1

&1

1&

1

70127

60126

50125

40124

30123

20122

10121

00120

mAAAY

mAAAY

mAAAY

mAAAY

mAAAY

mAAAY

mAAAY

mAAAY




1 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0

x x xx x x0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

x100000000

0x11111111

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A2 A1 A0S2+S3S1

输出输入3--8 译码器功能表

。输出端被封锁在高电平译码器被禁止，所有的正常工作状态。否则，处于输出为高电平，译码器时，，是附加控制端，当和、 sGSSSSSS 01 321321

形式输出。所指定的地址上以反码到“ ”送来的数据可以送那么作为地址输入端，），而将令“ ”作为数据输入端（如果把

0121

012321 0AAAS

AAASSS




74LS42是二 -- 十进制译码电路，即根据输入的二进制数，输出有十个不同状态分别代表 0~9十进制数。

01239

01238

01237

01236

01235

01234

01233

01232

01231

01230

AAAAY

AAAAY

AAAAY

AAAAY

AAAAY

AAAAY

AAAAY

AAAAY

AAAAY

AAAAY

Y0

Y1

A0

Y2

Y3

A1

Y4

Y5

A2

Y6

Y7

A3

Y8

Y9

&

&

&

&

&

&

&

&

1

1

1

1

1

1

1

1

&

&




1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1

1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

伪

码

0 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 0

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1

0123456789

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A0

输出输入序号

二 -- 十译码器 74LS42 功能表




七段字符显示器与七段显示译码器 a a

f f b b g g

e e c c

d d

(a) 共阳极 7 段数码管结构 (b) 共阴极 7 段数码管结构

UCC

R

a b c d e f g

七段字形译码器

字符显示驱动电路




七段显示译码器有输出低电平的译码器（ 7447 、 74LS47 、 74LS247 ）和输出高电平的译码器（ 7448、 74LS48、74LS248 ）。

012123

0112023

012

012012012

01223

01201213

02130123

AAAAAAY

AAAAAAAY

AAAY

AAAAAAAAAY

AAAAAY

AAAAAAAAY

AAAAAAAAY

g

f

e

d

c

b

a

下面以7448

电路为例说明。

Ya Yb Yc Yd Ye Yf Yg

G13 G14 G15 G16 G17 G18 G19

G3 A’0 G9 A’1 G10 A’2 G11 A’3 G12

G4

G5 G6 G7 G8

G1 G2

RBI LT BI/RBO A0 A1 A2 A3

&&&&

&&&&

1

11

≥1&

≥1&

≥1&

≥1&

≥1&

≥1&

≥1&

&

灭灯输入灯测试输入0

0

RBI

LT




0 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0

1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1

101112131415

1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 1

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1

0123456789

字形Ya Yb Yc Yd Ye Yf YgA3 A2 A1 A0

输出输入数字

BCD-- 七段显示译码器功能表




用一片 74LS48 和一片 74LS138 实现八位数码管的八位十进制数显示。

多数码管动态显示控制方法多数码管动态显示控制方法

A B C D

S0S1S2

显示数据

位选信号




第二节组合逻辑电路设计1. 组合逻辑电路设计的基本思想组合逻辑电路设计是根据某一具体逻辑问题或某一逻辑功能要求，得到实现该逻辑问题或逻辑功能的“最优”逻辑电路。所谓“最优”的逻辑设计，往往不能用一或几个简单指标来描述。在用小规模集成电路进行逻辑设计时，利用前面介绍的逻辑函数简化和变换等方法，追求的目标是最少逻辑门和最少的器件种类等，以达到最稳定、最经济的指标。这是数字电路逻辑设计的基础，是比较成熟和经典的设计方法，这一部分主要是以这一基本思想来讨论逻辑电路的设计问题。采用中、大规模集成电路，追求最少门数和器件种类将不再成为“最优”设计的指标，而转为追求集成块数的减少。 2. 组合逻辑电路的一般设计方法（ 1）根据实际逻辑问题的叙述，进行逻辑抽象。①根据事件的因果关系，确定输入变量和输出变量；②定义逻辑状态的含义；③列出真值表并写出逻辑表达式。




（ 2 ）根据选定的器件类型将逻辑函数转换和化简，写出与门电路相对应的最简逻辑函数表达式。（ 3 ）按简化逻辑函数表达式绘制逻辑电路图。（ 4 ）完成工艺设计，最后装配调试。组合逻辑电路设计中应注意的几个问题（ 1）输入变量的形式。既提供原变量又提供反变量，还是只有原变量。如果无反变量，尽管可以增加一个非门产生反变量，但是增加了组合电路级数，使传输时间增加。通常需要采取适当设计方法来节省器件，减少传输时间。（ 2 ）对组合逻辑电路信号传输时间的要求，即级数的要求（ 3 ）单输出函数还是多输出函数。设计时要求对总体电路进行简化，而不是对局部进行简化，即应考虑一个门电路能被多个函数所公用。（ 4 ）逻辑门输入端数的限制。可通过代数变换使之在满足芯片输入端的要求下芯片的数目最少。




例 1：用与非门设计一个三变量的“多数表决电路”。解：第一步，根据题意写出真值表

3. 组合逻辑电路设计举例

真值表A B C F

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

0

0

0

1

0

1

1

1

第二步，根据真值表写出函数最小项表达式。），，，（），，（ 7653mCBAF

第三步，化简逻辑函数表达式，并转换成适当形式。

AB

C 00 01 11 10

0 0 0 1 0

1 0 1 1 1

BCACABCBAF ），，（

由于要求用与非门实现，对该逻辑函数转换BCACABBCACABF

A

B F

C

&

&

&

&




例 2：设输入只有原变量，在不提供反变量的情况下，用三级与非门实现逻辑函数

），，，（），，（ 6543mCBAF

解：首先利用卡诺图将逻辑函数化简为最简“与或”表达式BCACABACBAF ），，（

A

B FC

&

&

&

&

1

1

1

&

&

&&

AB FC

若对逻辑代数进行变换ABCBCABCABCABCABCACBAF )(

经过变换后以后的逻辑函数实现的逻辑电路要比没有变换后的逻辑电路简单。往往这种方法对于只有原变量输入电路的简化是一种比较有效的方法。




一个乘积项由两部分组成：不带“非”号部分（头部）和带“非”号部分（尾部），如：

尾部头部

BCUVA

①将两个乘积项合并为一个乘积项

②寻找公因子，减少非号乘积项的头部可以根据需要插入尾部，乘积项的值不变。

VYUYVXUXBA

YVYUXVXUBA

YVUXVUBAYXVUBAYXBAVUBA

))()()((

))(()(

ABCCBABCABCBC )(




例 3：试用 74LS00 （二输入四与非门）实现下列函数

）（）（ 15,14,11,6,4,2,1,0,,, mDCBAF

10

11

01

00

10110100

1

11

11

111

CA D B解：利用卡诺图对原函数化简

ABDABCCBADAF

由于 74LS00只有两个输入端，所以要对上述的逻辑函数进行适当变换才能实现。对于三变量的乘积项可用提公因子法。

)()(

)()(

)()(

CDBCACBDA

CDBCACBDA

DBCBACBDAF

CB

A

D F

ACB

&

&

&

&

&

&

&

&




第三节组合逻辑电路中的竞争 -- 冒险现象1. 组合逻辑电路中的竞争 -- 冒险现象

竞争：对于两个输入信号同时向相反的逻辑电平跳变（一个从 1变为 0，另一个从 0变为 1）是竞争现象。冒险：在电路输出端可能产生尖峰脉冲的现象叫做冒险现象。逻辑冒险：在组合电路中，当某一个变量发生变化时，由于信号所经过的路径不同，使达到某个门的同一输入信号产生了时差，进而产生瞬时的尖峰脉冲。功能冒险：在组合电路的输入端，有几个变量同时发生变化时，由于信号传输快慢不同，在某个门的输入端必然有时间差，进而导致输出端产生瞬时尖峰脉冲。

A A A A F B 2 B FB tpd

1 F F t1 t2

(a)逻辑冒险电路及波形图 (b)功能冒险电路及波形图

≥1&

≥1




2. 竞争 -- 冒险现象的判断判断竞争 -- 冒险现象的方法有：代数法、卡诺图法、实验分析和计算机辅助分析方法。代数法就是利用逻辑函数表达式进行判断。方法是：若逻辑表达式中出现某个变量的原变量和反变量，则将其它变量的不同取值组合代入逻辑表达式，看是否出现

AAAA 和

若有则说明对应的逻辑电路可能产生冒险。例：组合逻辑电路的逻辑表达式为

ACBACAF

试判断逻辑电路是否可能产生限象。解：逻辑表达式中 A和 C 都出现了原变量和反变量，先考察变量A

AAFBC

AFBC

AFBCAFBC

11

10

0100

由式可知，当 B=C=1 时， A的变化可能使电路产生限象。同理可以判断变量 C，可知 C不会出现限象。




卡诺图法判断。方法是：作出逻辑函数的卡诺图，并画出卡诺圈，若某两个卡诺圈“相切”，则该电路可能存在冒险现象。例：已知组合逻辑电路的对应的逻辑表达式是：

CABCADAF

10

11

01

00

10110100

11

111

111

CA D B

计算机辅助分析法判断。方法是：通过一些工具软件模拟组合电路，并加入信号后，看是否出现竞争冒险现象，如 EDA 软件就可以完成此工作。实验分析法判断。方法是：根据逻辑表达式，在实验板上用集成片搭出电路，然后加入信号，通过示波器看是否出现冒险现象。




3. 竞争 -- 冒险现象的消除①接入滤波电容。由于尖峰脉冲很窄，在输出端接入很小电容就足以使尖峰脉冲的幅度削至门电路门限电压以下。优点是简单易行，缺点是增加输出波形上升时间和下降时间，并使波形变坏。

②引入选通脉冲。在电路输出达到稳定以后，通过选通脉冲将输出信号取出。

G3A Y3 Cf

G2B Y2

Cf G1

Y1

Cf

G0

P Y0

Cf

1

1

&

&

&

&

A

B

AB

P




A G1

B G2 G3 G4

Y

C

&

1& ≥1

③修改逻辑设计。主要是利用增加冗余项的方法消除竞争 -- 冒险。即在增加项不改变逻辑关系，下面通过例子说明。

BCCAABCAABF

&G4

第十三章组合逻辑电路分析与设计第一节组合逻辑电路的分析 13.1.1...

Documents

Transcript of 第十三章组合逻辑电路分析与设计第一节组合逻辑电路的分析 13.1.1...

第十三章 组合逻辑电路分析与设计 第一节 组合逻辑电路的分析 13.1.1...

Documents

Transcript of 第十三章 组合逻辑电路分析与设计 第一节 组合逻辑电路的分析 13.1.1...

第十三章组合逻辑电路分析与设计第一节组合逻辑电路的分析 13.1.1...

Transcript of 第十三章组合逻辑电路分析与设计第一节组合逻辑电路的分析 13.1.1...