第六单元 时序逻辑电路

6.1 概述 6.1 概述

6.2 寄存器6.2 寄存器

6.3 计数器6.3 计数器

退出退出

通过这一单元的学习，可以掌握的知识有：1 ．寄存器的类型；2 ．移位寄存器的应用；3 ．常用的计数器类型；4 ．任意进制计数器的实现。

学习内容

6.1 概述

组合电路

触发器电路

X1

X i

Z 1

Z j

Q 1

Q m

D 1

D m

……

……

输入信号 信号

输出

触发器触发器输入信号输出信号

CP

时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。

6 ． 1 ． 1 时序电路的基本特点和结构

时序电路的特点：（ 1 ）含有记忆元件（最常用的是触发器）。 （ 2 ）具有反馈通道。

一、分析时序逻辑电路的一般步骤

6.1.2 时序电路的一般分析方法

分析一个时序电路，就是要找出其逻辑功能。即要找出电路的状态和输出的状态在输入变量和时钟信号（ CP ）作用下的变化规律。

时序电路分析的一般步骤

确 认 电 路的 输 入 输出 变 量 ，判 断 同 步还 是 异 步电路

写驱动方程和时钟方程

把 驱 动 方 程代 入 触 发 器的 特 性 方 程， 从 而 求 出状 态 方 程 并写 出 输 出 方程。

求状态转换真值表，画状态转换图、时序图

用 文字 描述 逻辑 功能

二、同步时序逻辑电路的分析举例

例 6. 1 ：分析图 6.3 所示电路的逻辑功能。

解：该电路为同步时序逻辑电路，时钟方程可以不写。

（ 1 ）写出输出方程： n2

n1 QXQZ

XKJ 11 n122 XQKJ

（ 2 ）写出驱动方程：

&1

1K

1J

1K

1J

Z

2

CP

X

1Q

C1

Q

2FF

& C1

FF

逻辑图

（ 3 ）写出 JK 触发器的特性方程，然后将各驱动方程代入 JK 触发器的特性方程，得各触发器的次态方程：

（ 4 ）作状态转换表及状态图

n1

n1

n1

n11

n11

1n1 QXQXQXQKQJQ

nnnnnnnnn QXQQXQQXQQKQJQ 21212122221

2 )(

现 态 次 态 输 出Q2

n Q1

n Q2

n+1 Q1

n+1 Z

0 0 0 1

0 1

1 0

0

1 0

1 1

0

1 1 1 0 0 0

把 X=0 代入次态方程可得 Q 不变。

在 X=1 时， Q 才会变化，如下表：

1/1

Q

1/0

Q

1/0

1

01 10

2

00

11

X/Z

1/0

0/0

0/0

0/0

0/0

状态图

根据状态表或状态图， 可画出在 CP 脉冲作用下电路的时序图。

（ 4 ）画时序波形图。

1

2

X

CP

1 2 3 4 5 6

Q

Z

Q

（ 5 ）逻辑功能分析：

当 X=0 时不输出端不变。

该电路一共有 4 个状态 00 、 01 、 10 、11 。

当 X=1 时，按照加 1 规律从 00→01→10→ 11→ 00 循环变化，并每当转换为 11 状态（最大数）时，输出 Z

=1 。

所以该电路是一个可控的4 进制加法计数器。

6 ． 2 寄存器（ Reqister ） 寄存器用来暂时存放参与运算的数据和

运算结果。 寄存器存入数码的方式 有并行和串行两

种。 并行存取速度快，串行传送数据线少。 寄存器按功能分有数码寄存器、移位寄

存器。

6.2.1 数码寄存器

集成数码寄存器 74LSl75 ：

数码寄存器——存储二进制数码的时序电路组件，有单拍接收和双拍接收两种。 D 触发器常作为寄存位。

∧1D RC1

Q Q

R1D ∧C1

Q

RC1

1D ∧

1FF

Q 1 1Q

2FF

Q 2 2Q

3FF

Q 3 3Q

1

DD 32D 1 DR

C1R

0

1

0

1D ∧

Q

Q

FF0

D

Q

0 CP

74LS175 的功能 :RD 是异步清零控制端。

D0 ～ D3 是并行数据输入端， CP 为时钟脉冲端。Q0 ～ Q3 是并行数据输出端。

6.2.2 移位寄存器 移位寄存器——不但可以寄存数码，而且在移位脉冲作用

下，寄存器中的数码可根据需要向左或向右移动 1位。

（ 1 ）右移寄存器（ D 触发器组成的 4 位右移寄存器）右移寄存器的结构特点：左边触发器的输出端接右邻触发

器的输入端。

Q

RC1

1D

∧

1D

C1

∧

R

Q 1D

C1

∧

R

Q 1D Q

∧

RC1

Q 0Q 1 Q 2 Q 3

CPCR

ID

串行输入 串行输出

D 0 D 1 D 2

0FF 1FF 2FF 3FF

并 行 输 出

D 3

移位脉冲 输入数码 输 出

CP DI Q0 Q1 Q2 Q3

0 0 0 0 0

设移位寄存器的初始状态为 0000 ，串行输入数码 DI=1101 ，从高位到低位依次输入。其状态表如下：

串行输入 串行输出

并 行 输 出

Q

RC1

1D

∧

1D

C1

∧

R

Q 1D

C1

∧

R

Q 1D Q

∧R

C1

Q0Q1 Q2 Q3

CPCR

IDD0 D1 D2

0FF 1FF 2FF 3FFD3

11 1 0 0 0

1 1 0 012

03 0 1 1 0

14 1 0 1 1

在 4 个 CP 作用下，输入的 4 位串行数码 1101 全部存入了寄存器中。这种方式称为串行输入方式串行输入方式。

由于右移寄存器移位的方向为 DI→Q0→Q

1→Q2→Q3 ，所以又称上移寄存器。

右移寄存器的时序图：

61 92 73 5 84

CP

1D 1I 01

2

0

3

Q 1

Q

Q

Q

移位脉冲 输入数码 输 出CP DI Q0 Q1 Q2 Q3

01234

1101

0 0 0 01 0 0 01 1 0 00 1 1 01 0 1 1

0000 0001 0011 0110 1101 1010 0100 1000 0000Q3Q2 Q1Q0

74194 为四位双向移位寄存器。

Q0 和 Q3 分别是左移和右移时的串行输出端， Q0 、Q1 、 Q2 和 Q3 为并行输出端。

DSL 和 DSR 分别是左移和右移串行输入。 D0 、 D1 、 D2

和 D3 是并行输入端。

0Q 1Q

S

3D2D1D0D

2Q 3Q

74194

41 2 3 5 6 7

1516

D0 D1 D2 GND

Q3Q2Q1Vcc

74194

8

910111214 13

RD 3D

0SQ0

S

RD

CP

∧

SL

SR

0

1

SR SL

S 1CP

D D

DD

74194 的功能表

输 入 输 出工作模式清零 控 制 串行输入 时钟 并行输入

RD S1 S0 DSL DSR CP D0 D1 D2 D3 Q0 Q1 Q2 Q3

0 × × × × × × × × × 0 0 0 0 异步清零

1 0 0 × × × × × × × Q0n

Q1n

Q2n

Q3n 保 持

1

1

0 1

0 1

× 1

× 0

↑

↑

× × × ×

× × × ×

1 Q0n

Q1n

Q2n

0 Q0n

Q1n

Q2n

右 移

1

1

1 0

1 0

1 ×

0 ×

↑

↑

× × × ×

× × × ×

Q1n

Q2n

Q3n 1

Q1n

Q2n

Q3n 0

左 移

1 1 1 × × ↑ D0 D1 D2 D3 D0 D1 D2 D3并行置数

6． 2． 3 移位寄存器应用举例 1. 寄存器的扩展

下图是由两片 74LS194 连接而成的 8 位双向移位寄存器。

2. 环形脉冲分配器 （又称“环形计数器”或“节拍发生器”）

74LS194 构成环形计数器

计数器——用以统计输入脉冲 CP 个数的电路。

6 ． 3 计数器

计数器的分类：

（ 2 ）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。

（ 1 ）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。

（ 3 ）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。

电子钟

电子钟

电子钟

（ a ）外观图 （ b ） 内部结构图 6.10 某一型号电子表的外观和内部结构

6.3.1 2n 进制计数器

① 写驱动方程

3 位二进制同步加法计数器

QQKJ

QKJ

1KJ

n1

n022

n011

00

② 写输出方程

n0

n1

n2 QQQZ

③ 求出状态方程

Q⊕)Q(QQ QQQQQQ

Q⊕QQQQQQ

QQ

n2

n1

n0

n2

n1

n0

n2

n1

n0

1n2

n1

n0

n1

n

0n

1n0

1n1

n0

1n0

下降沿有效CP

1 ．同步 2n 进制计数器的构成原理

④ 列状态转换真值表

据上式可列出状态转换真值表见下表。

⑤ 总结逻辑功能

从计数器的转换图可知，该计数器是模八计数器。

3 位二进制计数器状态转换图

① 异步清零。74161 具有以下功能：

③ 计数。② 同步并行预置数。

RCO 为进位输出端。④ 保持。

0

1

1

1

1

RD

清零

×

0

1

1

1

LD

预置

× ×

× ×

0 ×

× 0

1 1

EP ET

使能

×

↑

×

×

↑

CP

时钟

× × × ×

d3 d2 d1 d0

× × × ×

× × × ×

× × × ×

D3 D2 D1 D0

预置数据输入

0 0 0 0

d3 d2 d1 d0

保 持保 持计 数

Q3 Q2 Q1 Q0

输出 工作模式

异步清零同步置数数据保持数据保持加法计数

74161 的功能表

41 2 3 5 6 7

1516

CP D0 D1 D2 GND

Q3Q2Q1Vcc

74161

8

910111214 13

RD 3D

DL

EP

ETQ0RCO

Q

CP

Q 0

Q

2

1

Q

3

LD

RD

D

D 0

D

2

1

D

3

EP

ET

RCO

12 13 14 15 0 1 20

清零异步 同步

置数 加法计数 保持

2 ．异步 2n 进制计数器

特点：（ 1 ）外部计数脉冲 CP 只作用于首级。

（ 1 ）各级触发器的翻转时间是有先后次序的。

6.3.2 二 - 十进制计数器（又称“十进制计数器”）

1. 同步二——十进制加法计数器

右图是同步可逆十进制计数器 192 的外引脚排列图。 192 是可预置的双时钟 8421BCD 码十进制加 / 减（可逆）计数器（即既能执行递加，又能执行递减的计数器）。 192 在TTL 系列中有 54/74192 、 54/74LS192 、 54/74F192 等以及 CMOS 系列中的 54/74HC192 、 54/74HCT192等。

下表是 192 的功能表。同步十进制可逆计数器 192 功能表

加法时钟CPU

减法时 钟 CPD

允许预置

复位 RD 动作

↑ 1 1 0 加 1 计数

↓ 1 1 0 不计数

1 ↑ 1 0 减 1 计数

1 ↓ 1 0 不计数

× × 0 0 异步预置数Q=D

× × × 1 异步清零 Q=0

DL

2 ．异步二 - 十进制加法计数器

74290 的功能：

① 异步清零。

③ 计数。

② 异步置数（置 9 ）。

复位输入 置位输入 时 钟 输 出 工作模式R0 （ 1 ） R0

（ 2 ）

R9 （ 1 ） R9 （ 2 ） CP Q3 Q2 Q1 Q0

1 11 1

0 ×× 0

××

0 0 0 0

0 0 0 0

异步清零

0 ×× 0

1 11 1

××

1 0 0 1

1 0 0 1

异步置数

0 ×0 ×× 0× 0

0 ×× 00 ×× 0

↓

↓

↓

↓

计 数计 数计 数计 数

加法计数

41 2 3 5 6 7

891011121314

GND

Vcc

74LS290

9(1) NC 9(2) NC

0(1)0(2) 2 1 Q3Q0

Q1Q2

CPCPR R

R R

6.3.3 N 进制计数器N 进制计数器：利用现有的 M 进制计数器

连接可获得。1. 当 M=N 时，直接采用现有的 M 进制计

数器；2. 当 M>N 时，用一片 M 进制计数器反馈

实现；3. 当 M<N 时，用多片 M 进制计数器串接

级联加反馈实现。

方法：利用清零端和预置数端。

在计数循环到某一值时，利用门电路检测输出端 Q ，一旦 Q 出现某一预定状态，，就输出触发信号到清零端和预置数端，强制计数循环从 0 或其他数开始循环计数。从而实现任意非固定的计数进制。

1 反馈法实现 N<M 进制计数器

（ 1 ）异步清零法

清零端的作用：当这一端子有效时，会使所有输出端的状态为 0 。

异步清零端：只有该端子一出现有效电平，输出端即为全 0 ，不需要触发脉冲配合，为“一触即发”型。

—— 适用于具有异步清零端的集成计数器。

1

Q 2

EP

D2CP

ET

Q

计数脉冲DR

1

RCO

0Q

QQ

∧

1

D

Q

LD

74161

23

1

1 0

D3 D 0

QQ3

1

例：用集成计数器 74161 和与非门组成的 8 进制 (0~7) 计数器。

EWB 仿真：利用清零端实现 8 进制计数器

1000

0000 0001 0010 0011

0111 0110 01000101

2 1 0Q QQ Q3

RD 异步清零，出现过渡态。

问题： 如果计数循环不从 0 开始，而是从 2或 3 开始该怎么办？如用 MP3 选歌时，只想听第 2 首到第 9 首的循环，计数器该怎么工作？

（ 2 ）同步预置数法

预置数端的作用：当这一端子有效时，会使 Q=D ，即把预先设置的数据输入到输出端。

同步预置数：要在脉冲上升沿上来时，端子才可能有效。

-适用于具有同步预置端的集成计数器

例：用集成计数器 74161 和与非门实现从 2-9 的 8 进制计数器。

0010 0011 0100 0101

1001 1000 01100111

Q3Q2Q1Q0

EWB 仿真：利用预置数端实现 8 进制计数器。

计数进制为3~10 ，应如何连线？

Q

DR ∧

ETEP74161

D

RCO

3

3 Q

D

2

1

1Q

L

0

1

0

Q

DCP

D D1

计数脉冲2

0 01

0

Q3Q2Q1Q0

&

&

启动脉冲

LD 同步清零。没有过渡态。

总结： 利用异步清零端或异步置数端，电路的

翻转是“一触即发”型，电路变化过程需要存在过渡态去形成触发信号强制清零或置数。利用同步清零端或同步置数端，由于所有电路变化都要在 CP 脉冲配合下进行的，可利用最后一种状态去形成触发信号在下一个脉冲来时再强制清零或置数，不需要过渡态。

2 、 N进制计数器的设计 M>N时，利用计数器的级联和反馈可以

构成任意进制计数器。 级联可获得大进制计数，如原有计数进

制M， 2块级联后可获得的最大进制数为M×M；即扩大了进制数。

反馈强制清零和置数可使进制数小于集成电路的最大进制。

例：用两片 4 位二进制加法计数器 74161 采用同步级联方式构成的 8 位二进制同步加法计数器，模为 16×16=256 。

3Q 2Q

ET

CP0D1D2D3D

RCO

1Q 0Q

74161(1)

∧

EP

RD DLD

1

3 D D

3

DCP

Q Q

0

∧

0

RCO 74161(2)

L

2

1

ET

Q

D

Q

R 2D

EP1

11

计数脉冲

清零脉冲

013 2Q Q Q Q457 6Q Q Q Q

1. 级联法扩展进制

问题：如何确定高位和低位？

2. 级联法和反馈法结合

例：用74161组成 24 进制计数器。

解：因为 N ＝ 24 ，而 74161 为模 16计数器，所以要用两片 74161 构成 .

(1)先将两芯片采用同步级联方式连接成100 进制计数器。问题： 161 中 16 进制讲数器，而 24 进制对应于低位是 10 进制计数，即时，无法利用 RCO 端，进位信息如何传递？ (2) 用异步清零法实现 24 进制计数器。

利用置位端构成十进制

1001 即到 [9]D 时置数端有效，等下一个脉冲到来时把 0000

输入，即计数循环为 [10]D

0010 ， 0100 即计数到 [24]D

时马上强制清零，又从 0 开始，即计数循环为 [0]D~[23]D

利用清零端实现 24 进

制

EWB 仿真： 161 构成 24 进制计数器

3Q 2Q

ET

CP0D1D2D3D

RCO

1Q 0Q

74161(1) 低位

∧

EP

RD DLD

1

3 D D

3

DCP

Q Q

0

∧

0

RCO74161(2) 高位

L

2

1

ET

Q

D

Q

R 2D

EP1

1

计数脉冲

清零脉冲

013 2Q Q Q Q457 6Q Q Q Q

&

&

&

G1

G2

G3

数字电路的时计数、译码、显示电路

小结（级联的多种形式）

1. 级联可以利用集成计数器的进位 / 借位端。

2. 级联可以利用集成电路的输出端去控制前一级电路的使能端，实现后级一个计数循环前级才计数一次。

3. 用计数器的输出信号 Q3 、 Q2 、 Q1 、 Q0产生一个进位 / 借位给前一级当计数脉冲，实现级联。

想一想： 1. 用置数法和清零法在实现何种计

数循环时比较有优势？如果 4 位 2进制计数值想从 0011 至 1001 ，最好选用哪一种方法？

2. 用 MP3 ， CD机听歌时，进行选曲和循环播放的原因可能是什么？

6． 3． 4 计数器应用举例

1. 测量脉冲信号的频率

测量脉冲频率的框图

测量原理示意图

标准脉冲的获得：

2 ．多次分频计数电路的运用 12 位的计数器 4040 有 Q0~Q11 位输出端，其分频值分别为 20 ， 21 ， 22 ，…， 211 ，输出端 Q11Q10

Q9Q8Q7Q6Q5Q4Q3Q2Q1 在计数脉冲的控制下，可实现二进制递加数从 00000000000→00000000001→00000000010→……→11111111111→00000000000的循环。下图是 4040管脚图。

3 ．组成序列信号发生器 序列信号是在时钟脉冲作用下产生的一串周期性的二进制信号。

（ 1 ）输入端 Q 作为逻辑门电路的输入

右图是用 74161 及门电路构成的序列信号发生器。其中 74161 与 G1 构成了一个模 5 计数器，利用门电路得到 Z= 20 QQ

3Q 2Q

ET

CP0D1D2D3D

RCO

1Q 0Q

74161

∧

EP

RD DL

1

1

&Z

CP

&1

G1G2

G3Q 0Q12 QQ3

例 6 ． 5 试用计数器 74161 和数据选择器设计一个 01100011 序列发生器。 解：由于序列长度 P=8 ，故将 74161 构成模 8 计数器，并选用数据选择器 74151产生所需序列，从而得电路如图 6.28所示。

1

12 DD

0

R

ET

D

EP

D LCP

Q Q3

174161

3

Q

D

1

∧

RCO

2 Q

D 0CP

1

D

Z

2D

74151

D6

DD DG7 4

Y

3D 15 0D

Y

0A1A

2A

1 1 1 10 0 0 0

（ 2 ）计数器的输出作为顺序变化的地址数

计数器和数据选择器组成序列信号发生器

4 ．组成脉冲分配器

0

74138

Y2

∧D D

1

Y 3

G

Y

1

ETQ

D

3

2AG A

CPR 2

7

A

Y

CP

Y

6 5

2A

Q

D

0

2

2B

0

3 0

0

0

Y

Q1

1

Y6

RCO

3

Q

4

EP

0

74161

1

Y

D

7Y

2

1

D

Y15Y Y

1

YY

G

L

YY4 1

1

CP

Q 0

Q 1

Q 2

0Y

1Y

2Y

3Y

4Y

5Y

6Y

7Y

5 ．数字测速系统

数字测速系统示意图及其工作波形

6.3.5 寄存器和计数器的综合应用

汽车在夜间行驶过程中，其尾灯的变化规律如下：正常行驶时，车后 6 只尾灯全部点亮；左转弯时，左边 3 只灯依次从右向左循环闪动，右边3 只灯熄灭；右转弯时，右边 3 只灯依次从左向右循环闪动，左边 3 只灯熄灭，当车辆停车时， 6 只灯一明一暗同时闪动。

汽车尾灯工作原理 ① 计数器 74192 的工作过程 : 模 3 计数器 ，则 Q1 ， Q0 的变化规律是

001001001这一长度 P=3 的序列信号 ②汽车正常行驶时 : L＝ 0 ， R=0 ，数据选择器 74138 的输

出， 74194(Ⅰ)的 QBQCQD 与 74194(Ⅱ)的 QBQCQD均为 111 ，故 6 只尾灯全亮。

③汽车左转弯时 : L=0 ， R＝ 1 ，移位寄存器 74194(Ⅱ)的 QAQBQC=000 ，

右灯 R1 ， R2 和 R3全部熄灭；而 74194(1)的 M1M0＝ 10 ，将进行左移操作。

④汽车右转弯时 : L＝ 1 ， R＝ 0 ， 74194(1)的 QBQCQD=000 ，左灯 L1 ， L

2 和 L3全部熄灭； 74194(Ⅱ)的 M1M0＝ 01 ，将进行右移操作。

⑤汽车暂停时 : L＝ l， R＝ 1 ， A， B， C 的数值完全由 74192 的 Q0 来

确定。当Q0＝ 0 时， 6 只尾灯同时点亮；而当Q0=l时， 6 只车灯同时熄火。交替进行

汽车尾灯工作原理

192 的工作波形

时序逻辑电路是数字电路系统中重要的组成部分，从逻辑功能上讲，时序逻辑电路种类很多，但其共同特点和一般的分析方法、表示方法是基本相同的。

时序逻辑电路区别于组合逻辑电路的基本特点是：在功能上，时序逻辑电路的输出不仅取决于当时的输入信号，而且还和电路的原来状态有关；在结构上，时序逻辑电路一般总含有记忆功能的存储电路—触发器。

时序电路通常可分为两大类：同步时序电路与异步时序电路。常见的时序电路有寄存器、计数器等。

本单元学习指导

本单元学习指导寄存器是用来存放二进制代码，按其功能可分

为数码寄存器和移位寄存器。数码寄存器电路简单只用来存放数码，具有接收数码、保持并清除原有数码等功能。一个多位数码寄存器可看作是多个触发器的并行使用。移位寄存器是一个同步时序电路，具有存放数码功能且还有移位数码的功能，即在 CP 作用下，能将其存放的数码依次左移或右移。

计数器的基本功能是可对输入计数脉冲 CP 进行加法或减法计数，也可用于分频、定时、运算和自控等。二进制计数器是构成各种计数器的基础应重点掌握；十进制计数器应用广泛，学习时应侧重理解 8421BCD 码计数器。

本单元学习指导

常用集成时序逻辑器件寄存器和计数器的产品很多，要正确使用和广泛应用这些器件，必须要学会借助有关器件手册和技术资料，弄清楚所用器件的逻辑功能，外接引脚功能以及逻辑关系。

实验六 移位寄存器的运用，七进制计数器、 60 进制计数器

一、实验目的

1. 熟悉集成计数器逻辑功能和各控制端作用。

2. 掌握计数器使用方法。

二、实验仪器及材料1. 双踪示波器。

2． 74LS194 移位寄存器 1 片

2. 74LS290 异步十进制计数器 2 片

3． 74LS160/161 十进制 /十六进制同步计数器 2 片

4． 74LS00 四 2 输入与非门 1 片

5 ． 74LS20 四输入双与非门 1 片

三、实验内容及步骤

1. 移位寄存器的运用

按图连接好电路，观察发光二极管的变化。另想一想，如果希望每一时刻有两只发光二极管发光，应如何设置 D3D2D1D0 。

2. 计数器 分别用 2 片 74LS161 计数器级连成七进制、

十二进制、二十四进制和六十进制计数器 （ 1 ）画出连线电路图，并把十进制计数、五

进制计数输出状态分别记录到实验表格中。

（ 2 ）按图接线，并将输出端接到数码显示器的相应输入端，用单脉冲作为输入脉冲验证设计是否正确，然后用 1Hz脉冲信号输入。

四、实验报告

1. 整理实验内容和各实验数据。

2. 画出实验内容 1 、 2所要求的电路图及波形图。

3. 说明每一个实验电路的工作原理。

五、想想做做

1．设计一个秒计数器。

2．设计一个篮球比赛计时器。

本单元结束返回本单元目录

退出