第第 16 16 章 触发器和时序逻辑电路章 触发器和时序逻辑电路 16.1 概　述了解触发器的基本特性和作用。了解触发器的类型和逻辑功能的描述方法。

一、触发器的基本特性和作用一、触发器的基本特性和作用 Flip - Flop ，简写为 FF ，又称双稳态触发器。

基本特性

(1) 有两个稳定状态 ( 简称稳态 ) ，正好用来表示逻辑 0 和 1 。(2) 在输入信号作用下，触发器的两个稳定状态可相互转换 ( 称为状态的翻转 ) 。输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。

一个触发器可存储 1 位二进制数码

触发器的作用

　　触发器有记忆功能，由它构成的电路在某时刻的输

出不仅取决于该时刻的输入，还与电路原来状态有关。

而门电路无记忆功能，由它构成的电路在某时刻的输

出完全取决于该时刻的输入，与电路原来状态无关；

触发器和门电路是构成数字电路的基本单元。

二、触发器的类型二、触发器的类型 根据逻辑功能不同分为

RS 触发器 D 触发器 JK 触发器 T 触发器

T 触发器

根据触发方式不同分为 电平触发器 边沿触发器 主从触发器

根据电路结构不同分为 基本 RS 触发

器 同步触发器 主从触发器 边沿触发器

三、触发器逻辑功能的描述方法 　　主要有特性表、特性方程、驱动表 ( 又称激励表 ) 、状态转换图和波形图 ( 又称时序图 ) 等。

一、基本一、基本 RS RS 触发触发器器 ( 一 ) 由与非门组成的基本 RS 触发器

1. 电路结构及逻辑符号

Q Q

SD RD

G1 G2

QQ

SD RD

S R

SD RD

Q Q

Q = 1 ， Q = 0 时，称为触发器的 1 状态，记为 Q = 1 ；Q = 0 ， Q = 1 时，称为触发器的 0 状态，记为 Q = 0 。

RDSD

置 0 端，也称复位端。 R 即 Reset

置 1 端，也称置位端。 S 即 Set

Basic Flip - Flop

信号输入端

互补输出端，正常工作时，它们的输出状态相反。

低电平有效

16.2 触发器的基本形式

工作原理工作原理Q Q

SD RD

G1 G2

11011000SDRD

功 能 说 明输 入QQ

输 出

2. 工作原理及逻辑功能

01

1

1 1

0 触发器被置 0

触发器置 010

2. 工作原理及逻辑功能 Q Q

SD RD

G1 G2

11011000SDRD

功 能 说 明输 入QQ

输 出

10

0

1 1

1 触发器被置 1

触发器置 010 触发器置 101

2. 工作原理及逻辑功能 Q Q

SD RD

G1 G2

11011000SDRD

功 能 说 明输 入QQ

输 出

11

触发器置 010 触发器置 101 触发器保持原状态不变不 变

& &

G1 门输出QSQ D

QQ 1

G2 门输出QRQ D

QQ 1

2. 工作原理及逻辑功能 Q Q

SD RD

G1 G2

输出状态不定 ( 禁用 )不 定

11011000SDRD

功 能 说 明输 入QQ

输 出

触发器置 010 触发器置 101 触发器保持原状态不变不 变

00

11　　输出既非 0 状态，也非 1 状态。当 RD

和 SD 同时由 0 变 1 时，输出状态可能为 0 ，也可能为 1 ，即输出状态不定。因此，这种情况禁用。

00

00

1 ×触发器状态不定0 ×

1010

10

0 触发器置 00

0101

10

1 触发器置 11

1111 00

11 触发器保持原状态不变

说 明Qn+1QnSDRD基本 RS 触发器

特性表的简化表示

Qn11101010

不定00Qn+1SDRD

与非门组成的基本 RS 触发器特性表

置 0 端 RD 和置 1 端 SD 低电平有效。

禁用 RD = SD = 0 。 称约束条件

注意

波形分析举例波形分析举例

解：

[ 例 ] 设下图中触发器初始状态为 0 ，试对应输入波形 画出 Q 和 Q 的波形。

Q

Q

SD

RD

S

R

SD

RD

保持初态为 0 ，故保持为 0 。

置

0保持

Q

Q

置

1

( 二 ) 基本 RS 触发器的两种形式

特性表 Qn11

101010

不定00Qn+1SDRD

不定11001110

Qn00Qn+1SDRD

QQ

SD RD

S R

QQ

SD RD

S R

逻

辑

符

号

置 0 、置 1 信号低电平有

效

置 0 、置 1 信号高电平有

效 注意

　　弄清输入信号是低电平有效还是高电平有效。

( 三 ) 基本 RS 触发器的优缺点

优点

缺点

电路简单，是构成各种触发器的基础。

1. 输出受输入信号直接控制，不能定时控制。

2. 有约束条件。

二、同步触发器二、同步触发器 Synchronous Flip - Flop

　　实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP 。

CP 即 Clock Pulse ，它是一串周期和脉宽一定的矩形脉冲。

　　具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。

同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。

(( 一一 )) 同步同步 RS RS 触发器触发器Q Q

G1 G2

S R

G3 G4

CP

Q3 Q4

( 一 ) 同步 RS 触发器

工作原理

★ CP = 0 时， G3 、 G4

被封锁，输入信号 R 、S

不起作用。基本 RS 触发

器的输入均为 1 ，触发器

状态保持不变。 ★ CP = 1 时， G3 、 G

4

解除封锁，将输入信号 R 和 S 取非后送至基

本 RS 触发器的输入端。

0

1 1

1

S R

1. 电路结构与工作原理 基本 RS 触发器

增加了由时钟 CP 控制的门 G3 、G4

Q Q

1S C11R

Q Q

G1 G2

S R

G3 G4

CP

Q3 Q4

不定110011 10Qn00

Qn+1SR

RS 功能

R 、 S 信号高电平有效

S

SD

R

RD

RDSD

2. 逻辑功能与逻辑符号

　　异步置 0 端 RD 和异步置 1 端 SD 不受 CP 控制。

　　实际应用中，常需要利用异步端预置触发器值( 置 0 或置 1) ，预置完毕后应使 RD = SD = 1 。

RD

CP

RQ

Q1SSC1CP

R 1RR

S

VCC

RD

S

解：

[ 例 ] 试对应输入波形画出下图中 Q 端波形。

原态未知

Q

VCC

RD

RD

3. 同步 RS 触发器的特性表与特性方程

00

00

1

0

1

0

1010

10

11

0101

10

00

1111 ×0

×1

Qn+1QnSR

特

性

表同步 RS 触发器 Qn+1 的卡诺

图

RSQn

0

1

00 01 11

10

× ×

1 1 1

特性方程nn QRSQ 1

RS = 0( 约束条件 )

RS 触发器功能也可用特性表与特性方程来描述。

　　特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。

(( 二二 )) 同步同步 D D 触发器触发器( 二 ) 同步 D 触发器

1. 电路结构、逻辑符号和逻辑功能

D

QQ

1S 1RC1

CP

QQ

1D

D

C1

CP

CP D Qn+1 说明1

01

01

置 0置 1

0 Qn 不变

同步 D 触发器功能表

称为 D 功能

特点： Qn+1 跟随 D 信号

解：

[ 例 ] 试对应输入波形画出下图中 Q 端波形 ( 设触发器 初始状态为 0) 。

QQ

1D

D

C1

CP

D

CP

Q

CP = 0 ，同步触发器状态不变

触发器初始状态为 0 CP = 1 ，同步 D 触

发器次态跟随 D 信号

同步触发器在 CP = 1 期间能发生多次翻转，这种现象称为空翻

2. D 触发器的特性表、特性方程、驱动表和状态转换图

由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。

用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。

它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。

0 00 11 01 1

D Qn Qn+1

特性方程 Qn+1 = D

0011

0101

0011

Qn+1QnD

D 触发器特性表

00

0011

11

D 触发器驱动表

0 00 11 01 1

0

01

1

无约束

Qn+1 在 D = 0 时就为 0 ，与 Qn 无关。

0 00 11 01 1

0 1

D = 1

D = 0

D = 0 D = 1

Qn+1 在 D = 1 时就为 1 ，与 Qn 无关。

2. D 触发器的特性表、特性方程、驱动表和状态转换图

同步 D 触发器状态转换图

(( 三三 )) 同步同步 JK JK 触发器触发器( 三 ) 同步 JK 触发器

QQ

1S 1RC1

CP 功能表

J K

电路结构 QQ

1J

J

C1

CP

1K

K

逻辑符号

1

说明Qn+1KJCP

称为 JK 功能，即 JK = 00 时保持； JK = 11 时翻转； J K 时 Qn+1 值与 J 相同。

不变Qn00置 0010

翻转11置 1101

不变Qn××0Qn

0 00 11 01 1

J K Qn Qn+1

特性表

特性方程

驱动表

0 ×

无约束条件

状态转换图

0 1J = 0K =×

10

01

11

11

11

01

00

11

00

01

11

00

00

K01

01

00

Qn+1QnJ

nnn QKQJQ 1＋

1 × × 1 × 0

0 0

0 1

1 1

0 1

1 0

1 11 0

0 0

J = 1K =×

J =×K = 0

J =×K = 1

解：

[ 例 ] 设触发器初始状态为 0 ，试对应输入波形画出 Q 端波形。

触发器初始状态为 0

J

CP

Q

Q1JJ

C1CP

K 1KK

Q

CP = 0 时，同步触发器状态不变。

CP = 1 时，触发器根据 J 、K 信号取值按照 JK 功能工作。

(四 ) 同步触发器的特点 同步触发器的触发方式为电平触发式

同步触发器的共同缺点是存在空翻

　　触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。

空翻可导致电路工作失控。

指时钟脉冲信号控制触发器工作的方式

CP = 1 期间翻转的称正电平触发式； CP = 0 期间翻转的称负电平触发式。

Master - Slave Flip - Flop

Edge - Triggered Flip - Flop

一、无空翻触发器的类型和工作特点一、无空翻触发器的类型和工作特点 　　工作特点： CP = 1 期间，主触发器接收输入信号； CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。 (详见链接) 这种触发方式称为主从触发式。

　　工作特点：只能在 CP 上升沿 ( 或下降沿 ) 时刻接收输入信号，因此，电路状态只能在 CP 上升沿 ( 或下降沿 ) 时刻翻转。　　这种触发方式称为边沿触发式。

无空翻触发器

主从触发器

边沿触发器

16.3 无空翻触发器

主从触发器和边沿触发器有何异同？

　　只能在 CP 边沿时刻翻转，因此都克服了

空翻，可靠性和抗干扰能力强，应用范围广。

相同处

　　电路结构和工作原理不同，因此电路功能

不同。为保证电路正常工作，要求主从 JK 触

发器的 J 和 K 信号在 CP = 1 期间保持不变；而

边沿触发器没有这种限制，其功能较完善，因

此应用更广。

相异处

单击此处将跳过刚才讲过的主从 RS 触发器内容

Q

从

Q

从

FF2

S R

FF1

CP

Q

主

Q

主

CP1S 1RC1

1S 1RC1 　　给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。

主从 RS 触发器电路、符号和工作原理主从 RS 触发器电路、符号和工作原理

QQ

1S

S

C1

CP

1R

R

表示时钟触发沿为下降沿

从触发器

主触发器

Q = Q 从

综上所述，主从触发器状态只能在 CP 时刻发生翻转，其它时刻则保

持不变 . 至于状态如何翻转， 则由 CP 之前最后的 输入信号 值决定。

Q

从

Q

从

FF2

S R

FF1

CP

Q

主

Q

主

CP1S 1RC1

1S 1RC1

主从 RS 触发器工作原理

★ CP = 1 期间，主触发器接受输入信号，从触发器被封锁，使主从 RS 触发器状态保持不变。

★ CP 到达时， CP = 0 ， CP = 1 。主触发器被封锁，并保持 CP 到达之前的状态不变。这时从触发器工作， S 从 = Q 主， R 从 = Q 主，因此 Q 主 = 0 时， Q 从置 0 ； Q 主 = 1 时， Q 从置

1 ，即 Q 从 = Q 主，从触发器翻转到与主触发器相同的状态。

1

工作

封锁

0

BACK

工作

封锁

1

0 ★ CP = 0 期间，主触发器被封锁，保

持 CP 到达之前的状态不变， Q 从

= Q 主， 因此，主从 RS 触发器状态保持不变。

Q = Q 从

无空翻触发器的学习重点是根据逻辑符号识别其功能，理解其应用。下面介绍常用无空翻触发器的符号及其应用注意事项。

二、常用无空翻触发器及其符号二、常用无空翻触发器及其符号

主从 RS 触发器

主从 JK 触发器

主从触发器

QQ

1J

J

C1

CP

1K

K

边沿触发器 TTL 维持阻塞 D 触发器 (通

常上升沿触发 )

TTL 边沿 JK

触发器 (通常下降沿触发 )

CMOS 边沿 D 触发器和边沿 JK 触发器 (通常上升沿

触发 )

QQ

1S

S

C1

CP

1R

R

QQ

C1

CP

1D

DCP 触发的边沿 D 触发器

C1

QQ

C1

CPD具有异步端的边沿 D 触发

器

1DS

SD

R

RD

R

RD

S

SD

执行 Qn+1 = D11↑11

在 CP 时刻00↑11Qn×111

保持不变Qn×011禁 用不定态××00异步置 11××01异步置 00××10说 明Qn+1DCPSDRD

异步端低电平有效的上升沿触发式 D 触发器功能

表

QQ

1J

J CP

1K

K

C1

CP 触发的边沿 JK 触发

器

C1

QQ

1J

J CP

1K

K

C1

CP 触发的边沿 JK 触发

器

C1

具有异步端的边沿 JK 触发

器

QQ

1J

J CP

1K

K

RSC1

RDSD

QQ

1J

J CP

1K

K

RSC1

RDSD

异步端低电平有效

异步端高电平有效

R

RD

R

RD

S

SD

S

SD

Qn11↓00101↓00010↓00

在 CP↓时刻执行 JK 功能

Qn00↓00Qn××100 保持不变Qn××000

禁用不定× ××11置 11×××10置 00×××01

说 明Qn+1KJCPSDRD

异步端高电平有效的下降沿触发式 JK 触发器功能表

注意

(1) 弄清时钟触发沿是上升沿还是下降沿？

(2) 弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？

(4) 边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿 ( 或下降沿 ) 成立。

(3) 异步端不受时钟 CP 控制，将直接实现置 0 或置 1 。触发器工作时，应保证异步端接非有效电平。

Q1

Q1

CP

D

C1

1D

(a)

(b)

SC1

R1D

CP

Q2

Q2

三、边沿触发器工作波形分析举例三、边沿触发器工作波形分析举例

解：

[ 例 ] 设触发器初态为 0 ，试对应输入波形画出 Q1 、 Q2 的波形。

D

CP

Q1

Q2

nQD 22

D 触发器特性方程为 Qn+1 = D

功能是翻转因此 nn QDQ 221

2

C1 1 0

触发器初态为 0

C1

　　该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。

J

CP

K

T

解：

[ 例 ] 设触发器初态为 1 ，试对应输入波形画出 Q1 、 Q2 的波形。触发器初态为 1

Q1

Q1

CP

J

C1

1J

(a)

(b)

S

C1

R1K

CP

Q2

Q2

K 1K

1JT

VCC

C11

1

0

0

1

0

0

1

S

VCC

R

C1CP1JT

1K

1 010

CP 之前 J 、K最后取值为 1

CP 之前 J 、K最后取值为 0

触发器初态为 1

Q1

Q2　　 T = 0 时， Qn+1 = Qn ； T = 1 时， Qn+1 = Qn 。这种功能称 T 功能，相应触发器称 T 触发器。

一、触发器的五种逻辑功能及其转换 一、触发器的五种逻辑功能及其转换 ( 一 ) 触发器五种逻辑功能的比较

无约束，但功能少

无约束，且功能强

令 J = K = T即可

令 J = K = 1即可

D 功能

1 0

Qn+1

10D

Qn+1 = D

T 功能

Qn

Qn

Qn+1

10T

nn QTQ 1

RS 功能

不定01 Qn

Qn+1

11011000SR

Qn+1 = S + RQn

RS = 0( 约束条件 )

JK 功能

Qn

10 Qn

Qn+1

11011000KJ

Qn+1 = JQn + KQn

T′ 功能(计数功能 )

只有 CP 输入端，无数据输入端。来一个 CP 翻转一次 Qn+1 = Qn

16.4 触发器的应用

( 二 ) 不同逻辑功能间的相互转换

1. JK D

2. JK T 、 T′

因此，令 J = K = D已有Qn+1 = JQn+ KQn

欲得 Qn+1 = D Q

QCPD

C11J

1K

Q

QC1

1J

1K Q

QCP1

C11J

1K

TCP

转换方法

转换方法

(1) 写出待求触发器和给定触发器的特性方程。

(3) 画出用给定触发器实现待求触发器的电路。

(2)比较上述特性方程，得出给定触发器中输入 信号的接法。

3. D JK

已有 Qn+1 = D欲得Qn+1 = JQn + KQn

因此，令

nn QKQJ

nn QKQJD

4. D T

5. D T′

已有 Qn+1 = D 欲得Qn+1 = nQT

已有 Qn+1 = D欲得 Qn+1 = Qn

因此，令 D = Qn

nQT 因此，令 D =

Q

Q

CP C1

1D

Q

Q

CP C1

1DT

Q

Q

CP

J

C1

1DK

二、触发器的应用与分析举例 二、触发器的应用与分析举例 ★ 触发器由门电路构成，因此，门电路的应用注意事项在这里多适用。例如， TTL 触发器的输入端悬空相当于输入高电平，而 CMOS 触发器的输入端不允许悬空。

应用注意 ★ 实际工作中，应根据需要选定触发器的功能

和触发方式。例如：同步触发器通常只用于数据锁存，构成计数器、移位寄存器时一般要用边沿触发器。

Q2Q1

1D 1D

FF1 FF2

石英方波振荡器4MHz C1C1

CP

[ 例 ] 下图为分频器电路，设触发器初态为 0 ，试画出 Q1 、 Q2 的波形并求其频率。

CP解：

C1CP

fQ1 = fCP/2 = 2 MHz ， fQ2 = fCP/4 = 1 MHz

CP

Q1 0

Q2 0

Q1

C1

对 CP 二分频对 CP 四分频

两个 D 触发器均构成 CP 触发的计数触发器

1

01

0RD

SDQ

1JSD

C1CP1KR

S

RD CP

解：

[ 例 ] 试对应输入波形画出下图电路的输出波形。

C1CP

SD S

RRD

Q 1

Qn+1 = JQn + KQn = Qn · Qn+Qn · Qn = Qn

当异步端无信号时，触发器将在 CP 时翻转。

RD 和 SD 为非有效电平

16.5 16.5 寄存器寄存器寄存器用来暂时存放参与运算的数据和运算结果。

一个触发器可以存储 1位二进制信号；寄存 n位二进制数码，需要 n个触发器。

按功能分 数码寄存器移位寄存器

(并入并出 )(并入并出、并入串出、 串入并出、串入串出 )

分类：按存放数码的方式 并行

串行

一、 数码寄存器一、 数码寄存器功能：寄存数码和清除原有数码。采用基本触发器构成的 4 位数码寄存器原理图如下：

Q

Q0

Q

Q1

Q

Q3

Q

Q2

DR清零指令

取出指令FF3 FF0FF1FF2

DSDSDSDS DRDRDR

&& & &

& & & &

1 1 1 1

D3 D2 D0D1

G1G2G3G4

G5G6G7G8

寄存指令

注意：工作之初要先清零

用构成的 4 位数码寄存器，原理图如下：

Q

Q3

Q

Q2

Q

Q0

Q

Q1

取出脉冲

D0

&& & &

1 1 1 1

. ..

D1D2 D3

1DC1

1DC1

1DC1

1DC1

.. . 寄存脉冲

移位寄存器不仅有存放数码的功能，而且有移位功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。

CP

清零

移位脉冲

D

数码输入 Q

Q

1J

DR

FF0

1KC1

DSQ

Q

1J

DR

FF1

1KC1

Q

Q

1J

DR

FF2

1KC1

Q

Q

1J

DR

FF3

1KC1

DS DS DS

1

DR

& & & &并行输出脉冲

并行数码输出 移位数码输出

Q3Q2Q0 Q1

二、二、 移位寄存器 移位寄存器

FF0 接成 D 触发器，数码由 D 端输入。设寄存的二进制为 1011 ，按移位脉冲（即时钟脉冲）从高位到低位依次串行送到 D 端；

上图是由 JK 触发器组成的四位移位寄存器。

移位寄存器的状态表

清 零 右移一位右移二位右移三位右移四位

0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 1 1 0 1 1

0 1 2 3 4

Q3 Q2 Q1 Q0

移位过程 寄存器中的数码 移位脉 冲数

工作之前要先清零，经过四个时钟脉冲，数码依此存入各触发器。移位寄存器的状态表如右图所示：

16.6 16.6 二进制计数器二进制计数器

CP

清零

Q

Q

1JFF0

1KC1

DSQ

Q

1JFF1

1KC1

Q

Q

1JFF2

1KC1

Q

Q

1JFF3

1KC1

DS DS DS

DR

Q3Q2Q0 Q1

计数脉冲

二进制计数器分为：同步二进制计数器和异步二进制计数器。

由主从型 JK 触发器构成的 4位二进制计数器如下：

工作原理：(1) 每来一个时钟脉冲 ,最低位触发器翻转一次 ;(2) 高位触发器是在相邻的低位触发器的输出端从

0 1 2 3 4 5 6 7 8

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0

0 1 2 3 4 5 6 7 8

Q3 Q2 Q1 Q0

十进制数

二进制数 计数 脉冲数

0

0 0 0 0 16

9 10 11 12 13 14 15

1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

9 10 11 12 13 14 15

Q3 Q2 Q1 Q0

十进制数

二进制数 计数 脉冲数

1 变为 0进位时翻转。计数脉冲个数与各触发器输出状态及十进制数之间

的关系如下表 :

CP1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

Q1

Q0

Q2

Q3

工作波形如下：

将驱动方程代入相应触发器的特性方程中所得到的方程

16.7 16.7 同步时序逻辑电路的分析方法 同步时序逻辑电路的分析方法 基本步骤：

1. 根据给定的电路，写出它的输出方程和驱动方程，并求 状态方程。

时序电路的输出逻辑表达式。

各触发器输入信号的逻辑表达式。 2. 列状态转换真值表。

简称状态转换表，是反映电路状态转换的规律与条件的表格。 　　方法：将电路现态的各种取值代入状态方程和输出方程进行计算，求出相应的次态和输出，从而列出状态转换表。 如现态起始值已给定，则从给定值开始计算。如没有给定，则可设定一个现态起始值依次进行计算。

3. 分析逻辑功能。

根据状态转换真值表来说明电路逻辑功能。 4. 画状态转换图和时序图。

　　用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件，从而得到的状态转换示意图。在时钟脉冲 CP 作用下，各触发器状态变化的波形图。

C11J

1KR

C11J

1KR

C11J

1KR

FF0 FF1 FF2Q0 Q1 Q2

Q2

Y

CPRD

1

[ 例 ] 试分析图示电路的逻辑功能，并画出状态转换图　　 和时序图。

解：这是时钟 CP 下降沿触发的同步时序电路，

CP

C1 C1 C1

分析时不必考虑时钟信号。

RD

R R R

　　电路工作前加负脉冲清零；工作时应置 RD = 1 。

分析如下：

分析举例分析举例

C11J

1KR

C11J

1KR

C11J

1KR

FF0 FF1 FF2Q0 Q1 Q2

Q2

Y

CPRD

1Q2

n

Y = Q2n Q0

n

1J

1K

Q0n

&

&

Q2n

1JQ1n

1K

&

Q0n

J2 = Q1n Q0

n ，

J0 = K0 = 1

J1 = K1 = Q2n Q0

n

K2 = Q0n

1J

1K

1

1. 写方程式

(1) 输出方程

(2) 驱动方程

Q0n

代入 J2 = Q1n Q0

n ， K2 = Q0n

Q0n+1 = J0 Q0

n + K0 Q0n = 1 Q0

n + 1 Q0n = Q0

n

Q1n+1 = J1 Q1

n + K1 Q1n = Q2

n Q0n nQ1

Q2n+1 = J2 Q2

n + K2 Q2n = Q1

n Q0n Q2

n + Q0n Q2

n

J0 K0

J1 K1

J2 K2

(3) 状态方程 代入 J0 = K0 = 1

代入 J1 = K1 = Q2n Q0

n

2. 列状态转换真值表 设电路初始状态为 Q2 Q1 Q0 = 000 ，则

000 100 0YQ0

n+1Q1n+1Q2

n+1Q0nQ1

nQ2n

输出次 态现 态

将现态代入状态方程求次态：

Q0

n+1 = Q0n = 0 = 1

Q1n+1 = Q2

n Q0n Q1

n = 0 · 0 0 = 0 Q2

n+1 = Q1n Q0

n Q2n + Q0

n Q2n = 0 · 0 · 0 + 0 · 0 = 0

将现态代入输出方程求 YY = Q2

n Q0n = 0 · 0= 0

2. 列状态转换真值表 设电路初始状态为 Q2 Q1 Q0 = 000 ，则

将新状态作现态，再计算下一个次态。

YQ0n+1Q1

n+1Q2n+1Q0

nQ1nQ2

n

输出次 态现 态

000 100 0

Q0n+1 = Q0

n = 1 = 0 Q1

n+1 = Q2n Q0

n Q1n = 0 · 1 0 = 1

Q2n+1 = Q1

n Q0n Q2

n + Q0n Q2

n = 0 · 1 · 0 + 1 · 0 = 0

100 0010

Y = Q2n Q0

n = 0 · 1= 0

可见：电路在输入第 6 个脉冲 CP 时返回原来状态，同时在 Y 端输出一个进位脉冲下降沿。以后再输入脉冲，将重复上述过程。

　　该电路能对 CP 脉冲 进行六进制计数，并在 Y 端输出脉冲下降沿作为进位输出信号。故为六进制计数器。

依次类推

2. 列状态转换真值表 设电路初始状态为 Q2 Q1 Q0 = 000 ，则

3. 逻辑功能说明

YQ0n+1Q1

n+1Q2n+1Q0

nQ1nQ2

n

输出次 态现 态

000 100 0100 0010

1000101010100100011100110010

一直计算到状态进入循环为止

CP 脉冲也常称为计数脉冲。

　　圆圈内表示 Q2 Q1 Q0 的状态；箭头表示电路状态转换的方向；箭头上方的“ x / y ” 中， x 表示转换所需的输入变量取值， y 表示现态下的输出值。本例中没有输入变量，故 x 处空白。

4. 画状态转换图和时序图

000 001 010

YQ0n+1Q1

n+1Q2n+1Q0

nQ1nQ2

n

输出次 态现 态

000 100 0100 0010

1000101010100100011100110010

000 0100 0

Q2 Q1 Q0

x / y

/ 0 / 0011 100 101

/ 0 / 0 / 0

/ 1

4. 画状态转换图和时序图

000 001 010 011 100 101

Q2 Q1 Q0

x / y

/ 0 / 0 / 0 / 0 / 0

/ 1

CP 1 2 3 4 5 6

必须画出一个计数周期的波形。

1

0

0

Q0

Q1

Q2

0

0

0

0

1

0

Y

1

1

0

0

0

0

0

0

0