第 3 章　逻辑门电路

YANGTZE NORMAL UNIVERSITY

YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY

3.1 MOS 逻辑门电路3.2 TTL 逻辑门电路

*3.3 射极耦合逻辑门电路

3.6 逻辑门电路使用中的几个实际问题3.5 逻辑描述中的几个问题

*3.4 砷化镓逻辑门电路


教学基本要求

1 、了解半导体器件的开关特性。2 、掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、 OC 门的逻辑功能。

3 、学会逻辑电路逻辑功能分析。

4 、掌握逻辑门的主要参数及在应用中的接口问题。


实现基本逻辑运算和复合逻辑运算的单元电路。1 逻辑门电路：

2 逻辑门电路的分类：二极管门电路三极管门电路

TTL 门电路

MOS 门电路 PMOS 门CMOS 门

逻辑门电路

分立

集成NMOS 门

TTL-- 三极管 - 三极管HTL– 高阈值ECL– 射极耦合I2L– 集成注入

概述概述－构成数字逻辑电路的基本元件


3 高、低电平产生的原理 +5

V R

vo

S vI

当 S 闭合， vO=

当 S 断开， vO=

0 V

+ 5 V

( 低电平 )

( 高电平 )

理想的开关应具有两个工作状态：接通状态：

断开状态：

要求阻抗越小越好，相当于短路（导通）要求阻抗越大越好，相当于开路（截止）


iD

O

VBR

D

k 阴极阳极 a

Rc

VCC

VCC vCE

iC


3.1 MOS 逻辑门电路

3.1.4 CMOS 反相器3.1.5 CMOS 逻辑门电路3.1.6 CMOS 漏极开路门和三态输出门电路 3.1.7 CMOS 传输门 3.1.8 CMOS 逻辑门电路的技术参数

3.1.3 MOS 开关及其等效电路

3.1.1 数字集成电路简介 3.1.2 逻辑电路的一般特性

3.1.9 NMOS 门电路


3.1.1 数字集成电路简介大规模集成芯片集成度高，所以要求体积小，而 TTL 系列不可能做得很小，但 MOS 管的结构和制造工艺对高密度制作较之 TTL 相对容易。

与双极性电路比较， MOS 管的优点是功耗低，可达 0.01mw ，缺点是开关速度稍低。在大规模的集成电路中，主要采用的 CMOS 电路。

4000系列

4000B 系列

74HC系列

74HCT 系列


3.1.1 数字集成电路简介双极型数字集成电路： TTL 和 ECL 系列

74 系列

74H 系列

74L 系列

74S 系列

74LS 系列

74AS 和74ALS 系

列


3.1.2 逻辑电路的一般特性

1 、输入和输出的高，低电平


2. 噪声容限输入噪声容限 :

输入高电平的噪声容限为

VNH=VOH(min)–VIH(min)

1

驱动门

vo

1

负载门

vI

噪声

1 输出 1 输入

0 输入 0 输出

vo vI +VDD

0

VNH

VOH(min)

VIH(min)

VNL

VOL(max)

VIL(max)

+VDD

0

输入低电平的噪声容限为

VNL=VIL(max)–VOL(max)

当电路受到干扰时，在保证输出高、低电平基本不变的条件下，输入电平的允许波动范围。



3. 传输延迟时间



电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。

传输延迟时间

输入

同相

输出

反相

输出

50%

t PLH

50% 90 %

10 % tr

t PLH

90 %

50% 10%

tf

50%

t PLH

t PLH

90 %

50%

10 % tf

90 % 50%

10% tr

VOL

VOH

VOL

VOH

0V

VCC

平均传输延迟时间 tPd ＝

tPLH 为门电路输出由低电平转换到高电平所经历的时间 ;

tPHL 为由高电平转换到低电平所经历的时间。

(tPLH ＋ tPHL)/2

—— 表征门电路开关速度的参数


4. 功耗与延时功耗积静态功耗：动态功耗：

对于 TTL 门电路来说，静态功耗是主要的。

5 、延时功耗积 DP = tpdPD

指的是当电路没有状态转换时的功耗是在门的状态转换的瞬间的功耗。

是一综合性的指标，用 DP 表示，其单位为焦耳。DP 的值愈小，表明它的特性愈接于理想情况。



4. 扇入与扇出系数扇入数 : 取决于门的输入端的个数扇出数 : 带同类门的个数。有带灌电流负载和拉电流负载两种情况 :

负载门驱动门

0

VCC(5V)

Rb1 4kW

T1

IIL

T4

T3

Rc4

130W

D 当负载门的个数增加时，总的

灌电流 IIL 将增加 , 引起输出低电压 VOL 的升高。

NI

IOLOL

IL

( )

( )

驱动门负载门

带灌电流负载：输出低电平时。IIL

IOL

1 01 &3.1.2 逻辑电路的一般特性


4. 扇入与扇出系数扇入数 : 取决于门的输入端的个数扇出数 : 带同类门的个数。有带灌电流负载和拉电流负载两种情况 :

负载门驱动门

0

VCC(5V)

Rb1 4kW

T1

IIL

T4

T3

Rc4

130W

D 当负载门的个数增加时，总的

灌电流 IIL 将增加 , 引起输出低电压 VOL 的升高。

NI

IOLOL

IL

( )

( )

驱动门负载门

带灌电流负载：输出低电平时。IIL

IOL

1 01 &



1 & 4. 扇入与扇出系数扇入数 : 取决于门的输入端的个数扇出数 : 带同类门的个数。有带灌电流负载和拉电流负载两种情况 :

负载门驱动门

1

VCC(5V)

Rb1 4kW

T1

IIL

T4

T3

Rc4

130W

D

0 1

带拉电流负载：门输出高电平时

当负载门的个数增多时，必将

引起输出高电压的降低。

OHOH

IH

( )

( )

IN

I

驱动门负载门

IIH

IOH



例查得基本的 TTL 与非门 7410 的参数如下： IOL ＝ 16mA ，IIL ＝－ 1.6mA ， IOH ＝ 0.4mA ， IIH ＝ 0.04mA. 试计算其带同类门时的扇出数。解： (1) 低电平输出时的扇出数

OL

16mA10

1.6mAN

(2) 高电平输出时的扇出数

OH

0.4mA10

0.04mAN

若 NOL≠NOH ，则取较小的作为电路的扇出数。

例题：扇出数计算举例3.1.2 逻辑电路的一般特性


1 & 6. 扇入与扇出系数扇入数 : 取决于门的输入端的个数扇出数 : 带同类门的个数。有带灌电流负载和拉电流负载两种情况 :

负载门驱动门

1

VCC(5V)

Rb1 4kW

T1

IIL

T4

T3

Rc4

130W

D

0 1

带拉电流负载：门输出高电平时

当负载门的个数增多时，必将

引起输出高电压的降低。

OHOH

IH

( )

( )

IN

I

驱动门负载门

IIH

IOH



例查得基本的 TTL 与非门 7410 的参数如下： IOL ＝ 16mA ，IIL ＝－ 1.6mA ， IOH ＝ 0.4mA ， IIH ＝ 0.04mA. 试计算其带同类门时的扇出数。解： (1) 低电平输出时的扇出数

OL

16mA10

1.6mAN

(2) 高电平输出时的扇出数

OH

0.4mA10

0.04mAN

若 NOL≠NOH ，则取较小的作为电路的扇出数。

例题：扇出数计算举例3.1.2 逻辑电路的一般特性


1 、 MOS 管的开关作用

3.1.3 MOS 开关及其等效电路

当 vI<VT 时， MOS 管处于截止状态， iD=0 ，输出电压 vo=VDD ，此时器件不损耗功率

当 vI>VT 时，并且比较大 , 使得 vDS> vGS-VT 时 ,MOS 管处工作在饱和区，随着 vI↑, iD↑ ， vDS ↓,MOS 管最后工作在可变电阻区。当 vGS 一定是时， d,s 之间可近似等效为线性电阻。 vGS 越大，输出特性曲线越倾斜，等效电阻越小，此时 MOS 管可以看成一个受vGS控制的可变电阻。 vGS 的取值足够大时，使得 Rd远远小于 d,s

之间等效电阻时，电路输出为低电平。


2 、 MOS 管的开关特性3.1.3 MOS 开关及其等效电路


3.1.4 CMOS 反相器

1. CMOS 反相器的工作原理

2. CMOS 反相器的特点

3. CMOS 反相器的传输特性

4. CMOS 反相器的工作速度



VDD

TP

TN

vO vI V V VDD TN TP(＞ )


VDD

TP

TN

vO vI

当 vI = 0 V 时

VDD

OFFOFFON

DDHO R

RR

VV


VGSN =0 ＜ VTN TN 管截止；|VGSP|=VDD ＞ VTP

电路中电流近似为零（忽略 TN

的截止漏电流） ,VDD 主要降落在TN上，输出为高电平 VOH

TP 管导通。

≈VDD


VDD

TP

TN

vO vI

当 vI =VOH= VDD 时

ONOFFON

DDLO R

RR

VV

AL


VGSN =VDD > VTN TN 管导通；

|VGSP|= 0 < VTP TP 管截止。

此时， VDD 主要降在 TP 管上，输出为高电平 VOL :


2. CMOS 反相器的特点

VDD

TP

+

vSGP

vO vI + –

–

TN

iD

因而 CMOS 反相器的静态功耗极小（微瓦数量级）。

T1 和 T2只有一个是工作的，


3. CMOS 反相器的工作速度在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。

平均延迟时间： 10ns

小

小

YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY3.1.5 CMOS 逻辑门电路

1 、与非门

二输入“与非”门电路结构如图

每个输入端与一个 NMOS 管和一个PMOS 管的栅极相连

•当 A 和 B 为高电平时 :

1

两个并联的PMOS 管 T3 、T4

两个串联的NMOS T1 、

T2

通

通

止止

0

1

0

1 通

止

通

1

止

•当 A 和 B 有一个或一个以上为低电平时 :

电路输出高电平

输出低电平

电路实现“与非”逻辑功能

ABF


2. 或非门电路

T P2 B

A T N2

T N1

V DD

L 1

•当 A 、 B全为低电平时

3.1.5 CMOS 逻辑门电路

0

0

输出为高电平时


2. 或非门电路

•当输入端 A 、 B都为高电平时，

•当 A 、 B全为低电平时，

BAL


•当 A 、 B 中有一个为高电平时

T P2 B

A T N2

T N1

V DD

L

01

1

输出为高电平时

输出为低电平时

输出必为低电平时


3. 异或门电路

VDD

B

A

L=A Å B

X BABA

XBAL

BABA

A B

由或非门和与或非门组成

BAX AB同或门？


4. 输入、输出保护电路和缓冲电路



1 ） . 输入保护电路



2 ） CMOS 逻辑门的缓冲电路



1 、 CMOS 漏极开路门3.1.6 CMOS 漏极开路门和三态输出门电路


2 ）上拉电阻对 OD 门动态性能的影响

3.1.6 CMOS 漏极开路门和三态输出门电路


3 ）上拉电阻的计算



2 三态（ TSL ）输出门电路



2 三态（ TSL ）输出门电路3.1.6 CMOS 漏极开路门和三态输出门电路

YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY3.1.7 CMOS 传输门 1. CMOS 传输门电路 (TG)

C

TP

vO/vI vI/vO

+5V

–5V

TN

C

C

vO/vI vI/vO TG

C

是一种传输信号的可控开关，截止电阻 >107Ω ，导通电阻 < 几百Ω ，所以是一个理想的开关。

结构对称，其漏极和源极可互换，它们的开启电压 |VT|=2V 。

它广泛地用于采样保持电路、斩波电路、模数和数模转换电路等。

由互补的信号电压来控制，分别用 C 和 C 表示。


2 、 CMOS 传输门电路的工作原理设 TP 和 TN 的开启电压 |VT|=2V ，且输入模拟信号的变化范围为－ 5V 到 +5V 。

C

TP

vO/vI vI/vO +5V

–5V

TN

C

当 c 端接低电压 5V 时

5V

+5V

5V~+5V

开关断开

C

TP

vO/vI vI/vO +5V

–5V

TN

C

当 c 端接高电压 +5V

+5V

5V

I ＜ 3V

I>+3V－ 3V~+3V

一管导通程度愈深，另一管导通愈浅，导通电阻近似为一常数。


3. 1.8 CMOS 逻辑门电路的技术参数

系列参数

基本的CMOS

(4000/4000B 系列 )

高速CMOS

(74HC 系列 )

与 TTL 兼容的高速 MOS (74HCT 系

列 )

与 TTL 兼容的高速

BiCMOS (74BCT) 系

列tpd/ns

(CL=15p

F)

75 10 13 2.9

PD/mw 0.002 1.55 1.002 0.0003~7.5

DP/pJ 0.15 15.5 13.026 0.00087~22

CMOS 门电路的性能比较


3 、 NMOS 或非门

1 、 NMOS 反相器2 、 NMOS 与非门

3.1.9 NMOS 门电路


3.1.9 NMOS 逻辑门电路1 、 NMOS 反相器 ---饱和型负载管反相器

ViVo

T2

T1

+VDD

即： Vi 为高电平时， Vo 为低电平 Vi 为低电平时， Vo 为高电平

当输入电压为高电平时， T1 导通

当输入电压为低电平时， T1 截止T2还是导通

所以，是反相器

T1 为工作管， T2 为负载管

DDDSDS

DSO V

RR

RV

21

1

≤ 1V

Vo VDD － VT

3-10K

100-200K

（低电平）


3.1.9 NMOS 逻辑门电路2 、 NMOS 与非门

•当 A 、 B 中有一个或两个均为低电平时，T1 、 T2 有一个或两个都截止，输出为高电平 •只有 A 、 B全为高电平时， T1 、 T2均导通，输出为低电平

• T1 、 T2 为工作管， T3 为负载管

B

L

T3

T2

+VDD

A T1 L= AB


3.1.9 NMOS 逻辑门电路3 、 NMOS 或非门

• 当 A 、 B 中有一个为高电平时， T1 、 T2 有一个导通，输出 0 • A 、 B都为低电平时， T1 、 T2 均截止，输出为 1

即 L= A+B

• T1 、 T2 为工作管， T3 为负载管

• 因为 T1 、 T2 是并联的，要想增加输入端的个数时不会引起输出低电平的变化。这给制造多输入端的或非门带来方便。

L

+VDD

B

T3

T2A T1


3.2 TTL3.2 TTL 逻辑门电路逻辑门电路

3.2.7 改进型 TTL 门电路抗饱和 TTL 电路

3.2.2 基本的 BJT 反相器的动态性能

3.2.3 TTL 反相器的基本电路

3.2.1 BJT 的开关特性

3.2.4 TTL 逻辑门电路

3.2.5 集电极开路门和三态门电路

3.2.6 BiCMOS 门电路


3.2.1 BJT3.2.1 BJT 的开关特性的开关特性1. BJT 的开关作用

IB5 iC

IBS=IB4

IB3

IB2

IB1

A vCE

VCC

iB=0

VCES O

ICS

VCC /Rc C

IBS=VCC/Rc ICS= VCC/Rc CE ＝ VCES≈0.2V

V CC

R C

iC

T Rb

ib +

– v 1

-VB1

V CC

R C

iC

T Rb

ib +

– v 1

+VB1


截止状态

c

b

e

饱和状态

Vb=0.7v, Vc=0.3v

e

b

c

1. BJT 的开关作用3.2.1 BJT3.2.1 BJT 的开关特性的开关特性


ICS

CSI

iC ＝ ICS≈V

RCC

c

工作状态截止放大饱和

条件 iB≈0 0 < iB < iB >

工作特点

偏置情况发射结和集电结均为反偏

发射结正偏，集电结反偏

发射结和集电结均为正偏

集电极电流 iC ≈ 0 Ic ≈ iB

且不随 iB 增加而增加

管压降 VCEO ≈ VCC

VCE ＝ VCC －iCRc

VCES ≈ 0.2~0.3 V

c 、 e 间等效内阻

很大，约为数百千欧，相当于开关断开

可变很小，约为数百欧，相当于开关闭合

2. NPN 型 BJT 截止、放大、饱和三种工作状态的特点


v1 +VB2

– VB2

O t

iC

ICS

0.9ICS

0.1ICS O

tr ts t

tf td

3. BJT 的开关时间开通时间 ton= td+tr

td – 延迟时间 tr – 上升时间

关闭时间 toFF= ts+ tf

ts–存储时间 tf- 下降时间

开关时间随管子类型的不同而不同，一般为几十～几百纳秒。开关时间越短，开关速度越高。一般可用改进管子内部构造和外电路的方法来提高三极管的开关速度。


3.2.2 3.2.2 基本的基本的 BJTBJT 反相器的动态性能反相器的动态性能TTL 反相器的产生 :

若考虑基本反相器负载电容 CL

的影响，在反相器输出电压 O

由低向高过渡时，电路由 VCC

通过 Rc 对 CL充电。

vcc

Rc

T CL

反之，当 O 由高向低过渡时， CL又将通过

BJT放电。 CL 的充、放电过程均需经历一定的时间，必

然会增加输出电压 O 波形的上升时间和下降时间，导致基

本的 BJT 反相器的开关速度不高。故需寻求更为实用的TTL 电路结构。


1. TTL 反相器的基本电路

2. TTL 反相器的工作原理3. 采用输入级以提高工作速度 4. 采用推拉式输出级以提高开关速度

和带负载能力

3.2.3 TTL3.2.3 TTL 反相器的基本电路反相器的基本电路


1. TTL 反相器的基本电路

Rb1 4k W

Rc 2 1.6k W

Rc 4 130 W

T4

D T2 T1

+

–

vI

T3

+

–

vO 负载

Re2 1K W

VCC (5V)

输入级中间级输出级

3.2.3 TTL3.2.3 TTL 反相器反相器


2. TTL 反相器的工作原理（ 1 ）当输入为低电平

（ I = 0.2 V ）

0.9V

0.2V

O≈VCC － VBE4 － VD

＝ 5 － 0.7 － 0.7 =3.6V

I 低电平 (0.2V)

T1 深饱和

T2 截止

T3 截止

T4 放大

O 高电平（ 3.6V ）



2. TTL 反相器的工作原理

当输入为高电平（ I = 3.6 V ）

3.6V

4.3V 2.1V

1.4V 0.2V

I 全为高电平(3.6V)

T1 倒置放大

T2 饱和

T3 饱和

T4 截止

O 低电平 0.2V ）



3. 采用输入级以提高工作速度（ 1 ）当 TTL 反相器 I

由

3.6V 变 0.2V 的瞬间 0.9V

1.4V

• T1 管的变化先于 T2 、 T3 管的变化；•T1 管 Je正偏、 Jc 反偏， T1 工作在放大状态。

•T1 管射极电流 1 iB1 很快地从 T2 的基区抽走多余的存储电荷 ,从而加速了状态转换。



4. 采用推拉式输出级以提高开关速度和带负载能力

• 当输出为低电平时， T3处于深度饱和状态， T4截止， T3的集电极电流可以全部用来驱动负载。

• 输出为高电平时， T3 截止， T4

组成的电压跟随器的输出电阻很小，所以输出高电平稳定，带负载能力也较强。

3.6V

2.1V

1.4V 0.2V

0.9V

0.2V

3.6V


波形上升沿陡直。而当输出电压由高变低后， CL 很快放电，输出波形的上升沿和下降沿都很好。

• 输出端接有负载电容 CL 时，在输出由低到高跳变的瞬间， CL充电，其时间常数很小，使输出


1. TTL 与非门电路多发射极 BJT

A

B

&

BAL =

T1 e

e e

e

b

b

c

c

3.2.4 TTL3.2.4 TTL 逻辑门电路逻辑门电路


2. TTL 与非门电路的工作原理 • 任一输入端为低电平时 :

T1的发射结正向偏置而导通， T2截止。输出为高电平。

TTL 与非门各级工作状态

V CC (5V)

R c 4 130 W

R c2 1.6k W

R b 2 1.6k W

T 4

T 2

T 3

T 1 A

B

R e 2 1k W

D

I T1 T2 T3 T4 O

输入全为高电平 (3.6V)

倒置使用的放大状态

饱和饱和截止低电平（ 0.2V ）输入有低

电平 (0.2V)

深饱和截止截止放大高电平（ 3.6V ）

• 只有当全部输入端为高电平时： T1 将转入倒置放大状态， T2 和 T3

均饱和，输出为低电平。



2. TTL 或非门

R1A R1 R1B

R4

VCC

T1A

T2A

T 2B

B

D

T3

R3

T4

A

T1BL



R1A

R1

R1B

R4

VCC

A

T1A

T2A

T2B

T1B

B

D

L

T3

R3

T4

2. TTL 或非门工作原理

TTL 或非门的逻辑电路

若二输入端为低电平

0.9 v 0.2 v0.2 v0.9 v

3.6V



1. 集电极开路门 (Open Collector Gate)

vOH

vOL

X

3.2.5 3.2.5 集电极开路门集电极开路门 (OC(OC 门门 )) 和三态门电路和三态门电路


1. 集电极开路门

TTL 电路

TTL 电路

D

C

B

A T1

T2

VCC

RP

L

A

B

C

D

&

)()( CDABL =

V CC (5V)

Rc 4 130 W

R c2 1.6k W

Rb 2 1.6k W

T 4

T 2

T 3

T 1 A

B

Re 2 1k W

D

3.2.5 3.2.5 集电极开路门集电极开路门 (OC(OC 门门 )) 和三态门电和三态门电路路


集电极开路门上拉电阻 Rp 的计算

TTL 电路

TTL 电路

D

C

B

A T 1

T 2

VCC

L

R P 在极限情况，上拉电阻 Rp 具有限制电流的作用。以保证 IOL 不超过额定值 IOL(max) ，故必须合理选用 Rp 的值。

另一方面， Rp 的大小影响 OC 门的开关速度， Rp 的值愈大，因而开关速度愈慢

Rp(min)OL(max)

OL(max) IL(total)

CCV V

I I

CC IH(min)p(max)

IH(total)

V VR

I

3.2.5 3.2.5 集电极开路门集电极开路门(OC(OC 门门 )) 和三态门电路和三态门电路


集电极开路门上拉电阻 Rp的计算举例例 2.4.2 设 TTL与非门 74LS01(OC)驱动八个 74LS04(反相器 ) ，试确定一合适大小的上拉电阻 Rp，设 VCC ＝ 5V。

解：从器件手册查出得：VCC=5V， VOL(max)=0.4V， IOL(max)=8mA，

IIL= 400A ， VIH(min) =2V， IIH=20A 。 IIL(total)=400A×8=3.2

mA得 p(min)

5V 0.4V958

8mA 3.2mAR

VCC=5V ， IIH(total) =20A×8= 0.16mA。

p(min)

5V 2V18.75k

0.16mAR

Rp的值可在 985 至 18.75k, 之间选择 , 可选 1k 的电阻器为宜。所以


集电极开路门的缺点：• 由于 OC 门输出不是推拉式 (Totem) 结构，电路的上升延迟很大，这是因为： – T3退出饱和状态很慢； – 对输出负载电容的充电电流只能通过外接的

RL 来提供。因此，输出波形的上升沿时间很大。



2. 三态与非门 (TSL ) 三态钳位电路

R1 R2 R4

VCC

T4

L

T3 R3

T1

与非门

A

B

CS T5

T6

T7

R5 R66

VCC

D

3.6V

1.4V0.7V

当 CS= 1 时

CS数据输入端

输出端 LA B

1

0 0 1

0 1 1

1 0 1

1 1 0

0

三态与非门真值表 =AB



R1 R2 R4

VCC

T4

L

T3 R3

T1与非门

A

B

CS T5

T6

T7 R5 R66

VCC

D

当 CS= 0 时

0.2V 0.9V

低电平0.9V

开路

CS数据输入端

输出端 LA B

1

0 0 1

0 1 1

1 0 1

1 1 0

0 × × 高阻

3. 三态与非门 (TSL ) 三态与非门真值表

A

B

CS

& L

高电平使能=

=

高阻状态

与非功能

ZL

ABL

CS = 0

____

CS =1

3.2.5 3.2.5 集电极开路门集电极开路门(OC(OC 门门 )) 和三态门电和三态门电

路路


3.2.6 BiCMOS3.2.6 BiCMOS 门电路门电路

BiCMOSBiCMOS 门电路的特点在于采用双极型门电路的特点在于采用双极型 BJTBJT 管作管作为为 CMOSCMOS 电路的输出级。电路的输出级。输入级：MP 、 MN 、 M1 、 M2

输出级： T1 、 T2

VI 为高电平时， MN 、 M1 、 T2 导通 MP 、 M2 、 T1 截止输出为低电平VI 为低电平时， MP 、 M2 、 T1 导通 MN 、 M1 、 T2 截止输出为高电平


3.5 3.5 逻辑描述中的几个问题逻辑描述中的几个问题

3.5.1 正负逻辑问题

3.5.2 基本逻辑门电路的等效符号及其应用

YANGTZE NORMAL UNIVERSITYYANGTZE NORMAL UNIVERSITY3.5 .1 3.5 .1 正负逻辑问题

一、正负逻辑规定•在逻辑电路中，输入和输出一般都用电平来表示。若用 H和 L 分别表示高、低电平，则门电路的功能可用表 2.8.1 所示的电平表来描述。

A B L

L L H

L H H

H L H

H H L

A B L

0 0 1

0 1 1

1 1 1

1 1 0

A B L

1 1 0

1 0 0

0 1 0

0 0 1

正逻辑与非门负逻辑或非门

二、正负逻辑的等效变换与非或非，或，非非与


3.5 .2 3.5 .2 基本逻辑门电路的等效符号及其应用

1 、基本逻辑门电路的等效符号

2 、逻辑门等效符号的应用

3 、逻辑门等效符号强调低电平有效


3.6 逻辑门电路使用中的几个实际问题一、 TTL 与 CMOS 门电路之间的接口技术

1 、 TTL 驱动 CMOS--- 电平匹配问题

B

A

C

≥ 1≡

L

+3-18V +3-18V 10K

B

A &

TTL

+5V

≥ 1≡

…

…… 采用 0C

门


3.6 逻辑门电路使用中的几个实际问题一、 TTL 与 CMOS 门电路之间的接口技术

1 、 TTL 驱动 CMOS--- 电平匹配问题

B

A &

TTL

+5V

≥ 1≡

CMOS

+3-18V

采用专用电平移动器40109

VCC

VDD


3.6 逻辑门电路使用中的几个实际问题

≥ 1≡

CMOS

+3-18V

采用三极管反相器作接口

……

2 、 CMOS 驱动TTL

--- 增加驱动电流问题

B

A &

TTL

+5V


3.6 逻辑门电路使用中的几个实际问题2 、 CMOS 驱动TTL

--- 增加驱动电流问题

B

A &

TTL

+5V

≥ 1≡

CMOS

+3-18V

采用专用器件作接口

……

4049405040107210


3.6 逻辑门电路使用中的几个实际问题二、 TTL 与 CMOS 门电路外接负载问题

三、抗干扰措施自学

1 、多余输入端的处理措施2 、去耦合电容每个芯片加接 0.1μF电容滤除开关噪声，同时将10--100μF的电容与直流电源并联，滤除不需要的频率成分3 、接地及安装工艺

第 3 章　逻辑门电路

Documents

Transcript of 第 3 章　逻辑门电路

第 3 章 逻辑门电路

Documents

Transcript of 第 3 章 逻辑门电路

第 3 章　逻辑门电路

Transcript of 第 3 章　逻辑门电路