第五章时序逻辑电路

第五章时序逻辑电路第五章时序逻辑电路

第五章时序逻辑电路第五章时序逻辑电路• 5.1 概述• 5.2 5.2 触发器触发器• 5.3 5.3 时序逻辑电路的分析时序逻辑电路的分析• 5.4 常用时序逻辑电路常用时序逻辑电路• 5.5 时序逻辑电路的设计• 5.6 5.6 用用 PLDPLD 实现时序逻辑电路实现时序逻辑电路


5.1 5.1 概概述述一、时序电路的特点

1. 定义任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。2. 电路特点

(1) 与时间因素 (CP) 有关；(2) 含有记忆性的元件( 触发器 ) 。

组合逻辑电路

存储电路… …

……

x1

…xi

y1

…

yj

w1

wk

q1

ql

输

入

输

出



二、时序电路逻辑功能表示方法1. 逻辑表 0 达式(1) 输出方程

)](),([ )( nnn tQtXFtY

(3) 状态方程)](),([ )( 1 nnn tQtWHtQ

(2) 驱动方程)](),([ )( nnn tQtXGtW

2. 状态表、卡诺图、状态图和时序图

组合逻辑电路

存储电路

… ………

x1

…

xi

y1

…

yj

w1

wk

q1

ql

x1 y1

y2

J

K

Q1

Q2

x2

1J

1KC1

CP


三、时序逻辑电路分类1. 按逻辑功能划分：计数器、寄存器、读 / 写存储器、

顺序脉冲发生器等。2. 按时钟控制方式划分：同步时序电路触发器共用一个时钟 CP ，要更

新状态的触发器同时翻转。异步时序电路电路中所有触发器没有共用一个 CP 。3. 按输出信号的特性划分：

MooreMoore 型型

)]([ )( nn tQFtY

MealyMealy 型型

)](),([ )( nnn tQtXFtY

存储电路

Y(tn)输出

WQ

X(tn)输入

组合电路

CP

Y(tn)

输出CP

X(tn)

输入

存储电路

组合电路

组合电路


一、基本要求1. 有两个稳定的状态 (0 、 1) ，以表示存储内容；2. 能够接收、保存和输出信号。二、现态和次态1. 现态：触发器接收输入信号之前的状态。nQ

2. 次态：触发器接收输入信号之后的状态。1nQ

三、分类1. 按电路结构和工作特点：基本、同步、主从和边沿。2. 按逻辑功能分：RS 、 JK 、 D 和 T(T) 。3. 其他： TTL 和 CMOS ，分立和集成。

5.2 5.2 触发器触发器


G2

5.2.1 基本 RS 触发器一、电路及符号Q

G1

R

& &

S

Q QQ

RS

RS

QSQ QRQ

Q = 0

Q = 10 态 Q = 1

Q = 01 态

二、工作原理

1RSQ = Q

QQ “ 保持”

0,1 RS

1 0

0 1

Q = 0Q = 1

0 态

“ 置 0” 或“复位” (Reset)

1,0 RS0 1

1 0

Q = 1

Q = 01 态

“ 置 1” 或“置位” (Set)

0RS Q 和 Q 均为 UH

R 先撤消： 1 态S 先撤消： 0 态信号同时撤消：状态不定

( 随机 )


简化波形图状态翻转过程需要一定的延迟时间 ,如 1 0 ，延迟时间为 tPHL ； 0 1 ，延迟时间为 tPLH 。由于实际中翻转延迟时间相对于脉冲的宽度和周期很小，故可视为 0 。

Q

G1

R

& &

S

Q

设触发器初始状态为 0 ：S

RQ

Q

S

R

Q

Q

信号同时撤消 ,出现不确定状态

信号不同时撤消，状态确定


三、特性表和特性方程1. 特性表：

R S Qn Q n+1

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

011100

不用不用

2. 简化特性表

R S Q n+1

0 00 11 01 1

Q n 保持1 置 1

0 置 0不用不允许

3. 特性方程：RS

0

1

00 01 11 10nQQ n+1

0

1

1

1

0

0

Q n+1= S + RQ n

0RS 约束条件


[ 例 ]

S

R

Q

Q

R

S

Q

Q


四 . 由或非门组成 RS 触发器

1. 电路及符号QQ

SR

SR

G2

Q

G1

R S

Q

>1 >1

2. 工作原理0SR nnnn QQQQ 11 ,

1,0 SR 0,1 11 nn QQ

0,1 SR 1,0 11 nn QQ

1SR L11 UQQ nn 均为、

“ 保持”

“ 置 0”

“ 置 1”

“ 不允许”

若高电平同时撤消，则状态不定。


SR

Q

Q3. 特性表和特性方程

R S Q n+1

0 00 11 01 1

Q n 保持置 1置 0不许

10

不用

Q n+1= S + RQ n

0RS 约束条件

4. 基本 RS 触发器主要特点

1. 优点：结构简单，具有置 0 、置 1 、保持功能。

2. 问题：输入电平直接控制输出状态，使用不便，抗干扰能力差； R 、 S 之间有约束。

G2

Q

G1

R S

Q

>1 >1

波形图


五 . 集成基本触发器1.CMOS 集成基本触发器1). 由与非门组成： CC4044

&

&

1TGR

S

EN

ENQ

1 1EN EN

EN

三态 RS 锁存触发器特性表

R S EN Q n+1 注 0 Z 高阻态0 0 10 1 11 0 11 1 1

Q n 保持置 1 置 0不允许

10

不用

内含 4 个基本 RS 触发器2). 由或非门组成： CC4043( 略 )

+VCC

1R1SA

1SB2R2S3R3SA

3SB4R4S

1Q

2Q

3Q

4Q

12356

1011121415

4

7

9

13

Q1

Q2

Q3

Q4

8

16

742797427974LS27974LS279

R1

S11

S12

R2

S2

R3

S31

S32

R4

S4

––––––––––


2.TTL 集成基本触发器74279 、 74LS279

Q

R

& &

SQ

R

& &

S1 S2

+VCC

1R1SA

1SB2R2S3R3SA

3SB4R4S

1Q

2Q

3Q

4Q

12356

1011121415

4

7

9

13

Q1

Q2

Q3

Q4

8

16

742797427974LS27974LS279

R1

S11

S12

R2

S2

R3

S31

S32

R4

S4

––––––––––


同步触发器：触发器的工作状态不仅受输入端 (R 、 S)控制，而且还受时钟脉冲 (CP) 的控制。

CP (Clock Pulse): 等周期、等幅的脉冲串。

基本 RS 触发器：S — 直接置位端；R — 直接复位端。

( 不受 CP 控制 )

同步触发器：同步 RS 触发器

同步 D 触发器

5.2.2 5.2.2 钟控触发器钟控触发器5.2.2.1 同步 RS 触发器


一、电路组成及工作原理1. 电路及逻辑符号

Q

G1

R

& &

S

Q

G3

R

& &

S

G2

G4

CPCP 曾用符号

QQ

RS

RS CP

CP

国标符号

QQ

RS

RS CP

C1

2. 工作原理当 CP = 0 1RS

nn QQ 1 保持当 CP = 1 SSCPS 1

与基本 RS 触发器功能相同RRCPR 1


特性表：

CP R S Q n Q n+1 注 0 Q n 保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

011100

不用不用

保持

置 1

置 0

不许

特性方程 :nn QRSQ 1

约束条件0RSCP = 1 期间有效

二、主要特点1. 时钟电平控制

CP = 1 期间接受输入信号；CP = 0 期间输出保持不变。

（抗干扰能力有所增强）2. RS 之间有约束


5.2.2.2 同步 D 触发器一、电路组成及工作原理 Q

G1

R

& &

S

Q

G3

R

& &

S

G2

G4

CPCP1

DD

DRDS ,nn QRSQ 1

nDQD D

（ CP = 1 期间有效）简化电路：省掉反相器。

二、主要特点1. 时钟电平控制，无约束问题；2. CP = 1 时跟随。 )( 1 DQn

下降沿到来时锁存 )( 1 nn QQ


5.2.2.3 集成同步 D 触发器1. TTL ： 74LS375

CPCP

DD

Q

G1

Q

G3

R

& &

S

G2

G4

1

>1 >1

G5

R S

nn QRSQ 1 nDQD D

+VCC

74LS37574LS375

1D0

1LE1D1

2D0

2LE2D1

1Q0

1Q0

1Q1

1Q1

2Q0

2Q0

2Q1

2Q1

147

91215

2365

10111413

Q1

Q1

Q2

Q2

Q3

Q3

Q4

Q4

–

–

–

–

D1

CP1 、 2

D2

D3

CP3 、 4

D4

8

16


2. CMOS ： CC4042

C

DD

G1

Q

G3

G2

G4

1TG

C

Q

TG

C

1

1

1C

G5

G6

CPCP1 1 C

C

=1

POLPOL 0

CPCP

CPCP

CPCP

CPCP1

CPCP CPCP

CP = 0

保持

CP = 1

DD

CP = 1

DD

CP = 0

保持


+VCC

D0

D1

D2

D3

CPPOL

Q0

Q0

Q1

Q1

Q2

Q2

Q3

Q3

47

1314

56

329101211151

Q0

Q0

Q1

Q1

Q2

Q2

Q3

Q3

–

–

–

–

D0

D1

D2

D3

CPPOL

8

16

VSS

CCCC40424042

D CP POL Qn Qn+1 注 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 1

01010101

保持

接收

接收

保持

特性表

真值表 D CP POL Q 注 D 0 0 D 0 D 1 1 D 1

D锁存D

锁存

接收CP 上升沿锁存

接收CP 下降沿锁存


5.2.3 5.2.3 集成触发器集成触发器5.2.3.1 主从 RS 触发器一、电路组成及符号

QQ

S C1 R

CP

RS

RS

C1 1

QM QM

主主

从从

国标符号

QQ

1R1S

RS CP

C1

下降沿有效

延迟

二、工作原理1. 接收信号： CP = 1

主触发器接收输入信号nn QRSQ 1

M

0RS CP =1 期间有效2. 输出信号： CP = 0

主触发器保持不变；从触发器由 CP 下降沿到来之前的确定。nQM


波形图

MQ

Q

Q

QQ

S C1 R

CP

R S

RS

C1 1

QM QM


三、主要特点1. 主从控制，时钟脉冲触发。

主触发器接受输入信号1CP

从触发器按照主触发器的内容更新状态。

从触发器输出端的变化只能发生在 CP 的下降沿。

2. R 、 S 之间有约束。 CP 下降沿到来时，若 S = R = 0 ，则可能出现竞态现象。

CP

QQ

S C1 R

CP

R S

RS

C1 1

QM QM


四、异步输入端的作用

G7

CPCP

Q

R

& &

Q

G3& &

S

G2

G4

& &

& &

G6

G8

1

G1

G5

R 、 S — 同步输入端受时钟 CP 同步控制

SD RD

DD SR 、 — 异步输入端不受时钟 CP 控制

10

1

10

1

1 0

1

0

01

0

01

1

0 1

1

1直接置位端

直接复位端

异步置位端

异步复位端

国标符号SD S CP R RD

– –

QQ

SD1S 1RRD

C1

曾用符号

– –SD RD

S CP R

QQ

S RSD RD

Q Q


5.2.3.2 主从 JK 触发器 ( 解决 R 、 S 之间有约束的问题 )一、电路组成及工作原理

QQ

1S C1 1R

J CP K

RS

11S C1 1R

& &

QQ

1K1J

KJ CP

C1

国标符号

nQJS nKQR nn QRSQ 1 nnn QKQQJ

nnn QKQJQ 1特性方程：特性表：

J K Q n+1 功能0 0

0 1

1 01 1

Q n

01

Q n

保持置 0

置 1

翻转


二、集成电 JK 触发器 (7472)

1. 逻辑符号QQ

1K1J

SD J1 J2J3 CP K1 K2 K3RD

C1& &S R

– –

异步复位、置位端321 JJJJ

321 KKKK

2. 特性表

保持置 0置 1翻转

Q n

01

Qn

1 1 0 0

1 1 0 1 1 1 1 0 1 1 1 1

不允许异步置1异步置0

不用10

0 0

0 1

1 0

Qn+1 SD RD CP J K 注

输出输入


三、主要特点1. 主从控制脉冲触发，完善方便；2. 存在一次变化问题，抗干扰能力需提高。

QQ

1S C1 1R

J CP K

RS

11S C1 1R

& &

从从

主主

0 1

10

0

CP =1 期间，只有 J 端能输入 ,G8 被封锁，不论 K 为何值，R = 0 ，这将可能引起错误。例如：

CP J K S R QM Q Q

01110

0 0 1 0 0 1

0 0 1 0 0 0

00111

0 1 0 1 0 1 0 1 1 0输入变化了 2

次QM 只变化 1 次

一般情况下，要求主从 JK 触发器在 CP = 1 期间输入信号的取值应保持不变。


国标符号

5.2.3.3 边沿 D 触发器

一、电路组成及符号

QM QM

CPRS

QQ

S C1 R

R S C11

1

1

DD

从从

主主

QQ

CP

C11D

DD

S R

SD RD

画出异步端

二、工作原理nn QRSQ 1

DDQD n CP 下降沿时刻有效

国标符号曾用符号

SD RD

SD RD

CPS R

SD RD


二、集成边沿 D 触发器( 一 ) CMOS 边沿 D 触发器CC4013 (双 D 触发器 )

符号

QQ

CP

C11D

DD

引出端功能

Q1 Q1

VDD

SD1 CP1 SD2 CP2 D1 RD1 D2 RD2

Q2 Q2

VSS

6 5 3 4 8 9 11 10

1 2 13 12

14 7

特性表CP D RD SD Qn+1 注 0 0 0 1 0 0 0 0 0 1 1 0 1

1

01

Qn

10

不用

同步置 0同步置 1保持 (无

效 )异步置 1异步置 0不允许

CP 上升沿触发

S R

SD RD


( 二 ) TTL 边沿 D 触发器

7474 (双 D 触发器 )

符号引出端功能

特性表CP D RD SD Qn+1 注 0 1 1 1 1 1 1 1 0 1 1 0 1

1

01

Qn

01

不用

同步置 0同步置 1保持 (无

效 )异步置 0异步置 1不允许

Q1 Q1

VCC

SD1 CP1 SD2 CP2

D1 RD1 D2 RD2

Q2 Q2

地4 2 3 1 10 12 11 13

5 6 9 8

14 7

– – – –

– –

三、主要特点 ( 一 ) CP 的上升沿 (正边沿 ) 或下降沿 (负边沿 ) 触发； ( 二 ) 抗干扰能力极强； ( 三 ) 只有置 1 、置 0 功能。

Q Q

CP

C11D

DD

S R

SD RD


5.2.3.5 边沿 JK 触发器一、电路组成及符号二、工作原理

QM QM

CPRS

QQ

S C1 R

R S C11

1

1

DD>1

>1

&

JJ

KK

DQn 1

nn KQQJ

))(( nn QKQJ nn QKQJKJ

nnn QKQJQ 1

冗余项

国标符号

QQ

CP

C11J IK

JJ KK

QQ

CP

CP J K

JJ KK

曾用符号

CP 下降沿有效


二、集成边沿 JK 触发器( 一 ) CMOS 边沿 JK 触发器

CC4027

国标符号

曾用符号

QQ

CP

C1 1J IK

JJ KK

S R

SD RD

QQ

CP

CP J K

JJ KK

SD RD SD RD 引出端功能

Q1 Q1

VDD

J1 K1 SD2 CP2 RD2

SD1 CP1 RD1 J2 K2

Q2 Q2

VSS

7 6 3 5 4 9 10 13 1112

1 2 15 14

16 8


J K Qn RD SD CP Qn+1 注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0

01001110

保持

同步置 0

同步置 1

翻转 0 0 0 1 0 0

01

不变

0 1 1 0 1 1

10

不用

异步置 1异步置 0不允许

特性表


（二） TTL 边沿 JK 触发器• CP 下降沿触发• 异步复位端 RD 、异步置位端 SD 均为低电平有效

74LS112 (双 JK 触发器 )

三、主要特点

( 一 ) CP 的上升沿或下降沿触发；

( 二 ) 抗干扰能力极强，工作速度很高，在触发沿瞬间，按的规定更新状态；nnn QKQJQ 1

( 三 ) 功能齐全 ( 保持、置 1 、置 0 、翻转 ) ，使用方便。


四、波形图

设输出端初态为 0

Q

J = K = 0保持

J = K = 1翻转


5.2.4 5.2.4 集成集成触发器的参数5.2.4.1 静态特性

一、 CMOS 触发器由于 CMOS 触发器的输入、输出以 CMOS 反相器作为缓冲级，故特性与 CMOS 反相器相同，不赘述。

二、 TTL 触发器

与 TTL 反相器相同，不赘述。


5.2.4. 2 动态特性一、输入信号的建立时间和保持时间( 一 ) 建立时间 tset

指要求触发器输入信号先于 CP 信号的时间。

( 二 ) 保持时间 th

指保证触发器可靠翻转， CP 到来后输入信号需保持的时间。

边沿 D 触发器的 tset 和 th 均在 10 ns 左右。

CPCP

DDsett

ht

sett

ht

0 1 0 1 0 1

≥ ≥

≥ ≥


二、时钟触发器的传输延迟时间指从 CP 触发沿到达开始，到输出端 Q 、 Q 完成状态改变所经历的时间。

( 一 ) tPHL

为输出端由高电平变为低电平的传输延迟时间。TTL 边沿 D 触发器 7474 ， tPHL ≥ 40 ns 。( 二 ) tPLH

为输出端由低电平变为高电平的传输延迟时间。7474 ， ≤ 25 ns 。

三、时钟触发器的最高时钟频率 fmax

由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。 7474 ， fmax ≥ 15 MHz 。


5.2.5 5.2.5 各类各类触发器的关系5.2.5.1 时钟触发器功能分类一、 RS 型和 JK 型触发器( 一 ) RS 型触发器符号特性表

R S Q n+1 功能 0 0

0 1

1 0

1 1

Q n

1

0

不用

保持置 1

置 0

不许

特性方程nn QRSQ 1

0RS 约束条件

CP 下降沿时刻有效

QQ

CP

C11S IR

SS RR

延迟输出 ( 主从 )


( 二 ) JK 型触发器

符号特性表

J K Q n+1 功能 0 0

0 0

1 0

1 1

Q n

0

1

保持置 0

置 1

翻转

特性方程

nnn QKQJQ 1


QQ

CP

C11J IK

JJ KKQ n


( 一 ) D 型触发器

符号特性表特性方程

CP 上升沿时刻有效

QQ

CP

C11D

DD

D Q n+1 功能 0 0

1 1

置 0

置 1

DQn 1

二、 D 型、 T 型和 T 型触发器


( 二 ) T 型触发器

QQ

CP

C11T

TT

T Q n+1 功能 0 Q n

1 Q n

保持翻转

n

nnn

QTQTQTQ

1


( 三 ) T 型触发器

QQ

CP

C1

Q n Q n+1 功能 0 1 1 0

翻转

nn QQ 1



5.2.5.2 不同类型时钟触发器间的转换一、转换方法( 一 ) 转换要求

CPCP

已有触发器

转换逻辑

Q

Q

待求触发器

输入

( 二 ) 转换步骤：1. 写已有、待求触发器的特性方程；2. 将待求触发器的特性方程变换为与已有触发器一致；3. 比较两个的特性方程，求出转换逻辑；4. 画电路图。

已有集成触发器： D 、 JK


二、 JK D 、 T 、 T 、 RS

“JK” 的特性方程： nnn QKQJQ 1

( 一 ) JK D

“D” 的特性方程：DQn 1 nn DQQD

DKDJ ,

转换图转换图

Q

Q

CP

JJ

KK

1J

C1

IK

1D

( 二 ) JK T

“T” 的特性方程：nnn QTQTQ 1

TKJ Q

Q

CP

JJ

KK

1J

C1

IK

T


( 三 ) JK Tnnn QKQJQ 1

“T ” 的特性方程：nn QQ 1 nn QQ 11

1KJ

即： T = 1

转换图转换图Q

CP

JJ

KK

1J

C1

IK

1

Q

( 四 ) JK RS

若遵守约束条件，则RKSJ ,

Q

CP

SS

RR

1J

C1

IK Q


三、 D JK 、 T 、 T 、 RS

( 一 ) D JK

D ： DQn 1

JK ： nnn QKQJQ 1

nn QKQJD Q

Q

CP

JJ

KK

1D

C1

&

&1

>1

转换图转换图

( 二 ) D T

T ： nnn QTQTQ 1

nnn QTQTQTD Q

Q

CP

1D

C1

=1TT


( 三 ) D T

T ：

nQD

nn QQ 1

转换图转换图

Q

Q

CP

1D

C1

( 四 ) D RS

RS ： nn QRSQ 1

(RS = 0)

nQRSD Q

Q

CP

SS

RR

1D

C1 &1

>1


5.2.5.3 触发器逻辑功能表示方法

一、特性表、卡诺图、特性方程特性表、卡诺图、特性方程、状态图和时序图。

( 一 ) 特性表 ( 真值表 )

D Q n+1 功能 0 0 置 0

1 1 置 1

J K Q n Q n+1 功能 0 0 0 0

01 Q

n 保持 0 1 0 1

01 0 置 0

1 0 1 0

01 1 置 1

1 1 1 1

01 Q n 翻转


( 二 ) 卡诺图D 触发器：单变量的函数，其卡诺图无意义。

JK 触发器： nnn QKQJQ 1

1001

1100

Qn+1

Qn

J K

0

1

00 01 11 10

( 三 ) 特性方程

D 触发器： DQn 1

JK 触发器： nnn QKQJQ 1


二、状态图和时序图

( 一 ) 状态图

D 触发器： 0 1D = 0

D = 1

D = 1

D = 0

JK 触发器 : 0 1J = 0 K =

J = 1 ， K = J =

K= 0

J = ， K =

1


( 二 ) 时序图

D 触发器：

特点：表述了 CP 对输入和触发器状态在时间上的对应关系和控制或触发作用。

CP 上升沿触发

JK 触发器：CP 下降沿触发


5.2.5.4 触发器逻辑功能表示方法间的转换一、特性表卡诺图、特性方程、状态图和时序图

Qn+1

Qn

J K

0

1

00 01 11 10J K Q n+1 功能 0 0

Q n 保持

00 1 00 置 00

11 0 11 置 11

1 1 Q n 翻转

01

00

1

1

1

0

0 1 0 /

1 /

0 /

1 /

( 一 ) 特性表卡诺图、状态图

( 二 ) 特性表特性方程nnn QKQJQ 1

向时序图的转换 ( 略 )


二、状态图特性表、卡诺图、特性方程和时序图

0 1 0 /

1 /

0 /

1 /

00/ 01/

10 /11 /

00/ 10/

01 /11 /

J K Q n Q n+1

Qn+1

Qn

JK

0

1

00 01 11 10

0 00 0

01

01

01

0 1 0 1

0 1

00

00

1 0 1 0

01

11

11

1 1 1 1

01

10

10

1nQ KJQn JKQnKJQn KJQn

nnn QKQJQ 1


状态图时序图

[例 ] 已知 CP 、 J 、 K 波形，画输出波形。假设初始状态为 0 。

CP

JK

0 1 00/ 01/

10 /11 /

01 /11 /

00/ 10/

1

0

0

1

1

1

0

0

0

0

Q 0 1 0 0 1 1


5.3 5.3 时序逻辑电路的分析时序逻辑电路的分析1. 分析步骤

时序电路

时钟方程驱动方程

状态表状态图时序图

CP触发沿

特性方程

输出方程状态方程

计算


2. 分析举例写方程式写方程式

时钟方程CPCPCPCP 210

输出方程nnn QQQY 012(( 同步同步 ))

驱动方程nn QK,QJ 2020 nn QK,QJ 0101 nn QK,QJ 1212

状态方程特性方程

nnnnnn QQQQQQ 202021

0


1


2

((Moore Moore 型型 ))

[例 ][ 解 ]

1J

1KC1

0Q

0Q

1J

1KC1

1J

1KC1

1Q2Q

1Q 2Q

&

FF1FF0 FF2

CP

Y


nn QQ 21

0 nn QQ 01

1 nn QQ 11

2 nnn QQQY 012计算，列状态转换表计算，列状态转换表CP Q2 Q1 Q0 Y

0

1

2

3

4

5

0

1

2

0 0 0 10 0 1 10 1 1 11 1 1 11 1 0 1

01 0 0

0 1 0 11 0 1 10 1 0 1

画状态转换图画状态转换图

000 001/1

011/1

111/1

110/1

100/1

/0 有效状态和有效循环

010 101/1

/1无效状态和无效循环

能否自启动 ?能自启动：存在无效状态，但没有

形成循环。不能自启动：无效状态形成循环。


方法 2 利用卡诺图求状态图nn QQ 2

10 nn QQ 0

11 nn QQ 1

12

1100

1100

Q2n+1

Q2n

Q1nQ0

n

0

1

00 01 11 10

0110

0110

Q1n+1

Q2n

Q1nQ0

n

0

1

00 01 11 10

0000

1111

Q0n+1

Q2n

Q1nQ0

n

0

1

00 01 11 10

Q2n+1 Q1

n+1 Q0n+1

Q1nQ0

n

Q2n

0

1

00 01 11 10

001 011 111 101

000 010 110 100

000

001

011

111

110

100

010

101


画时序图画时序图

000 001/1

011/1

111/1

110/1

100/1

/0

1 2 3 4 5 6CP

CP 下降沿触发

Q2

Q1

Q0

0

0

0

0

0

1

0

1

1

1

1

1

1

1

0

1

0

0

0

0

0

Y


MealyMealy型型

[例 ]

时钟方程

CPCPCPCP

2

10

输出方程 nnQSQY 021 nnn QQQY 0122 驱动方程

100 KJnnn QKSQQJ 01201 ,

SQQKQQJ nnnn102012 ,

nnn QKQJQ 1

nn QQ 01

0

状态方程

nnnnnnnn QQQQQQQSQ 01012011

1

nnnnnnnn QQQQSQQQQ 02120121

2

[ 解 ]写方程式写方程式


nnnnnnnn QQQQSQQQQ 02120121

2

nnnnnnnn QQQQQQQSQ 01012011

1

nn QQ 01

0

1011

0100

Q2n+1

SQ2n

Q1nQ0

n

00 01 11 10

0100

1001

00

01

11

10

1010

1010

Q1n+1

SQ2n

Q1nQ0

n

00 01 11 10

1010

1000

00

01

11

10

1001

1001

Q0n+1

SQ2n

Q1nQ0

n

00 01 11 10

1001

1001

00

01

11

10

S = 0Q2

n+1 Q1n+1 Q0

n+1

Q1nQ0

n

Q2n

0

1

00 01 11 10001 010 100 011

101 110 000 111

S = 1Q1

nQ0n

Q2n

0

1

00 01 11 10

001 010 100 011

101 000 000 111


状态状态转换表转换表

输入现态次态输出S Q2

nQ1nQ0

n Q2n+1Q1

n+1Q0n+1 Y1Y2

0000000011111111

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

0 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 00 0 10 1 00 1 11 0 01 0 10 0 01 1 10 0 0

0 00 00 00 00 00 00 00 10 00 00 00 00 01 00 01 1

状态图状态图

000 001/00

010/00

011/00

100/00

101/00

1100/00

1110/00

0/01

1/10

110

1111/00

能自启动

012 QQQ

S/Y1Y2

1/11


000 001/00

010/00

011/00

100/00

101/00

1100/00

1110/00

0/01

1/10

110

1111/00

画时序图画时序图

当 S = 0 时，每 8 个 CP 一个循环；当 S =1 时，每 6 个 CP 一个循环。


[例 ] 异步时序电路

1DC1

0Q

0Q1DC1

1DC11Q

1Q

&

FF1FF0

FF2CP

&

2Q

2Q

[ 解 ]

时钟方程CPCPCP 20

01 QCP 驱动方程

状态方程

nn QQD 020 nQD 11

nnQQD 012 DQn 1

nnn QQQ 021

0 (CP 有效 )nn QQ 1

11 (Q0 有效 )

nnn QQQ 011

2 (CP 有效 )

写方程式写方程式


现态次态输出Q2

nQ1nQ0

n Q2n+1Q1

n+1Q0n+1 时钟条件

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1

求状态转换表求状态转换表 CPCPCP 20 01 QCP

CP2 CP0

CP2 CP1 CP0

CP2 CP0

CP2 CP1 CP0

CP2 CP0

CP2 CP1 CP0

CP2 CP0

CP2 CP1 CP0

nnn QQQ 021

0 nn QQ 11

1 nnn QQQ 011

2

10100000

01100110

00010001

000 001 010

011 100

101

110

111 能自启动


CPCPCP 20

01 QCP

画时序图画时序图 000 001 010

011 100

不画无效状态

1 2 3 4 5CP

Q0

Q0

Q1

Q2


5.4 常用时序逻辑电路常用时序逻辑电路

5.4.1 数码寄存器一、概念和特点( 一 ) 概念寄存：把二进制数据或代码暂时存储起来。寄存器：具有寄存功能的电路。( 二 ) 特点

主要由触发器构成 , 一般不对存储内容进行处理。并行

输入

并行输出

FF0 FF1 FFn–1

D0 D1 Dn–1

Q0 Q1 Qn–1

控制信号控制信号

1 0 1 … 01 0 1 … 0

1 0 1 … 01 0 1 … 0

00110011 00110011串行输入

串行输出


二、分类

( 一 ) 按功能分基本寄存器

移位寄存器

(并入并出 )(并入并出、并入串出、串入并出、串入串出 )

( 二 ) 按开关元件分

TTL 寄存器

CMOS 寄存器

基本寄存器

移位寄存器

多位 D 型触发器锁存器寄存器阵列

单向移位寄存器双向移位寄存器

基本寄存器移位寄存器

(多位 D 型触发器 )( 同 TTL)


三、寄存器电路与工作原理一个触发器可以存储位二进制信号；寄存 n 位二进制数码，需要个触发器。

1 n

一、 4 边沿 D 触发器 (74175 、 74LS175)

C11D

D0

Q0 Q0

RDC11D

D1

Q1 Q1

C11D

D2

Q2 Q2

C11D

D3

Q3 Q3

RDRD RD

FF0 FF1 FF2FF3

1 1CPCP

CR

异步清零 0

0 0 0 0

同步送数 1

d0 d1d2 d3

保持保持特点：并入并出，结构简单，抗干扰能力强。


5.4.2 移位寄存器一、单向移位寄存器右移寄存器

Q0 Q1 Q2 Q3

C11D

FF0

CPCP

C11D

FF1

C11D

FF2

C11D

FF3

时钟方程 CPCPCPCPCP 3210

驱动方程 nnni QDQDQDDD 2312010 、、、

状态方程 nnnnnni

n QQQQQQDQ 21

311

201

11

0 ,,,

Di

0 0 0 0

00001011

1 0 0 0

0000011

1 1 0 0

000001

0 1 1 0

00001

1 0 1 1

0000

0 1 0 1

000

0 0 1 0

00

0 0 0 1

0

0 0 0 0


左移寄存器Di

左移输入

左移输出

驱动方程 innn DDQDQDQD 3322110 、、、

状态方程 innnnnnn DQQQQQQQ 133

122

111

10 ,,,

主要特点：1. 输入数码在 CP 控制下，依次右移或左移；

2. 寄存 n 位二进制数码。 N 个 CP 完成串行输入，并可从 Q0Q3 端获得并行输出，再经 n 个 CP又获得串行输出。3. 若串行数据输入端为 0 ，则 n 个 CP 后寄存器被清零。

Q3

CPCP

Q0 Q1Q2

C11D

FF0

C11D

FF1

C11D

FF2

C11D

FF3


二、双向移位寄存器 (自学 )三、集成移位寄存器( 一 ) 8 位单向移位寄存器 74164

DSA DSB Q0 Q1 Q2 Q3 地

1 2 3 4 5 6 7

14 13 12 11 10 9 8

7416474164

VCC Q7 Q6 Q5 Q4 CR CP

7416474164

Q7Q6Q5Q4Q3Q2Q1Q0

CP CRDSA DSB

异步清零

0 0 0 0 0 0 0 0 保持不变

00 11

（二） 4 位双向移位寄存器 74LS194( 略 )

11

710SBSA QQQDDDS 送数


四、移位寄存器型计数器

结构示意图

Q0 Q1 Qn–1C11D

FF0

CPCP

C11D

FF1

C11D

FFn–1

反馈逻辑电路

Dn–1D0 D1…

），，，（ nn

nn QQQFD 1100

特点：电路结构简单，计数顺序一般为非自然态序，用途极为广泛。


1.环形计数器(1) 电路组成

Q0 Q1 Q2 Q3

C11D

FF0

CPCP

C11D

FF1

C11D

FF2

C11D

FF3

(2) 工作原理 nnQD 10

1000 0100

00100001有效循环

0000

1111

0101

1010

1100 0110

00111001

1101 1110

01111011

无效循环


(3) 能自启动的环型计数器

Q0Q1 Q2 Q3

C11DFF0

CPCP

C11DFF1

C11DFF2

C11DFF3

&

Q0 Q1Q2 Q3

2100 QQQD

01 QD

12 QD

23 QD

10

nQ1

1 nQ

12 nQ

13 nQ

1110

0111

0011

1111

1101

1100

0110

1000

0001 0100

0010

0000

1001

1010 0101 1011


2.扭环形计数器

Q0 Q1 Q2 Q3

C11D

FF0

CPCP

C11D

FF1

C11D

FF2

C11D

FF3

nnQD 10

00000000100010001100110011101110

00010001001100110111011111111111

010001001010 1010 1101 1101 01100110 10011001 0010 00100101010110111011

有效循环无效循环


5.4.3 5.4.3 计数器计数器 (Counter)(Counter)

5.4.3.1 计数器的特点和分类一、计数器的功能及应用

1. 功能：对时钟脉冲 CP 计数。2. 应用：分频、定时、产生节拍脉冲和脉冲

序列、进行数字运算等。

二、计数器的特点1. 输入信号：计数脉冲 CP Moore 型

2. 主要组成单元：时钟触发器


三、计数器的分类

按数制分：二进制计数器十进制计数器N 进制 ( 任意进制 ) 计数器

按计数方式分：

加法计数器减法计数器可逆计数 (Up-Down Counter)

按时钟控制分：

同步计数器 (Synchronous )异步计数器 (Asynchronous )

按开关元件分：

TTL 计数器CMOS 计数器


5.4.3.2 5.4.3.2 二进制计数器二进制计数器计数器计数容量、长度或模的概念

计数器能够记忆输入脉冲的数目，即电路的有效状态数 M M 。

3 位二进制同步加法计数器：823 M

0000 1111

/1

4 位二进制同步加法计数器：

000 111

/1

1624 Mn 位二进制同步加法计数器：

nM 2


一、二进制同步计数器一、二进制同步计数器( 一 ) 3 3 位位二进制同步加法计数器

FF2 、 FF1 、 FF0Q2 、 Q1 、 Q0

设计方法一：按前述设计步骤进行（ P270 271 ）设计方法二：按计数规律进行级联

CP Q2Q1Q0 C

012345678

0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 0

000000010

C = Q2n Q1

n Q0n

— Carry

向高位的进位

来一个 CP 翻转一

次

J0= K0 = 1

当 Q0=1 ， CP 到来即翻

转

J1= K1 = Q0

当 Q1Q0=1 ， CP 到来即翻转

J2= K2 = Q1Q0

= T0

= T1

= T2

n 位二进制同步加法计数器级联规律：

1-

00121

i

j

nj

nnni

nii QQQQQT


J0= K0 =1 J1= K1 = Q0 J2= K2 = Q1Q0

CP

1J

1KC1

FF0

11J

1KC1

FF1

1J

1KC1

FF2

& &

CQ0 Q1 Q2

Q0 Q1 Q2

串行进位触发器负载均匀

CP

1J

1KC1

FF0

11J

1KC1

FF1

1J

1KC1

FF2

&&

C

Q0 Q1 Q2

Q0 Q1 Q2

并行进位

低位触发器负载重


B = Q2n Q1

n Q0nBorrow

若用 T 触发器：

( 二 ) 3 3 位位二进制同步减法计数器CP Q2Q1Q0 B

01234567

0 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 1

10000000

012 FF FF FF 、、

012 QQQ 、、

— 向高位发出的借位信号

T0 = 1 T1=Q0n T2= Q1

n Q0n

级联规律：

1-

00121

i

j

nj

nnni

nii QQQQQT

CP

1J

1K

C1

FF0

11J

1K

C1

FF1

1J

1K

C1

FF1

& &

BQ0 Q1 Q2

Q0 Q1Q2


( 三 ) 二进制同步可逆计数器单时钟输入二进制同步可逆计数器加 /减控制端

0/ DU 加计数 T0 = 1 、 T1= Q0n 、 T2 = Q1

nQ0n

/ 012nnn QQQBC

1/ DU 减计数 T0 = 1 、 T1= Q0n 、 T2= Q1

nQ0n

nnn QQQBC 012 /

CP

Q0

1J

1KC1

FF0

1

Q0

Q2

1J

1KC1

FF2Q2

Q1

1J

1KC1

FF1Q1

U / D 1

& 1 & 1 & 1

C/B


双时钟输入二进制同步可逆计数器

加计数脉冲

减计数脉冲

CP0= CPU+ CPD

CP1= CPU ·Q0n

+ CPD · Q0n

CP2= CPU · Q1n Q0

n + CPD · Q1

n Q0n

CPU 和 CPD 互相排斥CPU = CP ， CPD= 0CPD= CP ， CPU= 0

CPU

Q01J

1K

C1

FF01

Q0

Q21J

1K

C1

FF21

Q2

Q11J

1K

C1

FF11

Q1

1

&

1

&

1

CPD


( 四 ) 集成二进制同步计数器1. 集成 4 位二进制同步加法计数器

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

74161(3)74161(3)

VCC CO Q0 Q1 Q2 Q3 CTT LD

CR CP D0 D1 D2 D3 CTP 地

引脚排列图逻辑功能示意图

7416174161

Q0 Q1 Q2 Q3

CTTLD

CO

CP

CTP

CR D0 D1 D2 D3

0 0 0 0

0 0 1 1

0 0 1 1

CR = 0 Q3 Q0 = 0000

同步并行置数 CR=1 ， LD=0 ， CP

异步清零Q3 Q0 = D3 D0

1) 74LS161 和 74LS163


74161 的状态表输入输出注CR LD CTP CTT CP D3 D2 D1 D0 Q3

n+1 Q2n+1 Q1

n+1 Q0n+1CO

0

1 0 d3 d2 d1d0

1 1 1 1 1 1 0 1 1 0

0 0 0 0 0

d3 d2 d1 d0

计数保持保持 0

清零置数

CR = 1, LD = 1, CP ，CTP = CTT = 1 二进制同步加法计数CTPCTT = 0CR = 1 ， LD = 1 ，保持

若 CTT = 0 CO = 0若 CTT = 1 nnnn QQQQCO 0123

74163


2) CC4520VDD 2CR 2Q32Q22Q12Q02EN2CP

1CP1EN1Q0 1Q1 1Q1Q31CR VSS

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

CC4520CC4520 CC4520CC4520

Q0 Q1 Q2 Q3

EN CP CR

21

使能端也可作计数脉冲输入

计数脉冲输入也可作使能端

异步清零

输入输出CR EN CP Q3

n+1 Q2n+1 Q1

n+1 Q0n+1

1 0 1 0 0 0 0 0 1

0 0 0 0加计数加计数

保持保持


2. 集成 4 位二进制同步可逆计数器1) 74191 （单时钟）

7419174191

Q0 Q1 Q2 Q3

U/D

LD

CO/BO

CP

CT

D0 D1 D2 D3

RC

加计数时 CO/BO= Q3

nQ2nQ1

nQ0n

并行异步置数

减计数时 CO/BO= Q3

nQ2nQ1

nQ0nCT = 1,CO/BO = 1 时，

CPRC

CTBOCOCPRC /

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

7419174191

D1 Q1 Q0 CT U/D Q2 Q3 地

VCC D0 CP RC CO/BO LD D2 D3

LD CT U/D CP D3 D2 D1 D0 Q3n+1 Q2

n+1 Q1n+1 Q0

n+1

0 d3 d2 d1 d0

1 0 0 1 0 1 1 1

d3 d2 d1 d0

加法计数减法计数保持


1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

7419374193

D1 Q1 Q0 CPD CPU Q2 Q3 地

VCC D0 CR BO CO LD D2 D3

2) 74193(双时钟 )

CO7419374193

Q0 Q1 Q2 Q3

LD

CPU

CR

D0 D1 D2 D3

BO

CPD

CR LD CPU CPD D3 D2 D1 D0 Q3n+1 Q2

n+1 Q1n+1 Q0

n+1 注 1

0 0 d3 d2 d1

d0

0 1 1 0 1 1 0 1 1 1

0 0 0 0

d3 d2 d1 d0

加法计数减法计数保持

异步清零异步置数

BO =CO=1


二、二进制异步计数器二、二进制异步计数器( 一 ) 二进制异步加法计数器

CPQ0

Q1

Q2

CP0 = CPCP1 = Q0CP2 = Q1

用 T 触发器 (J = K = 1)下降沿触发C = Q2

n Q1n Q0

n

1

Q0

1J

1K

C1

FF0

Q0

Q1

1J

1K

C1

FF1

Q11

Q2

1J

1K

C1

FF2

Q21

C

CP

&并行进位

若采用上升沿触发的 T 触发器

CP0= CP

CP1=Q0

CP2=Q1


D 触发器构成的 T 触发器 ( D = Q ) ， ——下降沿触发

若改用上升沿触发的 D 触发器？

Q0 Q1

CPCP

FF1 FF2

C11D

C11D

Q2

FF0

C11D

Q1

Q2

&

Q0

CCQ0 Q1

CPCP

FF1 FF2

C11D

C11D

Q2

FF0

C11D

Q1

Q2

&

Q0

CC


( 二 ) 二进制异步减法计数器CP Q2Q1Q0

012345678

0 0 01 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0

用 T 触发器 (J = K = 1) 上升沿触发

CP0= CPCP1= Q0

CP2= Q1

B = Q2n Q1

n Q0n

二进制异步计数器级间连接规律

计数规律 T 触发器的触发沿上升沿下降沿

加法计数 CPi = Qi-1 CPi = Qi-1

减法计数 CPi = Qi-1 CPi = Qi-1

1

Q0

1J

1K

C1

FF0

Q0

Q1

1J

1K

C1

FF1

Q11

Q2

1J

1K

C1

FF2

Q21 BCP

&


1 2 3 4 5 6 7

14 13 12 11 10 9 8

7419774197

CT/LD Q2 D2 D0 Q0 CP1 地

VCC CR Q3 D3 D1 Q1 CP0

7419774197

Q0 Q1 Q2 Q3

CR

CP1

D0 D1 D2 D3

CP0

CT/LD

( 三 ) 集成二进制异步计数器 74197 、 74LS197

计数 /置数

异步清零 0CR 0000~ 30 QQ

异步置数 1CR0/ LDCT ~~ 3030 DDQQ

加法计数 1CR1/ LDCT

二 — 八 — 十六进制计数


二 -八 -十六进制计数器的实现

M = 2 CPCP 0 计数输出： 0Q

M = 8 CPCP 1 计数输出： 1 23 QQQ

Q1

Q1

Q2

1J

1KC1

FF2

Q21

Q3

1J

1KC1

FF3

Q311

1J

1KC1

FF1

CP1CP0

1

1J

1KC1

FF0Q0

Q0

M = 16 010 , QCPCPCP 计数输出： 0 1 23 QQQQ

其它： 74177 、 74LS177 、 74293 、 74LS293 等。301 , QCPCPCP 1 2 30 QQQQ


5.4.3.4 5.4.3.4 十进制计数器十进制计数器（ 8421BCD 码）一、十进制同步计数器一、十进制同步计数器( 一 ) 十进制同步加法计数器

0123 QQQQ0000 0001

/00010

/00011

/00100/0

0101/0

0110/0

011110001001/0/0/0/1

状态图状态图

时钟方程时钟方程

输出方程输出方程0000

0000Q3

nQ2n

Q1nQ0

n

00 01 11 10

10

00

01

11

10

C

CPCPCPCPCP

3

210

nnQQC 03


CP1K

C1

FF2

& 1J

C1J

1KC1

FF0

1KC1

FF3

& 1J1

&Q1Q0

1KC1

FF1

& 1J

&

Q2 Q3

Q3

Q1nQ0

n

Q3nQ2

n 00 01 11 10

00

01

11

10

Q3n+1 Q2

n+1 Q1n+1 Q0

n+1

0 0 0 1

0 1 0 1

1 0 0 1 0 0 0 0

0 0 1 0

0 1 1 0

0 1 0 0

1 0 0 0

0 0 1 1

0 1 1 1

nn QQ 01

0


1

nn

nnnnnn

QQ

QQQQQQ

02

120121

2


3

状态方程

选择下降沿、 JK 触发器

驱动方程

J0 = K0 = 1,

J1= Q3nQ0

n, K1= Q0

J2 = K2 = Q1nQ0

n

J3 = Q2nQ1

nQ0n , K3 = Q0

n

逻辑图

检查能否自启动将无效状态 1010 1111代入状态方程：1010 1011 01001110 1111 10001100 1011 0100

能自启动

nnQQC 03


( 二 ) 十进制同步减法计数器

0000 1001/1

1000/0

0111/0

0110/0

0101

/0

0100/0

001100100001/0/0/0/0 ( 略 )

( 三 ) 十进制同步可逆计数器 ( 略 )


( 四 ) 集成十进制同步计数器74160 、 74162

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

7416074160(2)(2)

VCC CO Q0 Q1 Q2 Q3 CTT LD

CR CP D0 D1 D2 D3 CTP 地

(引脚排列与 74161 相同 )

异步清零功能异步清零功能：： 0CR(74162 同步清零 )同步置数功能同步置数功能：：

1CR 0LD CP

同步计数功能：同步计数功能：1LDCR

1PT CTCTnnQQCO 03

保持功能保持功能：：

nnQQCTCO 03T 0PT CTCT

1T CT 进位信号保持0T CT 进位输出低电平

1. 集成十进制同步加法计数器


2. 集成十进制同步可逆计数器(1) 74190 ( 单时钟，引脚与 74191 相同 )

异步并行置数功能：异步并行置数功能：0LD

~~ 3030 DDQQ

同步可逆计数功能：同步可逆计数功能：

1LD 0CT

0/ DU 加法计数1/ DU 减法计数

nnQQBOCO 03/ nnnn QQQQBOCO 0123 /

保持功能：保持功能： 1LD 1CT

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

7419174191

D1 Q1 Q0 CT U/D Q2 Q3 地

VCC D0 CP RC CO/BO LD D2 D3


(2) 74192 (双时钟，引脚与 74193 相同 )

1 2 3 4 5 6 7 8

16 15 14 13 12 11 10 9

7419374193

D1 Q1 Q0 CPD CPU Q2 Q3 地

VCC D0 CR BO CO LD D2 D3 异步清零功能：异步清零功能： 1CR

异步置数功能：异步置数功能：0LD

3030 D~DQ~Q 0CR

同步可逆计数功能：同步可逆计数功能：1LD0CR

1 DU CP,CP 加法计数

1 UD CP,CP

nnU QQCPCO 03

减法计数 nnnnD QQQQCPBO 0123

保持功能保持功能1LD0CR 1 DU CPCP


1 2 3 4 5 6 7

14 13 12 11 10 9 8

7429074290

S9A S9B Q2 Q1 地

VCC R0B R0A CP1 CP0Q0 Q3

二、十进制异步计数器二、十进制异步计数器( 三 ) 集成十进制异步计数器

异步清零功能异步清零功能

S9A S9B

Q0 Q1 Q2 Q3

R0B R0A

M1

=2M1 = 5

CP0

CP1

1 1

0 0 0 0

异步置“异步置“ 9”9” 功能功能

1 1

1 0 0 1

异步计数功能异步计数功能

M = 2 CPCP 00Q

M = 5 CPCP 11 23 QQQ

M = 10

CP

010 , QCPCPCP 01 23 QQQQ


CPCP

CP


1 2 3 4 5 6 7

14 13 12 11 10 9 8

7429074290

S9A S9B Q2 Q1 地

VCC R0B R0A CP1 CP0Q0 Q3

二、十进制异步计数器二、十进制异步计数器( 三 ) 集成十进制异步计数器

异步清零功能异步清零功能

S9A S9B

Q0 Q1 Q2 Q3

R0B R0A

M1

=2M1 = 5

CP0

CP1

1 1

0 0 0 0

异步置“异步置“ 9”9” 功能功能

1 1

1 0 0 1

异步计数功能异步计数功能

M = 2 CPCP 0 0Q

M = 5 CPCP 1 1 23 QQQ

M = 10

CP



CPCP

CP


5.4.3.5 5.4.3.5 N N 进制计数器进制计数器

方法用触发器和门电路设计用集成计数器构成

)102( 4 MM 或

清零端置数端

( 同步、异步 )

同步置数

异步清零

六进制计数器七进制计数器

[例 ] 利用 EWB观察同步和异步归零的区别。


一、利用同步清零或置数端获得 N 进制计数思路：思路：当 M 进制计数到 SN –1 后使计数回到 S0 状态

2. 求归零逻辑表达式；1. 写出状态 SN –1 的二进制代码；

3. 画连线图。

步骤：步骤：

[例 ] 用 4 位二进制计数器 74163 构成十二进制计数器。解：1.

013 QQQCR

111 SSN

013 QQQLD 或

= 1011

2. 归零表达式：

3. 连线图

7416374163

Q0 Q1 Q2 Q3

CTTLDCO

CP

CTP

D0 D1 D2 D3

CR

1 &

同步清零同步置零


二、利用异步清零或置数端获得 N 进制计数当计数到 SN 时，立即产生清零或置数信号，使返回 S0 状态。（瞬间即逝）

思路：思路：

步骤：步骤：1. 写出状态 SN 的二进制代码；2. 求归零逻辑表达式；3. 画连线图。

[例 ] 用二 -八 -十六进制异步计数器 74197 构成十二进制计数器。110012 S

23QQCR

23QQLD 或7419774197

Q0 Q1 Q2 Q3

CP0

D0 D1 D2 D3

CRCPCP

CP1

LDCT/ &

状态 S12 的作用：产生归零信号异步清零

异步置零


( 一 ) 归零法存在的问题和解决办法各触发器的动态特性和带负载情况不尽相同，且有随机干扰信号，造成有的触发器已归零，有的不能归零。

7416174161Q0 Q1 Q2 Q3

CTTLD

CO

CP

CTP

D0 D1 D2 D3CR

11

&

1 1

0

0

1

一种提高归零可靠性的方法

&&

Q Q

S R

计到 S12 = 1100 前： 1,00,1 QQCPRS

1 0

10

1

计到 S12 = 1100 时 () ： 0110 Q,QCPR,S

1 10

1 0

0

01

CP = 0 之后：

0

1

1

0

1001 Q,QCPR,S

0有足够的时间归零

三、提高归零可靠性和计数容量的扩展

思路：用 RS 触发器暂存清零信号，保证有足够的归零时间。


( 二 ) 计数容量的扩展1. 集成计数器的级联

7416174161((11))

Q0 Q1 Q2 Q3

CTT LD

CO

CP

CTP

D0 D1 D2 D3

CR

Q4 Q5 Q6 Q7

7416174161((00))

Q0 Q1 Q2 Q3

CTT LD

CO

CP

CTP

D0 D1 D2 D3

CR

Q0 Q1 Q2 Q3

CP

111

11

CO0

16 16

= 256

7429074290(( 个位个位 )) Q0 Q1 Q2 Q3

S9A S9B R0B R0ACP0

CP1

CPCP74290 74290 ((十十位位 ))

Q0 Q1 Q2 Q3

S9A S9B R0B R0ACP0

CP1

Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3

1 2 4 8 10 20 40 80 10

10

= 100


2. 利用级联获得大容量 N 进制计数器1) 级联 N1 和 N2 进制计数器，容量扩展为 N1 N

2 N1进制计数器

N2进制计数器CP

进位 C

CP

[ 例 ]用用 74290 74290 构成构成六十六十进制计数进制计数器器

7429074290

Q0 Q1 Q2 Q3

S9A S9B R0B R0ACP0

CP1CPCP 7429074290

Q0 Q1 Q2 Q3

S9A S9B R0B R0ACP0

CP1

Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3N1= 10 N2 = 6

个位个位十位十位

异步清零异步清零

个位芯片应逢十进一

60 = 6 60 = 6 10 10 = N= N1 1 NN2 2 = = N N


2) 用归零法或置数法获得大容量的 N 进制计数器[例 ] 试分别用 74161 和 74162 接成六十进制计数器。

Q0 Q1 Q2 Q3

CTT LDCO

CP

CTP

D0 D1 D2 D3

CR

Q4 Q5 Q6 Q7

7416174161(0)(0)

Q0 Q1 Q2 Q3

CT

T

LD

CO

CP

CTP

D0 D1 D2 D3

CR

Q0 Q1 Q2 Q3

CP

111

CO0

7416174161(1)(1)

用 SSNN 产生异步清零异步清零信号： ) 111100 (60 SSN

用 SSNN––1 1 产生同步置数同步置数信号： ) 111011 (591 SSN

&

11

&

先用两片 74161 构成 256 进制计数器


74162 — 同步清零，同步置数同步清零，同步置数。

再用归零法将M = 100改为 N = 60进制计数器，即用 SN–1产生同步清零、置数信号。

BCD591 1001 0101 ）（ SSN

先用两片 74162 构成 1010 进制计数器，

Q0 Q1 Q2 Q3

CTT LDCO

CP

CTP

D0 D1 D2 D3

CR

Q4 Q5 Q6 Q7

7416274162(0)(0)

Q0 Q1 Q2 Q3

CTT LD

CO

CP

CTP

D0 D1 D2 D3

CR

Q0 Q1 Q2 Q3

CP

111

CO0

7416274162(1)(1) 1

1

&

11


1. 同步同步清零 ( 或置数 ) 端计数终值为 SSNN––11

异步异步清零 ( 或置数 ) 端计数终值为 SSNN

2. 用集成二进制二进制计数器扩展容量后，终值 SN ( 或 SN–1 )是二进制代码二进制代码；

用集成十进制十进制计数器扩展容量后，终值 SN ( 或 SN–1 ) 的代码由个位、十位、百位的十进制数十进制数对应的 BCD BCD 代码代码构成。

注意


5.5 时序逻辑电路的设计1. 设计的一般步骤

时序逻辑问题

逻辑抽象状态转换

图（表）

状态化简最简状态

转换图（表）

电路方程式（状态方程）

求出驱动方程

选定触发器的类型逻辑

电路图

检查能否自启动


2. 设计举例按如下状态图设计时序电路。

000 /0 /0 /0 /0 /0001 010 011 100 101

/1nnn QQQ 012

[ 解 ]已给出最简状态图，若用同步方式：

输出方程输出方程 00 01 11 10

0

1

nQ2

nnQQ 01Y

0 0 00

0 1

02QQY

为方便，略去右上角标 n 。状态方程状态方程

00 01 11 10

0

1

nQ2

nnQQ 011

0nQ

1 0 10

1 0

01

0 QQn 11

nQ

0 1

0

010121

1 QQQQQQn

12nQ

0 01

1 02011

2 QQQQQn

[例 ]


01

0 QQn

010121

1 QQQQQQn

02011

2 QQQQQn

选用 JK 触发器

100 KJ01021 , QKQQJ

驱动方程驱动方程

约束项

022201 )( QQQQQQ

02201201 QQQQQQQQ

02201 QQQQQ

逻辑图逻辑图

CP1K

C1

FF1& 1J

Y1J

1KC1

FF0

1KC1

FF2& 1J1

&

检查能否自启动：检查能否自启动：

110111000能自启动

/0 /1

02012 QK,QQJ

(Moore(Moore 型型 ))


[例 ] 按如下状态图设计时序电路。

000/00

001 010 011 100 101/00 /00 1/00 1/00

1101/00

1111/00

0/100/10

1/011/01

nnn QQQ 012 P/Y1Y2

[ 解 ]

时钟方程时钟方程 CPCPCPCP 210

输出方程输出方程

0100

PQ2n

Q1nQ0

n

00 01 11 10

0000

0000

00

01

11

10

Y1

0000

PQ2n

Q1nQ0

n

00 01 11 10

0000

0100

00

01

11

10

Y2

nnQQPY 011 nnn QQQY 0122

选用上升沿触发的 D 触发器


000/00

001 010 011 100 101/00 /00 1/00 1/00

1101/00

1111/00

0/100/10

1/011/01状态方程状态方程

01

0 QQn

01011

1 QQQQQn

012

02121

2

QQQPQQQQQn

驱动方程驱动方程

= D0

= D1

= D2

逻辑图等逻辑图等 (( 略略 ))

Q1nQ0

n

0 1 10 0 00 1 00 0 1

PQ2n

00 01 11 10

0 1 11 0 00 1 00 0 1

1 1 10 0 01 1 01 0 1

00

01

11

10

Q2n+1 Q1

n+1 Q0n+1

Q1nQ0

n

0 1 10 0 00 1 00 0 1

PQ2n

00 01 11 10

0 1 11 0 00 1 00 0 1

1 1 10 0 01 1 01 0 1

00

01

11

10

Q2n+1 Q0

n+1 Q0n+1

Q1nQ0

n

0 1 10 0 00 1 00 0 1

PQ2n

00 01 11 10

0 1 11 0 00 1 00 0 1

1 1 10 0 01 1 01 0 1

00

01

11

10

Q2n+1 Q1

n+1 Q0n+1

Q1nQ0

n

0 1 10 0 00 1 00 0 1

PQ2n

00 01 11 10

0 1 11 0 00 1 00 0 1

1 1 10 0 01 1 01 0 1

00

01

11

10

Q2n+1 Q2

n+1 Q0n+1


1/1

[例 ] 设计一个串行数据检测电路，要求输入3 或 3 个以上数据 1 时输出为 1 ，否则为 0 。[ 解

]逻辑抽象，建立原始状态图逻辑抽象，建立原始状态图

S0 — 原始状态 (0)S1 — 输入 1 个 1

S2 — 连续输入 2 个 1S3 — 连续输入 3 或 3 个以上 1

S0 S1 S2 S3

X — 输入数据 Y — 输出入数据

0/0 1/0

0/0

1/0

0/00/0

1/1

状态化简状态化简 S0 S1 S20/01/0

0/0

1/0

0/0

1/1

0/00/0


状态分配、状态编码、状态图状态分配、状态编码、状态图

S0 S1 S20/01/0

0/0

1/0

0/0

1/1

M = 3 ，取 n = 2S0 = 00S0 = 01S0 = 11

00 01 110/01/0

0/0

1/0

0/0

1/1

选触发器、写方程式选触发器、写方程式

选 JK ( ) 触发器 ,同步方式输出方程输出方程

Q1nQ0

n

X0

1

00 01 11 10

Y

0

0

0

0

0

1

nXQY 1Q1

1

nn XQQ 01

1 Q2

1

XQn 10

状态方程状态方程


驱驱动动方方程程

nn XQQ 01

1 nnnn QXQQXQ 1010 nn QXQ 01

约束项nnn QXQXQ 101

XQn 10

nn QXXQ 00 nXQJ 01

XK 1

XJ 0

XK 0

nXQY 1

&逻逻辑辑图图

CP

X1

Y1J

1KC1

FF0

Q0

(Mealy (Mealy 型型 ))

无效状态 10

0 0

0

0

10000/0

1 1

1

1

111/1

能自启动

Q1

1KC1

FF1& 1J


0

1

5.6 5.6 用用 PLDPLD 实现时序逻辑电路实现时序逻辑电路

一、可编程同步加法计数器

A0B0A1B1A2B2A3B3

CC14585A < B

A = BA> B

A0A1A2A3

74161

Q0 Q1 Q2 Q3

CTT

LD

COCP

CTP

D0 D1 D2 D3 CR

1

1

A < B A = B A> B若 N = 11

00001111

0 0 0 00 0 0 0

0 0 0 10 0 0 1

0 0 1 00 0 1 0

0 0 1 10 0 1 1

0 1 0 00 1 0 0

0 1 0 10 1 0 1

0 1 1 00 1 1 0

0 1 1 10 1 1 1

1 0 0 01 0 0 0

1 0 0 11 0 0 1

1 0 1 01 0 1 0

1 0 1 11 0 1 1

1 1 0 01 1 0 0

1100

0 0 0 00 0 0 00011


二、二、可编程同步减法计数器利用集成减法或可逆计数器的预置数功能实现。如二进制减法计数器 CC14526 ：

CC14526

Q0 Q1 Q2 Q3

CP

BO

CP

CF

D0 D1 D2 D3

1

EN CR

LD

CR1

D0 D1 D2 D3

LD

B

EN

异步清零异步置数

CF — 级联反馈输入nnnn

QQQQCFBO 0123

( 一 ) N < 16LDBO

nnnnQQQQ 0123

计数容量 = N + 1N = D3D2D1D0

状态图 : D3D2D1D0 … 0


( 二 ) N > 16

1

CC14526

Q0 Q1 Q2 Q3

CP

BO

CP

CF

D0 D1 D2 D3

EN CR

LDB0

EN

CC14526

Q0 Q1 Q2 Q3

CP

BOCF

D0 D1 D2 D3

EN CR

LDB1

级联原则 :

1. 最高一级的 CF 接 1 ；2. BO 接低一级的 CF ；3. 低一级的 Q3 接高一级的 CP ；4. 最低一级的 BO 接本级的 EN ；5. 其余各级的 EN = 0 ；6. 各级的 CR 接在一起、 LD 接在一起由 S 控制。

CR

VDD

S


1

CC14526

Q0 Q1 Q2 Q3

CP

BO

CP

CF

D0 D1 D2 D3

EN CR

LD

B0

EN

CC14526

Q0 Q1 Q2 Q3

CP

BOCF

D0 D1 D2 D3

EN CR

LD

B1

CR

VDD

S

CF

CF0

N0

工作原理 :

N1

1. 将预置数送入计数器，使 N = N0 + 16N1 ；2. 因 CF0 = B1 = 0 ，一直按减法规律计数；

3. 当高一级减至 0 ， CF0 = B1 = 1 ，待低一级也减至 0 ， EN = B0 = 0 ，禁止 CP 输入，计数完成。


第五章第五章小结小结一、时序逻辑电路的特点数字电路

逻辑功能

组合逻辑电路时序逻辑电路

（基本构成单元 →门电路）

（基本构成单元 →触发器）

任何时刻电路的输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态。

1. 逻辑功能：

2. 电路组成：与时间因素 ( CP ) 有关；含有记忆性的元件 ( 触发器 ) 。

二、时序电路逻辑功能的表示方法逻辑图、逻辑表达式、状态表、卡诺图、

状态转换图（简称状态图）和时序图


三、触发器触发器和门电路一样，也是组成数字电路的基本逻和门电路一样，也是组成数字电路的基本逻辑单元。它有辑单元。它有两个基本特性：两个基本特性：

1). 有两个稳定的状态（ 0 状态和 1 状态）。 2). 在外信号作用下，两个稳定状态可相互转换；没

有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。1 、触发器的逻辑功能

指触发器输出的次态 Qn+1 与输出的现态 Qn 及输入信号之间的逻辑关系。触发器逻辑功能的描述方法主要有特性表、卡诺图、特性方程、状态转换图和波形图（时序图）。


2. 触发器的分类1). 根据电路结构不同，触发器可分为

（ 1 ）基本触发器：输入信号电平直接控制。

特性方程0RS

nn QRSQ 1

（ 2 ）同步触发器：时钟电平直接控制。

特性方程0RS

nn QRSQ 1

同步 RS 触发器

CP = 1 （或 0 ）时有效

DQn 1 同步 D 触发器

（约束条件）


（ 3 ）主从触发器：主从控制脉冲触发。

CP 下降沿（或上升沿）到来时有效

特性方程0RS

nn QRSQ 1

主从 RS 触发器nnn QKQJQ 1 主从 JK 触发器

（ 4 ）边沿触发器：时钟边沿控制。CP 上升沿（或下降沿）时刻有效

特性方程边沿 D 触发器nnn QKQJQ 1 边沿 JK 触发器

DQ n 1


2). 根据逻辑功能不同，时钟触发器可分为

（ 1 ） RS 触发器0RS

nn QRSQ 1

（约束条件）nnn QKQJQ 1

（ 3 ） D 触发器 DQ n 1

（ 4 ） T 触发器 nnn QTQTQ 1

（ 5 ） T’ 触发器 nn QQ 1

利用特性方程可实现不同功能触发器间逻辑功能的相互转换。

（ 2 ） JK 触发器


四、时序电路的基本分析方法

实质：逻辑图状态图关键：求出状态方程，列出状态表，根据状态表画

出状态图和时序图，由此可分析出时序逻辑电路的功能。

五、时序电路的基本分设计方法

实质：状态图逻辑图关键：根据设计要求求出最简状态表（图），再通过

卡诺图求出状态方程和驱动方程，由此画出逻辑图。


六、计数器

1. 按计数进制分：二进制计数器、十进制计数器和任意进制计数器

2. 按计数增减分：加法计数器、减法计数器和可逆（加 /减）计数器

3. 按触发器翻转是否同步分：

同步计数器和异步计数器

记录输入脉冲 CP 个数的电路，是极具典型性和代表性的时序逻辑电路。


七、中规模集成计数器功能完善、使用方便灵活，能很方便地构成 N 进制（任意）计数器。主要方法有两种：

1. 用同步置 0 端或置数端归零获得 N 进制计数器根据 N 1 对应的二进制代码写反馈归零函数。

2. 用异步置 0 端或置数端归零获得 N 进制计数器

根据 N 对应的二进制代码写反馈归零函数。当需要扩大计数器的容量时，可将多片集成计数器进行级联。如

两片 16 进制集成计数器 16 ╳ 16 进制计数器两片 10 进制集成计数器 10 ╳ 10 进制计数器


八、其它时序逻辑电路1. 寄存器和移位寄存器寄存器 — 存储二进制数据或者代码。

移位寄存器 — 不但可存放数码，还能对数据进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。

用移位寄存器可方便地组成环形计数器、扭环形计数器和顺序脉冲发生器。

集成移位寄存器使用方便、功能全、输入输出方式灵活。

第五章时序逻辑电路

Documents

Transcript of 第五章时序逻辑电路

第五章 时序逻辑电路

Documents

Transcript of 第五章 时序逻辑电路

第五章时序逻辑电路

Transcript of 第五章时序逻辑电路