3.1 组合逻辑电路的分析与设计组合逻辑电路的特点 电路任一时刻的输出状态只决定于该时刻各输入状态的组合,而与电路的原状态无关。
组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路。
每一个输出变量是全部或部分输入变量的函数:
L1=f1 ( A1 、 A2 、…、 Ai )
L2=f2 ( A1 、 A2 、…、 Ai )
……
Lj=fj ( A1 、 A2 、…、 Ai )
… …
组合逻辑电路
A1
A2
A i
L 1
L 2
L j
一、组合逻辑电路的分析方法分析过程一般包含以下几个步骤:
例 3.1.1 :组合电路如图所示,分析该电路的逻辑功能。
组合逻辑
电路逻辑表达式 最简表达式 真值表 逻辑功能
化简
变换
B
C&
A &
L
&
& ACBCABACBCABL
二 . 组合逻辑电路的设计方法
实际逻辑
问题
最简(或最逻辑图
化简
变换真值表 逻辑表达式
合理)表达式
例 3.1.2 :一个水容器, A 为水面上限, C 为水面下限, B 介于 A 、 C 之间,在 A 、 B 、 C 处分别装有三个电极,浸没电极时有信号发出,用来进行状态显示。水面在 A 、 B
之间,为正常状态,点亮绿灯 G ;水面在 B 、 C 之间或 A
以上,为异常状态,点亮黄灯 Y ;水面在 C 以下,为危险状态,点亮红灯 R 。用与非门设计一个电路,实现上述逻辑关系。
解:( 1 )列真值表:
设计过程的基本步骤:
( 4 )画逻辑图。
( 2 )列真值表:
( 3 )画卡诺图并化简。
( 1 )确定输入、输出变量并进行状态赋值。
输入为 A 、 B 、 C ,浸没时为 1 ,未浸没时为 0
输出为 G 、 Y 、 R ,点亮时为1 ,灯灭时为 0
0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
A B C G Y R 表 3-2 例 3-2 的真值表
0 1 X 0 X X X 1
0 0 X 1 X X X 0
1 0 X 0 X X X 0
ABC
0
00 01
1
11 10
X 0 X
10 0 X
X
a.G 的卡诺图
ABC
0
00 01
1
11 10
X 1 X
00 1 X
X
b.Y 的卡诺图
ABC
0
00 01
1
11 10
X 0 X
01 0 X
X
c.G 的卡诺图
BAG AY CB
CR 为了用与非门来实现这个电路,再将上述表达式转换为与非-与非表达式:
BABAG
CBACBAY
CR
例 3.1.3 :设计一个电话机信号控制电路。电路有 I0 (火警)、 I1 (盗警)
和 I2 (日常业务)三种输入信号,通过排队电路分别从 L0 、 L1 、 L2 输出,
在同一时间只能有一个信号通过。如果同时有两个以上信号出现时,应
首先接通火警信号,其次为盗警信号,最后是日常业务信号。试按照上
述轻重缓急设计该信号控制电路。要求用集成门电路 7400 (每片含
4 个 2 输入端与非门)实现
解:( 1 )列真值表:( 2 )由真值表写出各输
出的逻辑表达式:
00 IL
101 IIL
2102 IIIL
输 出输 入
0 0 0
1 0 0
0 1 0
0 0 1
0 0 0
1 × ×
0 1 ×
0 0 1
L0 L1 L2I0 I1 I2
真 值 表
例 3.1.4 :设计一个将余 3 码变换成 8421 码的组合逻辑电路。
解:( 1 )根据题目要求,列出真值表:
真 值 表
输出( 8421 码)输出(余 3 码)
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
L3 L2 L1 L0A3 A2 A1 A0
( 2 )用卡诺图进行化简。(注意利用无关项)
3L A1
A3
A2
A0
×
0
1
00
×
0
0
0 0
×
×
01
×
×
2L A1
A3
A2
A0
×
0
0
01
×
0
0
1 1
×
×
10
×
×
01301202001222 AAAAAAAAAAAAAAAAL 130
0323033 AAAAAAAAAAL 1123
1L A1
A3
A2
A0
×
1
0
10
×
0
0
0 1
×
×
10
×
×
0L A1
A3
A2
A0
×
0
1
10
×
0
1
1 0
×
×
10
×
×
00 AL
0110011 AAAAAAL
逻辑表达式:
( 3 )由逻辑表达式画出逻辑图。
00 AL 011 AAL
013012022 AAAAAAAAL
0323 AAAAAL 13 1
=1
1
1
&
&
&
&
&
&
&
A 0
A 1
A 2
A 3
L 0
L 1
L 2
L 3
( 2 )由真值表写出各输出的逻辑表达式为:
98 SSA
7654 SSSSB
解:( 1 )列出真值表:输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D
98 SS
7654 SSSS
1 1 1 1 1 1 1 1 1 0 0 0 0 0
1 1 1 1 1 1 1 1 0 1 0 0 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
76327632 SSSSSSSSC
98SSA
7654 SSSSB
7632 SSSSC
重新整理得:
( 3 )由表达式画出逻辑图:
S
S
S
S
S
S
S
S
S
S
5
6
7
8
9
4
1kΩ×10
3
CC
1
2
V
0&
A B
&
C
&
D
&
0
1 10 0
EWB 举 例 - 编 码器
9753197531 SSSSSSSSSSD
97531 SSSSSD
( 4 )增加控制使能标志 GS :
S
S
S
S
S
S
S
S
S
S
6
V&
C GS
CC
&
7
1
0
&
A
&
3
5
1kΩ×10
D
4
9
B
&
8
≥1
2
0SDCBAGS
输 入 输 出
S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS
1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 0
1 1 1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1 1 1
0 0 0 0 0
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
(一)普通编码器
3 位二进制编码器 :8 个输入端, 3 个输出端,常称为 8 线— 3 线编码器。
输 出输 入
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0
0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0
0 0 0 0 1 0 0 0
0 0 0 0 0 1 0 0
0 0 0 0 0 0 1 0
0 0 0 0 0 0 0 1
A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7
3 位二进制编码器真值表
由真值表写出各输出的逻辑表达式为:
用门电路实现逻辑电路:
765 IIIIA 42 76321 IIIIA
75310 IIIIA
A
&
1
&&
A 0A2
1
6 II 1 I2
1
4
1
I I
1
II
1
I
1 1
3
1
057
(二)优先编码器——允许同时输入两个以上信号,并按优先级输出。
集成优先编码器举例—— 74148 ( 8 线 -3 线)注意:该电路为反码输出。 EI 为使能输入端 ( 低电平有效 ) , EO 为使能输
出端 ( 高电平有效 ) , GS 为优先编码工作标志 ( 低电平有效 ) 。
输 入 输 出
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
1 × × × × × × × ×
0 1 1 1 1 1 1 1 1
0 × × × × × × × 0
0 × × × × × × 0 1
0 × × × × × 0 1 1
0 × × × × 0 1 1 1
0 × × × 0 1 1 1 1
0 × × 0 1 1 1 1 1
0 × 0 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1
0 0 0 1 1
1 1 1 1 0
0 0 0 0 1
0 0 1 0 1
0 1 0 0 1
0 1 1 0 1
1 0 0 0 1
1 0 1 0 1
1 1 0 0 1
1 1 1 0 1
四.编码器的应用
1 .编码器的扩展用两片 74148 优先编码器串行扩展实现的 16 线— 4 线优先编码器
0I1I2I3I4I5I6I7I
A 2 A 1 A 0GS
EOEI 74148(2)
I 01I2II 3I 4I 56I7I
A 2 1A 0AGS
EOEI 74148(1)
1X 2X X 56 0X7 XX3 XX4X14 915 X813XX 10 XX 1112 XX
EOEI
0
0
&
YY2
& &
Y GSY 3
&
1
2 .组成 8421BCD 编码器
7
2
I 0I
1A
6I 5I 4 II 3 I
0
I
74148
A
EI EO
GS
2 1
A
I I457 I 16 2 III 03 II
11
I9 8I
Y 0Y 1Y 2Y 3
&
&
G G G
G
1 2 3
4
二 . 译码器
译码器——将输入代码转换成特定的输出信号例: 2 线— 4 线译码器
输 出输 入
1 1 1 1
0 1 1 1
1 0 1 1
1 1 0 1
1 1 1 0
1 × ×
0 0 0
0 0 1
0 1 0
0 1 1
Y0 Y1 Y2 Y3 EI A B
2 线— 4 线译码器真值表
写出各输出函数表达式:
画出逻辑电路图:
BAEIY 0
BA EI Y1
BAEIY 2ABEIY 3
1
1
1
A
B
EI
& & & &
Y 0 Y 1 Y 2 Y 3
EWB 举 例 - 译 码器
集成译码器
1. 二进制译码器 74LS138——3 线— 8 线译码器
输 入 输 出
G1 G2A G2B A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
× 1 ×
× × 1
0 × ×
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
1 0 0
× × ×
× × ×
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1
0 1 1 1 1 1 1 1
1 0 1 1 1 1 1 1
1 1 0 1 1 1 1 1
1 1 1 0 1 1 1 1
1 1 1 1 0 1 1 1
1 1 1 1 1 0 1 1
1 1 1 1 1 1 0 1
1 1 1 1 1 1 1 0
2.8421BCD 译码器 74LS42
& & & &
Y 4 Y 5 Y 6 Y 73
&
2
& &
Y0
&
Y 1Y Y 9Y
&
Y8
&
1 30
1
2 A
11
A A
1
A
1 1 1 1
输 出输 入
0 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1
0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A0
4 线 -10 线译码器 74LS42 真值表
译码器的应用1 .译码器的扩展用两片 74138 扩展为 4 线— 16 线译码器
G1 G2AG2B
74LS138(2)
0A1A2A 1G 2AG 2BG
74LS138(1)
A 1 A2 A 0
1
2 AA01A3A E
016 2YY YY4 Y5 YY 3Y7914 10YY YY12 Y13Y 11Y15
2Y7Y Y Y YY5 4 3 016 YY5Y7Y Y Y YY5 4 3 016 YY
Y8
2 .实现组合逻辑电路
例 3.2.1 试用译码器和门电路实现逻辑函数:
ACBCABL
ABCCABCBABCAL
7653 mmmm
解:将逻辑函数转换成最小项表达式,
再转换成与非—与非形式。
=m3+m5+m6+m7
用一片 74LS138 加一个与非门
就可实现该逻辑函数。
EWB 举例 - 译码器组成函数发生器
1G 0A
74LS138
G2A 2B1 2AG A
Y 1YY Y2Y YY7 3Y456 0
A B C1 0 0
L
&
例 3.2.2 已知某组合逻辑电路的真值表,试用译码器和门电路设计该逻辑电路。
解:写出各输出的最小项表达式,再转换成与非—与非形式 :
ABCCBACBACBAL 7421 mmmmmmmm 7421
CABCBABCAF 65 mmmmmm 3653
CABCBACBACBAG 642 mmmmmmmm 06420
输 出输 入
0 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 0
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
L F GA B C
真值表
用一片 74LS138 加三个与非门就可实现该组合逻辑电路。
可见,用译码器实现多输出逻辑函数时,优点更明显。
65 mmmF 3
7421 mmmmL
642 mmmmG 0
与非—与非形式 :
3 1
21
Y
G
YY
74LS138
A 0
05Y
2AG G
Y7
1
Y Y2 Y4
A
6
A2B
A B C1 0 0
FG L
& & &
用译码器设计一个“ 1 线 -8 线”数据分配器
输 出地址选择信号
D=D0
D=D1
D=D2
D=D3
D=D4
D=D5
D=D6
D=D7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
数据分配器功能表
Y0
1Y
2Y
3Y
4Y
5Y
6Y
7Y0AA A12
G 2A
G 1
G 2B
74183
D
1
0
D 0
D 1
D 2
D 3
D 4
D 5
D 6
D 7
输据
入
数
输据
出
数
地址选择信号
用一片 74LS138 加三个与非门就可实现该组合逻辑电路。
可见,用译码器实现多输出逻辑函数时,优点更明显。
65 mmmF 3
7421 mmmmL
642 mmmmG 0
与非—与非形式 :
3 1
21
Y
G
YY
74138
A 0
05Y
2AG G
Y7
1
Y Y2 Y4
A
6
A2B
A B C1 0 0
FG L
& & &
用译码器设计一个“ 1 线 -8 线”数据分配器
输 出地址选择信号
D=D0
D=D1
D=D2
D=D3
D=D4
D=D5
D=D6
D=D7
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
数据分配器功能表
Y0
1Y
2Y
3Y
4Y
5Y
6Y
7Y0AA A12
G 2A
G 1
G 2B
74183
D
1
0
D 0
D 1
D 2
D 3
D 4
D 5
D 6
D 7
输据
入
数
输据
出
数
地址选择信号
四、数字显示译码器
数字显示器分类: 按显示方式分,有字型重叠式、点阵式、分段式等。 按发光物质分,有发光二极管 (LED) 式、荧光式、液晶显示等。
1 .七段式 LED 显示器
f
a
b
c
d
e
g
DP
COMd c DPe
f COM
bag
LED 显示器有两种结构:
2 .七段显示译码器 74LS48
7448 是一种与共阴极数字显示器配合使用的集成译码器。
COM
a b c d e f g DP
共阳极: 共阴极:
COM
a b c d e f g DP
b c da gfe
A3 A2 A1 A0
74LS48LT
RBIBI/RBO
1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1
a b c d e f g
输 出
1111111111111111001
BI/RBO
输入 / 输出
0123456789
101112131415
灭灯灭零试灯
功能
(输入)
1 11 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×× ×
1 00 ×
LT RBI
显示
字形输 入
0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1
× × × ×
0 0 0 0× × × ×
A3 A2 A1 A0
七段显示译码器 74LS48 的功能表
74LS48 的逻辑功能:( 1 )正常译码显示。 LT=1 , BI/RBO=1 时,对输入为十进制数 l~ 15 的二进
制码( 0001~ 1111 )进行译码,产生对应的七段显示码。
( 2 )灭零。当 LT=1 ,而输入为 0 的二进制码 0000 时,只有当 RBI =1 时,才产生 0 的七段显示码 , 如果此时输入 RBI =0 ,则译码器的 a~ g 输出全0 ,使显示器全灭;所以 RBI 称为灭零输入端。
( 3 )试灯。当 LT=0 时,无论输入怎样, a~ g 输出全 1 ,数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT 称为试灯输入端。
( 4 )特殊控制端 BI/RBO 。 BI/RBO 可以作输入端,也可以作输出端。
作输入使用时,如果 BI=0 时,不管其他输入端为何值, a~ g均输出 0 ,显示器全灭。因此 BI 称为灭灯输入端。
作输出端使用时,受控于 RBI 。当 RBI=0 ,输入为 0 的二进制码 0000 时,RBO=0 ,用以指示该片正处于灭零状态。所以, RBO 又称为灭零输出端。
将 BI/RBO 和 RBI配合使用,可以实现多位数显示时的“无效 0消隐”功能。
0 A
RBO
21
1
A A2 A
RBO
A A
RBI
2 0 3 A
RBO
13 1
a…g
AA
1
A 2A A
RBO
3 A AA
RBI
2 0 2 0
a…g
1
RBI
3 13
a…g
A
a…g
A AA A
RBI
A
RBI
1 A
a…g
0
a…gRBO RBI
03
RBO
A A
0 0
Y Y
地 址 选 择使 能
输 出输 入
1
0
0
0
0
0
0
0
0
G
0 1
D0 D0
D1 D1
D2 D2
D3 D3
D4 D4
D5 D5
D6 D6
D7 D7
× × ×
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
A2 A1 A0
集成数据选择器 74LS151 的真值表
三、数据选择器
数据选择器的应用1 .数据选择器的通道扩展
用两片 74151 组成 “ 16选 1” 数据选择器
D01D
2D
3D4D
5D6D7DG0
A1A
2A
Y Y
74151(2)
0D1DD 2D 34D5D6D7DG 0A1AA 2
Y Y
74151(1)
Y Y
≥1
1
D12 43 5DD 2A 3D 0D DD13D D2 D DD D14 11 8 1910 1DDA 615D A A 70
&
2 .实现组合逻辑函数
( 1 )当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时,可直接用数据选择器来实现逻辑函数。
例 4.3.1 用 8选 1 数据选择器 74LS151 实现逻辑函数:
ABCCABCBABCAL
解:将逻辑函数转换成最小项表达式:
=m3+m5+m6+m7
画出连线图。Y
A D34
74LS151
G7
DD D D 16 2D
Y
1 D D 02 A5
A0
A B C
L
0
1
L=AB+BC+AC
( 2 )当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例 4.3.2 试用 4选 1 数据选择器实现逻辑函数:
解:将 A 、 B 接到地址输入端, C 加到适当的数据输入端。
作出逻辑函数 L 的真值表,根据真值表画出连线图。
CABCABL
真值表
A B C L
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
1
1
0
1
1
A3 DD
12D
Y
1 D 0A
0
A B01
C
4 1选 数据选择器
L
1
四、 数值比较器数值比较器——比较两个位数相同的二进制数的大小
由真值表写出逻辑表达式:
由表达式画出逻辑图。
BAF BA >
BAF BA <
ABBAF BA
输 入 输 出
A B FA > B FA < B FA=B
0 0
0 1
1 0
1 1
0 0 1
0 1 0
1 0 0
0 0 1
FA£¾B
FA£¼B
FA£½B≥1
&
&
A 1
B1
1 . 1 位数值比较器
列出真值表
2 .考虑低位比较结果的多位比较器
例: 2 位数值比较器
A1 > B1
A1 < B1
A1 = B1
A1 = B1
A1 = B1
A1 = B1
A1 = B1
A1 B1
数 值 输 入
× ×
× ×
A0 > B0
A0 < B0
A0 = B0
A0 = B0
A0 = B0
A0 B0
输 出级 联 输 入
1 0 0
0 1 0
1 0 0
0 1 0
1 0 0
0 1 0
0 0 1
× × ×
× × ×
× × ×
× × ×
1 0 0
0 1 0
0 0 1
FA> B FA< B FA=BIA> B IA< B IA=B
2 位数值比较器的真值表
由真值表写出逻辑表达式:
由表达式画出逻辑图:
BABA IBABABABABAF >> > ))))) 0011001111 ((((>(
BABA IBABABABABAF << << ))))) 0011001111 (((((
BABA IBABAF )) 0011 ((
1
1
1
1
&
&
&
≥1
&
≥1
A 1£¼ B 1
A 1 £¾B 1
A 0 £¾B 0
1£½B 1
A 0 £½B 0
£¼B 00A
≥1
≥1
&
&
&
&
&
FA£¼B
A£¾BF
FA£½BI A£½B
A£¾BII A£¼B
B
A
1
0
1
0
B
AA
集成数值比较器及其应用
2 .数值比较器的位数扩展
( 1 )串联方式
用 2 片 7485 组成 8 位二进制数比较器。
1 .集成数值比较器 74LS85 4 位二进制数比较器 23
F
1
0
I
B
0
IA£½B
A B
0
A£¼B
A A
A3 13 2
F
74LS85
B
F
A
A
A£¼B
1
I
1
A£¾B
B
A£½B
A
2
2
3B
B
A
A£¾B
0
BB
6 BB 4 AA7 6 57 45B AA B
B3
A£¼B
74LS85(1)
1 1
13 B2
A
2
0
0
B
F
3A
F I
A
B
A£¾B
2
A£¾B
A
3 B A
A£½B
0B A
F
A£¼B
A 1
AI
B 2
I
B
A£½B
0
01
0F
A3
A£¼B
2
A£¾B
B
A£¾BF
74LS85(2)
BA
F
A1A
A£¼B
0A£½B
A£½B
I0B
I
B 3 2
I
1
FA£¾BA£¼BFA£½BF
( 2 )并联方式
并联方式比串联方式的速度快。
用 5 片 7485 组成 16 位二进制数比较器
BA233 12B AA B 001BA
A£½B
A£¾BI
A£¼B
I
I
F A£¾BA£¼B F1
0
07485 4( )
A 03 A3 AB 2A B1B B 02 1
II
A£½B
A£¾B
IA£¼B
A£¼BF A£¾BF
7485 3( )
02B A1 0
I0
3
A£¾B
A
F
1
F
AB
0A£½B
BI
A£¼B
2 B
A£¾B
A£¼B7485 5( )
I
3 A
1FA£½B
FA£½B FA£¾BA£¼BF
8A8B12A12B
A
A£½B
0
A£¾B
4
I
B
A£¼B
AI
0
A B
1A£¾B
0
3
A£¼B
0B
0
2 1
0
F
A 0A AA
1
B
A
A£¼B
B
I
3 B
7485 2( )F
02B3
7485 1( )
B 2
0
2 A
1
0
A£¾B
3 1
I
0
1
F
A£¾B
A£¼BI
B
A£½B
0I
B
4 A
F
1
加法器
一、加法器的基本概念及工作原理 加法器——实现两个二进制数的加法运算 1 .半加器——只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出半加器的真值表:
BABABAS ABC
画出逻辑电路图。
由真值表直接写出表达式 :
A
B
C
S
&
=1
输 入 输 出
被加数 A 加数 B 和数 S 进位数 C
0 0
0 1
1 0
1 1
0 0
1 0
1 0
0 1
如果想用与非门组成半加器,则将上式变换成与非形式:
画出用与非门组成的半加器。
BBAABABABABAS
ABBABA
ABBABABABBAA )()(
A
B
S
C
∑
CO
&
&
&
&
&
A
B
S
C
C=AB=AB
2 .全加器——能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式,再经代数法化简和转换得:
1iii1iii1iii1iiii CBACBACBACBAS
1iii1iii1iii CBACBACBA )()(
1iiiiii1iii1iiii CBACBACBACBAC 1
1i-iiii )C( BABA
输 入 输 出
Ai Bi Ci-1 Si Ci
0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
0 01 01 00 11 00 10 11 1
画出全加器的逻辑电路图:
1iiii CBAS
1i-iiiii CBABAC )(
∑
CO
A
Bi
i
i-1C Ci
S i
CI
逻辑符号
=1
=1
A
B
C
S
i
i
i
i
C i-1
&≥1
二、多位数加法器
4 位串行进位加法器
iB C i-1iA
S iiC
B C -10A0
0S
∑B i i-1CA i
iSiC
1 01A CB
1S
∑B i i-1CA i
iSiC
2 12A CB
2S
∑B i i-1CA i
iSiC
3 23A CB
3S
∑
C3
L
3.3 组合逻辑电路中的竞争冒险 竞争冒险——由于延迟时间的存在,当一个输入信号经过多条路径传送后又重新会合到某个门上,由于不同路径上门的级数不同,导致到达会合点的时间有先有后,从而产生瞬间的错误输出。
由于 G1 门的延迟时间 tpd2 输出端出现了一个正向窄脉冲。
一、产生竞争冒险的原因1.产生“ 1冒险”例:电路如图,已知输入波形,画输出波形。
AAL
1A
L=A A
G 1
G 2
&
解:A
A
2.产生“ 0冒险”
二、冒险现象的识别 可采用代数法来判断一个组合电路是否存在冒险: 写出组合逻辑电路的逻辑表达式,当某些逻辑变量取特定
值( 0 或 1 )时,如果表达式能转换为:
AAL 则存在 1冒险;
AAL 则存在 0 冒险 。
1A
L=A+A
G 1
G 2
≥1
A
A
L
例 3.3.1: 判断图示电路是否存在冒险,如有,指出冒险类型,画出输出波形。
解:写出逻辑表达式:
CCL 若输入变量 A = B = l ,则有:
因此,该电路存在 0冒险。画出 A = B = l 时 L 的波
形。
BCCAL
&
&
&
≥1 L=AC+BCC
A
B BC
AC
C
C
A=B=
11
BC
AC
L
( 2 )变换逻辑式,消去互补变量
例 3.5.2 的逻辑式
三、冒险现象的消除方法1 .修改逻辑设计( 1 )增加冗余项在例 3.5.1 的电路中,存在冒险现象。如在其表达式中增加乘积项 AB ,使其变为:
例 3.3.2: 判断函数 是否存在冒险:解:如果令A= C= 0 ,则有 BBL
))(( CBBAL
ABBCCAL
))(( CBBAL
BCACBAL
因此,该电路存在 l 冒险。
则在原来产生冒险的条件 A= B= 1 时, L=1 ,不会产生冒险。
存在冒险现象。如将其变换为:
则在原来产生冒险的条件 A= C= 0 时, L=0 ,不会产生冒险。
2 .增加选通信号 在电路中增加一个选通脉冲,接到可能产生冒险的门电路的输入端。当输入信号转换完成,进入稳态后,才引入选通脉冲,将门打开。这样,输出就不会出现冒险脉冲。3 .增加输出滤波电容 在可能产生冒险的门电路输出端并接一个滤波电容(一般为 4~ 2
0pF ),利用电容两端的电压不能突变的特性,使输出波形上升沿和下降沿都变的比较缓慢,从而起到消除冒险现象的作用。
A
A
1A
L=A A
G 1
G 2
&
C
L
本章小结
1 .组合逻辑电路的特点是,电路任一时刻的输出状态只决定于该时刻各输入状态的组合,而与电路的原状态无关。组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路。
2 .组合逻辑电路的分析步骤为:写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。
3 .组合逻辑电路的设计步骤为:根据设计求列出真值表→写出逻辑表达式 (或填写卡诺图 ) →逻辑化简和变换→画出逻辑图
4 .常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较器、加法器等。
5 .上述组合逻辑器件除了具有其基本功能外,还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是:使用 MSI 芯片的个数和品种型号最少,芯片之间的连线最少
6 .用 MSI 芯片设计组合逻辑电路最简单和最常用的方法是,用数据选择器设计多输入、单输出的逻辑函数;用二进制译码器设计多输入、多输出的逻辑函数。
Top Related