计算机组成原理讲义第 1 章 计算机的逻辑部件

诀窍详细内容请参阅王诚主编

“计算机组成原理”

本章主要教学内容

⒈ 三态电路：介绍三态电路的原理、参数及使用特点。掌握总线上三态驱动器驱动三态接收器时输入、输出电流的计算方法。

⒉ 算术逻辑单元：掌握其分析和设计方法。⒊ 触发器：掌握其触发方式特点及其参数。⒋ 阵列逻辑部件：了解其原理及其使用特点。

第 1 章 计算机的逻辑部件

1.1 三态门1.2 计算机中常用的组合逻辑电路1.3 时序逻辑电路1.4 阵列逻辑电路

1.1 三态门

1.1.1 原理 1.1.2 参数1.1.3 三态电路的种类及它们的应用

1.1.1 原理

* TTL 电路：传输速度快、驱动能力强，但只能输出“ 0” 或“ 1” 两态，不能“线与”驱动总线。

* 集极开路输出结构电路：其输出可“线与”驱动总线，但效率低。

1.1.1 原理（续）

⒈ 三态逻辑电路：既具有 TTL 电路的优点，又具有集极开路输出结构电路的优点。

⒉ 三态：正常“ 0” 态、正常“ 1” 态和高阻态。⒊ 三态逻辑开关模型：见图 1.1 。⒋ 三态“与非”门功能表及图形符号：见图 1.2 。⒌ 三态门驱动总线方式：见图 1.3 。

1.1.2 参数

⒈ 开关参数⑴tPLH, tPHL: 电路处于正常态时数据输入到数据输出的上升沿和下降沿延迟。⑵tPZH, tPZL: 电路由高阻态转到正常“ 1” 态，以及由高阻态转到正常“ 0” 态所需时间。⑶tPHZ, tPLZ: 电路由正常“ 1” 态转到高阻态，以及由正常“ 0” 态转到高阻态所需时间。

1.1.2 参数（续）

⒉ 直流参数⑴ 与普通 TTL 门直流参数相比的显著特点：第一，正常“ 1” 态输出电流比一般 TTL 的大。第二，高阻态输出漏电流比集极开路门电路的小。第三，输出为高阻态时数据输入的“ 0” 输入电 流非常小。⑵ 使用三态门的优势：第一，很多三态门驱动电路可以“线与”输出。第二，总线所驱动的三态门可以大大增加。

1.1.3 三态电路的种类及其应用

⒈ 三态缓冲器及三态驱动器⑴ 三态缓冲器：见图 1.8 ， 4 三态缓冲门。⑵ 三态驱动器：见图 1.9 ， 6 三态驱动门。⑶ 三态缓冲器和驱动器的一个主要用途就是作为TTL 系统和总线之间的接口，如图 1.12 。

⒉ 双向总线驱动器 / 接收器既可用于接收来自双向总线 DB 的数据，由可把总线 DI 的数据经驱动器向双向总线发送，如图 1.12 。

1.2 计算机中常用的组合逻辑电路

⒈ 如果逻辑电路的输出仅与当时输入状态有关，而与过去的输入状态无关，称其为组合逻辑电路。

⒉ 常见的组合逻辑电路有加法器、算术逻辑单元、译码器及数据选择器等。

1.2.1 加法器

⒈ 半加器：不考虑进位输入的两个数码 Xn,Yn 相加。⑴ 半加和表达式： Hn=Xn⊕ Yn 。⑵ 功能表及逻辑图：见图 1.13(a) 、 (b) 。

⒉ 全加器：考虑进位输入的两个数码 Xn,Yn 相加。⑴ 全加和表达式： Fn=Xn⊕ Yn⊕ Cn-1 。进位输出表达式： Cn=Xn.Yn+Xn.Cn-1+Yn.Cn-1 。⑵ 功能表及逻辑图：见图 1.14(a) 、 1.14(c),

1.2.1 加法器（续）

⒊n 位加法器：n 个全加器相连形成 n 位加法器；见图 1.15 串行加法器。

⒋ 超前进位加法器：采用“超前进位产生电路”同时形成各位进位；见图 1.16 4 位超前进位加法器。

1.2.2 算术逻辑单元 (ALU)

⒈ 定义：进行多种算术运算和逻辑运算的组合逻辑电路。

⒉ 基本逻辑结构：超前进位加法器。

⒊ 举例：美国 SN74181 型 4 位 ALU 中规模集成电路。

1.2.3 译码器

⒈ 结构：⑴n 个输入变量， 2n 个（或少于 2n 个）输出，每 个输出对应于 n 个输入变量的一个最小项。⑵ 当输入为某一组合时，对应的仅有一个输出为“ 0” ，其余输出均为“ 1” （或为“ 0” ）。

⒉ 用途：把输入代码译成相应的控制电位，以实现代码所要求的操作。

⒊ 例：图 1.23 2 输入 4 输出译码器；图 1.24 两块3 输入译码器扩展成 4 输入译码器。

1.2.4 数据选择器

⒈ 结构：数据选择器又称多路开关，是以“与或”门或“与或非”门为主的电路。

⒉ 用途：在选择信号的作用下，从多个输入通道中选择某一个通道的数据作为输出。。

⒊ 例：图 1.25 “ 双 4 通道选 1” 数据选择器；图 1.26 “32 通道选 1” 数据选择器。

1.3 时序逻辑电路

⒈ 如果逻辑电路的输出状态不仅与当时输入状态有关，而且还与电路在此以前的输入状态有关，称其为时序逻辑电路。

⒉ 时序逻辑电路内必须有能存储信息的记忆元件——触发器，触发器是构成时序电路的基础。

1.3.1 触发器

* 触发器可按时钟控制方式划分（电位、边沿及主 - 从等），也可按功能划分（ R-S 型、 D 型及J-K 型等）。

* 同一功能触发器可由不同触发方式来实现。

1.3.1 触发器（续）

⒈ 电位触发方式触发器：如图 1.28当同步控制信号为约定电平时，触发器接收输入数据；为非约定电平时，保持不变。

⒉边沿触发方式触发器：如图 1.29当时钟脉冲为约定跳变时，触发器接收输入数据；为非约定跳变时，不接收数据。

1.3.1 触发器（续）

⒊ 主 - 从触发方式触发器：⑴ 主 -从 R-S 触发器：如图 1.30

由两个 R-S 型电位触发器级联而成，主触发器接收输入数据，从触发器接收主触发器的输出，主、从触发器的同步控制信号是互补的。⑵ 主 -从 J-K 触发器：如图 1.31若将主 -从 R-S 触发器的 Q和非 Q分别与 R和 S相连，再增设 J和 K输入端，就构成主 -从 J-K 触发器。

1.3.2 寄存器和移位寄存器

⒈寄存器：如图 1.32常用正边沿触发 D 触发器和锁存器，在 CP 正沿作用下，外部数据才能进入寄存器。

⒉移位寄存器：如图 1.33 有移位功能的寄存器称为移位寄存器，每来一个CP ，寄存器中的数向左或向右移一位。

1.3.3 计数器

* 计数器由移位寄存器构成。

⒈按时钟作用方式划分： 同步计数器和异步计数器。⒉按计数进位划分： 二进制和十进制，如图 1.39 。

1.3.4 时序逻辑电路的开关特性

⒈CP 到触发器输出的传输延迟；⒉ 数据建立时间和数据保持时间；⒊ 直接置“ 0”脉冲宽度和直接置“ 1”脉冲宽度；⒋ 直接置“ 0” 、直接置“ 1”信号至输出的传输延

迟；⒌ 直接置“ 0” 、直接置“ 1”信号的恢复时间；⒍时钟脉冲的最小宽度及最高时钟工作频率。

1.4 阵列逻辑电路⒈读 /写存储器（ Random Access Memory,RAM ）；⒉ 只读存储器（ Read Only Memory,ROM ）；⒊ 可编程序逻辑阵列

（ Programmable Logic Array,PLA ）；⒋ 可编程序阵列逻辑

（ Programmable Array Logic,PAL ）；⒌ 通用阵列逻辑（ General Array Logic,GAL ）；⒍可编程门阵列（ Programmable Gate

Array,PGA ）；⒎可编程宏单元阵列

（ Programmable Macrocell Array,PMA ）

1.4.1 ROM

1.4.2 可编程序逻辑阵列 PLA

1.4.3 可编程序阵列逻辑 PAL

1.4.4 通用阵列逻辑 GAL

序号

①②③④⑤⑥⑦⑧⑨⑩⑴⑵⑶⑷⑸⑹⑺⑻⑼⑽⑾⑿⒀⒁⒂⒃⒄⒅⒆⒇⒈⒉⒊⒋⒌⒍⒎⒏⒐⒑⒒⒓⒔⒕⒖⒗⒘⒙⒚⒛