本章目录 4.1 主存储器处于全机中心地位 4.2 主存储器分类 4.3...

1Computer System Organization and Architecture返回目录

本章目录 4.1 主存储器处于全机中心地位 4.2 主存储器分类 4.3 主存储器的主要技术指标 4.4 主存储器的基本操作 4.5 读／写存储器 ( 即随机存储器 (RAM)) 4.6 非易失性半导体存储器 4.7DRAM 的研制与发展 4.8 半导体存储器的组成与控制 4.9 多体交叉存储器


本章学习目标本章学习目标

掌握半导体存储器的分类、组成及组成部件的作用及工作原理、读 /写操作的基本过程。掌握 SRAM、 DRAM芯片的组成特点、工作过程、典型芯片的引脚信号、了解 DRAM刷新的基本概念。了了半导体存储器的组成和控制、多体交叉存储器间。


4.1 4.1 主存储器处于全机中心地位主存储器处于全机中心地位

返回本章首页

存储器作用：当前计算机正在执行的程序和数据均存放在存储器中 . DMA 技术和输入 / 输出技术 , 在存储器与输入 / 输出系统之间直接传送数据共享存储器的多处理机 , 利用存储器存放共享数据 , 并实现处理机之间的通信

输出设备

输入设备

存储器控

制器

运算器


0000H 0001H 0002H

XXXXH

读写控制总线数据总线

地址译码器地址内容

地址总线

存储器的逻辑结构示意图返回本节


4.2 4.2 主存储器的分类主存储器的分类 RAM( 随机存储器 )

了静态 RAM了动态 DRAM

ROM( 只读存储器 ) PROM( 可编程序的只读存储器 ) EPROM ( 可擦除可编程序的只读存储器 ) EEPROM( 可用电擦除的可编程序的只读存储器 ) Flash M: 快闪存储器（可以整块擦除，也可局部擦除）

易失性存储器

非易失性存储器


半导体存储器的分类

半导体存储器只读存储器 ROM

随机读写存储器RAM

Flash M快速闪存储器

可编程ROM （PROM）可擦除ROM （EPPROM）电擦除ROM （E2PROM）

静态RAM （SRAM）动态RAM （DRAM）

返回本节


4.2 4.2 主存储器的主要技术指标主存储器的主要技术指标

（ 1 ）易失性（ 2 ）只读性（ 3 ）位容量（ 4 ）功耗（ 5 ）速度（ 6 ）价格（ 7 ）可靠性

返回本节

主存储器技术指标：断电后数据是否丢失存储数据是否可擦写

存取时间存储周期


主存储器的主要技术指标主存储器的主要技术指标ⅠⅠ 容量

了计算机可寻址的最小单位是一个存储字了一个存储字所包括的二进制位数称为字长了一个字节为 8 个二进制位了一个字可以由若干字节组成了有些计算机可以按“字节”寻址 , 这种机器称为“字节可寻址”计算机了容量 = 主存储器存储单元总数 × 存储字长


主存储器的主要技术指标主存储器的主要技术指标ⅡⅡ 存储器存取时间 (Memory Access Time)

了启动一次存储器操作到完成该操作所经历的时间存储周期 (Memory Cycle Time)

了连续启动两次独立的存储器操作 ( 例如连续两次读操作 ) 所需间隔的最小时间说明：

了通常存储周期略大于存取时间了具有合适价格的主存储器能提供信息的速度总跟不上 CPU 的处理速度


4.44.4 主存储器的基本操作主存储器的基本操作读操作：存储器→ CPU

了 CPU 把信息字的地址送到 AR, 经地址总线送往主存储器 .了 CPU 发读 (Read) 命令 .了 CPU 等待主存储器的 Ready 回答信号 ,Ready 为 1, 表示信息已读出经数据总线 , 送入 DR

写操作： CPU→ 存储器了 CPU 把信息字的地址送到 AR ，经地址总线送往主存储器 , 并将信息字送往 DR.了 CPU 发写 (Write) 命令 .了 CPU 等待主存储器的 Ready 回答信号 ,Ready 为 1, 表示信息已从 DR 经数据总线写入主存储器

读 / 写

Ready

nk 地址总线数据总线控制总线

CPUAR DR

主存储器


4.5 4.5 随机读写存储器（随机读写存储器（ RAMRAM ））

4.5.1 静态 RAM 4.5.2 动态 RAM

返回本章首页


4.5.1 4.5.1 静态静态 SRAMSRAM

1．基本存储电路单元（六管静态存储电路）（ 1 ）存储单元和存储器VCC （ +5V ）

A BT1 T2

T3 T4

图 4-2-1 基本存储电路单元


图 4-2-2 六管基本存储电路单元


2 静态 RAM的结构

图 4.4 1K 存储器框图


3． SRAM芯片实例常用典型的 SRAM 芯片有 6116 、 6264 、 62256等。

A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2

GND

—— —— —— —— —— ——

—— —— —— —— —— ——

VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3

1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13


静态存储器的主要技术参数静态存储器的主要技术参数ⅠⅠ 读周期

了地址读数时间了片选读时间了片选禁止到输出的传输延迟时间了地址对片选的建立时间 LHCS→Dour


静态存储器的主要技术参数静态存储器的主要技术参数ⅡⅡ 写周期

了地址对写允许WE 的建立时间了地址对写允许WE 的保持时间了片选对写控制的建立时间了片选对写控制的保持时间了输入数据对写允许的建立时间了数据对写允许的保持时间了最小写允许宽度了读出恢复时间了写允许到输出的传输延迟


4.5.2 4.5.2 动态动态 RAM RAM

1．动态 RAM的存储单元（单管动态存储电路）


动态存储器动态存储器 (DRAM)(DRAM) 单管存储单元

了写入 : 字线为高电平 ,T 导通 , 写 1: 数据线为低电平 ,VDD 通过 T对 Cs充电写 0: 数据线为高电平 ,Cs 通过 T 放电

了读出 : 数据线预充电至高电平 ; 当字线出现高电平后 ,T导通 , 若原来 Cs充有电荷 ,则 Cs 放电 ,使数据线电位下降 , 经放大后 , 读出为 1; 若原来 Cs 上无电荷 ,则数据线无电位变化 , 放大器无输出 , 读出为 0. 读出后 , 若原来 Cs充有电荷也被放掉了 , 和没有充电一样 ,因此读出是破坏性的 ,故读出后要立即对单元进行“重写” , 以恢复原信息


16K16K11 动态存储器框图动态存储器框图


16K16K11 动态存储器框图说明动态存储器框图说明 16K=214 地址码为 14 位 , 为了减少封装引脚数 , 地址码分两批 (每批 7 位 ) 送至存储器 .先送行地址 ,后送列地址 . 16K位存储单元矩阵由两个 64128阵列组成 . 读出信号保留在读出放大器中 . 读出时 , 读出放大器又使相应的存储单元的存储信息自动恢复 ( 重写 ), 所以读出放大器还用作再生放大器 . 再生 : 通过电容的充电来保存信息 ,但漏电阻的存在 ,其电荷会逐渐漏掉 , 从而使存储的信息丢失 .因此 ,必须在电荷漏掉以前就进行充电 , 这充电过程称为再生 ,或称为刷新 .

了读出过程就能使信息得以恢复 , 由于每列都有读出放大器 ,因此只要依次改变行地址 ,轮流对存储矩阵的每一行的所有单元同时进行读出 , 当把所有行全部读出一遍 ,就完成了再生


DRAMDRAM 芯片逻辑芯片逻辑 (16M(16M 位位 )) 16M 位 DRAM结构：


动态存储器的工作方式动态存储器的工作方式读工作方式写工作方式读 - 改写工作方式

了在一个 RAS 周期内，先读出某一单元内容，然后再把新数据改写进该单元。页面工作方式

了保持 RAS 为低，改变列地址，实现对某一行的读写减少两次输入地址带来的访问延迟 ,访问速度提高 2 到 3倍

再生（刷新）工作方式 DRAM 与 SRAM 的比较

了 DRAM每片容量大，引脚少 ; 价格低 ; 功率低 ;了但速度低，须再生了 SRAM 一般用作容量不大的高速存储器


4.64.6 非易失性半导体存储器非易失性半导体存储器只读存储器 (ROM)

了掩膜式 ROM ，由芯片制造商在制造时写入内容可编程序的只读存储器 (PROM)

了有熔丝式 PROM ，刚出厂的产品熔丝是全部接通的，使用前，用户根据需要断开某些单元的熔丝 ( 写入 ) 可擦除可编程序的只读存储器 (EPROM)

了产品出厂时 , 所有存储单元都不导通 , 当浮置栅注入电子后 , 存储单元将通导 ;当芯片用紫外线照射后 ,浮置栅上的电子将逸散, 即整体擦除可用电擦除的可编程序的只读存储器 (E2PROM)

了编程原理和 EPROM同 ,但读写操作可按每个位或每字节进行 (类似于 SRAM),但每字节的写入周期要几毫秒 ,寿命为 10万次 . 快闪存储器 (Flash Memory)

了用电擦除 ,但只能整体擦除或分区擦除


半导体存储器的类型半导体存储器的类型存储器类型种类可擦除性写机制易散失性

RAM 读 -写存储器电，字节级电信号易散失ROM 只读存储器不能掩膜位写非散失PROM 只读存储器不能电信号非散失EPROM 写一次读多次紫外线芯片级电信号非散失EEPROM 写多次读多次电，字节级电信号非散失Flash 写多次读多次电，块级电信号非散失


存储器的主要应用存储器的主要应用存储器应用SRAM cache(高速缓冲存储器 )DRAM 计算机主存储器ROM 固定程序 ,微程序控制存储器PROM 用户自编程序 , 用于工业控制机或电器 EPROM 用户编写并可修改程序

或产品试制阶段试编程序EEPROM IC卡上存储信息Flash Memory 固态盘 ,IC卡


4.7 DRAM4.7 DRAM 的研制与发展的研制与发展ⅠⅠ 增强型 DRAM (EDRAM) (异步 )

了 EDRAM 的存取时间和周期时间比普通 DRAM减少一半了集成了小容量 SRAM,SRAM 中保存的是最后一次读操作所在行的全部内容

Cache DRAM (CDRAM) (异步 ) 了有比 EDRAM更大的 SRAM了 SRAM 能作为真正的 Cache使用 , 即不仅最近存取的一行了 SRAM 也可以用作支持串行存取数据块的缓冲器


DRAMDRAM 的研制与发展的研制与发展ⅡⅡ EDO DRAM (异步 )

了普通 DRAM, 输入行地址和列地址后必须等待电路稳定 ,才能有效的读写数据 , 等待读 / 写周期完成后才能输入下一个地址 ; 而 EDO 在读出放大器之后 ,增加一个锁存器 ,于是在整个 CAS 周期都能有效输出数据 ,因此 ,EDO 不必等待当前的读 / 写周期完成即可启动下一个读 / 写周期同步 DRAM (SDRAM)

了典型的 DRAM 是异步工作的 ,CPU 送出地址和控制信号到存储器后 , 要等待存储器的 Ready 信号的返回 ,才能继续工作 ; 而 SDRAM 与 CPU 之间的数据传送是同步的 ,CPU 送地址和控制命令到 SDRAM( 由 SDRAM锁存 ),至SDRAM 完成操作的时间是已知的 , 在此其间 CPU 可进行其他工作 ,而不必等待之 .


同步动态同步动态 RAMRAM•SDRAM采用成组传送方式 ,除了传送第一个数据需要地址建立时间和行线充电时间以外, 在以后顺序读出数据时 , 均可省去上述时间 .

•SDRAM内有方式寄存器和控制逻辑 ,①允许设置成组传送数据长度②允许设定 SDRAM接收命令到传送数据的等待时间即它有一个 256字节的 EEPROM,其中存放内存的速度 ,容量 ,电压与行 ,列地址带宽•SDRAM有两个存储体提供了并行操作的机会 .


DRAMDRAM 的研制与发展的研制与发展ⅢⅢ Rambus DRAM (RDRAM)

了 RDRAM采用垂直封装 ,装配非常紧凑了它与 CPU 之间传送数据是通过专用的 RDRAM 总线进行的 , 除了开始传送需要较大存取时间 , 以后可达到 500Mb/s 的传输率

集成随机存储器 (IRAM)了习惯上所说的 RAM条 , 包括存储单元阵列 ,刷新逻辑,裁决逻辑 , 地址分时 , 控制逻辑及时序 .了 30pin SIMM 始用于 80286了 72pin SIMM 始用于 80486了 168pin DIMM 始用于 Pentium(PC66, PC100, PC133)


DRAMDRAM 的研制与发展的研制与发展ⅣⅣ了例 : SAMSUNG的 KMM375S1620BT

容量 16M×72 的 SDRAM DIMM(128MB带奇偶校验 ), 上面集成了 18 片 16M×4 的 SDRAM 芯片 ,2K SPD串行 EEPROM, 以及锁相环 PLL等辅助电路工作电压为 3.3±0.3V,LVTTL输入 / 输出兼容 ,支持突发模式 ,自动及自刷新速率 4K/64ms,符合 PC100标准 , 最高频率可达 125Mz

ASIC DRAM了根据用户需求而设计的专用存储器芯片 , 例 Video Memory,双端口存储器 .

DDR SDRAM——双倍速率 SDRAM


4.8 4.8 半导体存储器的组成与控制半导体存储器的组成与控制ⅠⅠ 位扩展

了对数据位进行扩展（并联）字扩展

了对地址空间进行扩展（串联）字位扩展

了对地址空间进行字方向和位方向同时扩展


位扩展位扩展ⅠⅠ


位扩展位扩展ⅡⅡ

用 1024×1 位的芯片组成 1K RAM 的框图

A0 ︰︰ A9

D0 ︰︰︰ D7

8

I / O 7

I / O

6

I / O 5

I / O

4

I / O 3

I / O

2

I / O 1

1024× 1 I / O

地址线

数据线


字扩展字扩展ⅠⅠ


字扩展字扩展ⅡⅡ

用 256×4 位的芯片组成 1K RAM 的框图


字位扩展字位扩展ⅠⅠ


用 2114 芯片组成 4K RAM 线选控制译码结构图

字位扩展字位扩展ⅡⅡ


用 2114 芯片组成 4K RAM 局部译码结构图

字位扩展字位扩展ⅡⅡ -2-2


用 2114 芯片组成 4K RAM 全局译码结构图

A9～A0

D7～D0

A9～A0 CS

2114 WE D7～D0

6：64译码器

A9～A0

D7～D0

A9～A0 CS

2114 WE D7～D0

A9～A0

D7～D0

A9～A0 CS

2114 WE D7～D0

A9～A0

D7～D0

A9～A0 CS

2114 WE

D7～D0

A9～A0

D7～D0

A9～A0 CS

2114 WE

D7～D0

A9～A0

D7～D0

A9～A0 CS

2114 WE D7～D0

A15～A10

A9～A0

I O/M

CPU

WE

D7～D0

返回本节

字位扩展字位扩展ⅡⅡ -3-3


SRAMSRAM 与与 CPUCPU 的接口特性的接口特性 SRAM 的外部接口信号线：

了地址线—— Ai了数据线—— Di了片选线—— CE(或 CS)了读 / 写控制线——WE或WE/OE

SRAM 与 CPU 的接口方法是：了低位地址线、数据线直接相连了高位地址线经译码后产生片选信号 CS了控制总线组合形成读 / 写控制信号 WE或WE/OE


半导体存储器的组成与控制半导体存储器的组成与控制ⅡⅡ 存储控制

了集中刷新：在一个刷新周期内 , 利用一段固定的时间,依次对存储器的所有行逐一再生 , 在此其间停止对存储器的读和写 . 例 : 存储器有 1024 行 , 系统工作时间为 200ns,RAM刷新周期为 2ms. 这样 , 一个刷新周期内共有 10000个工作周期 ,其中用于再生为 1024 个工作周期 ,用于读和写为 8976 个工作周期 . 了分布式刷新：采取在 2ms 时间内分散地将 1024 行刷新一遍的方法 . 具体做法是将刷新周期除以行数 ,得到两次刷新操作的时间间隔 , 上例中 ,2ms 除以 1024 等于 1953ns, 即每隔 1953ns产生一次刷新请求 .

存储校验线路


4.9 4.9 多体交叉存储器多体交叉存储器存储器的结构技术：增加存储器的数据宽度

了例如 , 一次读出 64 位采用多体交叉存储器

了低位多体交叉2 的 k次幂模块 : 线路简单 ,但容易发生冲突质数模块 : 不易冲突 ,但有复杂线路实现物理地址到模块号及块内地址的转换

了存储体的存取周期没有变 ,但对 CPU来说速度提高了若干倍


多体交叉存储器多体交叉存储器 (( 编址方式编址方式 ))


多体交叉存储器多体交叉存储器 (( 工作时间图工作时间图 ))

交叉访问

本章目录 4.1 主存储器处于全机中心地位 4.2 主存储器分类 4.3...

Documents

Transcript of 本章目录 4.1 主存储器处于全机中心地位 4.2 主存储器分类 4.3...