디지털회로설계 _ 강의안 10 13. JK, D, T 플립플럽

목적

1. JK 플립플롭의 동작 이해 2. D 플립플롭의 동작 이해 3. T 플립플롭의 동작 이해

3. JK 플립플롭

■ 진리표

입력 출력 출력상태J K Qt+1 Qt+1

0 0 Qt Qt 무변화0 1 0 1 Reset

1 0 1 0 Set

1 1 Qt Qt 토글

■ 특성 방정식을 이끌어 내기 위한 진리표

J K Qt Qt+1

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0

■ 특성 방정식

KQtJ

00 01 11 10

0 0 1 0 0

1 1 1 0 1

Qt+1 = J Qt + K Qt

■ 토글 동작하는 JK 플립플롭

■ Master-Slave JK 플립플롭

4. D 플립플롭

D Qt Qt+1 Qt+1

0 0 0 1

0 1 0 1

1 0 1 0

1 1 1 0

Qt+1 = D

■ D 래치

5. T 플립플롭

실험 - 응용 실험 : p 231 ~

1. IC 7473 을 이용한 실험 => JK Flip Flop

2. IC 7474 를 이용한 실험 => D Flip Flop

보고서

1. 실험 결과

2. 실험결과 및 고찰 (2,3,4 제외 )