TRƯỜNG ĐẠI HỌC BÁCH KHOA TP.HCMKHOA ĐIỆN – ĐIỆN TỬ

BỘ MÔN ĐIỆN TỬ

TP.HCM, 2011

Nội dung

1. Giới thiệu KIT DE1

2. Hướng dẫn thiết kế với phần mềm Quartus II

3. Ví dụ

Nội dung

1. Giới thiệu KIT DE1

2. Hướng dẫn thiết kế với phần mềm Quartus II

3. Ví dụ

1. Giới thiệu KIT DE1

2. Hướng dẫn thiết kế với phần mềm Quartus II

3. Ví dụ

Nội dung

Hướng dẫn thiết kế với phần mềmQuartus II của Altera

Khởi tạo một Project

Thiết kế đầu vào dùngVerilog (hoặc VHDL)

Biên dịch mạchđã được thiết kế

Gán chân(pins assignment)

Nạp chương trìnhlên KIT& kiểm tra

Mô phỏng mạchđã được thiết kế

Hướng dẫn thiết kế với phần mềmQuartus II của Altera

Khởi tạo một Project

Thiết kế đầu vào dùngVerilog (hoặc VHDL)

Biên dịch mạchđã được thiết kế

Gán chân(pins assignment)

Nạp chương trìnhlên KIT& kiểm tra

Mô phỏng mạchđã được thiết kế

1. Khởi tạo một Project (1/10)

1. Khởi tạo một Project (2/10)

File→→→→New Project Wizard…

1. Khởi tạo một Project (3/10)

�Click vào hộp (box) Don’t show me this introduction again

�Tiếp theo nhấp Next

1. Khởi tạo một Project (4/10)

Lưu ý: tên Project không được dùng khoảng trắng

1. Khởi tạo một Project (5/10)

� Xuất hiện thông báo:

� Nhấn Yes

1. Khởi tạo một Project (6/10)

� Tiếp tục nhấn Next

1. Khởi tạo một Project (7/10)

� Chọn chip Cyclone II EP2C20F484C7 (FPGA được sử dụng trên board DE1)

� Chọn chip Cyclone II EP2C35F672C6 (FPGA được sử dụng trên board DE2)

� Nhấn Next

1. Khởi tạo một Project (8/10)

� Không cần chọn EDA (Electronic Design Automation) Tool nào

� Nhấn Next

1. Khởi tạo một Project (9/10)

� Bảng tóm tắt các thông số cài đặt cho Project

� Nhấn Finish

Hiển thị của Quartus II cho Project đã được tạo ra

1. Khởi tạo một Project (10/10)

Hướng dẫn thiết kế với phần mềmQuartus II của Altera

Khởi tạo một Project

Thiết kế đầu vào dùngVerilog (hoặc VHDL)

Biên dịch mạchđã được thiết kế

Gán chân(pins assignment)

Nạp chương trìnhlên KIT& kiểm tra

Mô phỏng mạchđã được thiết kế

Ví dụ ta thiết kế mạch sau dùng ngôn ngữ Verilog

f = x1⊕⊕⊕⊕ x2

2. Thiết kế đầu vào dùng Verilog (hoặc VHDL) (1/7)

File→→→→New…

2. Thiết kế đầu vào dùng Verilog (hoặc VHDL) (2/7)

� Trong cửa sổ New chọn Verilog HDL File

� Nhấn OK

2. Thiết kế đầu vào dùng Verilog (3/7)

Nếu viết bằng VHDL

thì chọn VHDL File

Vùng soạn thảo

2. Thiết kế đầu vào dùng Verilog (4/7)

2. Thiết kế đầu vào dùng Verilog (5/7)

File→→→→Save

� File name: lưu tên trùng với tên của module

� Save as type: Verilog HDL File

� Check chọn Add file to current project

2. Thiết kế đầu vào dùng Verilog (6/7)

Sau khi lưu file

2. Thiết kế đầu vào dùng Verilog (7/7)

Hướng dẫn thiết kế với phần mềmQuartus II của Altera

Khởi tạo một Project

Thiết kế đầu vào dùngVerilog (hoặc VHDL)

Biên dịch mạchđã được thiết kế

Gán chân(pins assignment)

Nạp chương trìnhlên KIT& kiểm tra

Mô phỏng mạchđã được thiết kế

3. Biên dịch mạch đã được thiết kế (1/4)

� Click chuột vào biểu tượng khoanh vòng tròn màu đỏ (Start Compilation)

� Hoặc vào Processing →→→→ Start compilation

3. Biên dịch mạch đã được thiết kế (2/4)

� Chờ biên dịch cho đến khi xuất hiện thông báo

� Nếu báo NOT successful thì ta tiến hành sửa lỗichương trình rồi biên dịch lại

3. Biên dịch mạch đã được thiết kế (3/4)

3. Biên dịch mạch đã được thiết kế (4/4)

� Double click vào thông báo lỗi (dòng chữ màu đỏ) để xác định vị trí lỗi

� Trong ví dụ trên thì đó là lỗi cú pháp (syntax error), thiếu dấu “;”

Hướng dẫn thiết kế với phần mềmQuartus II của Altera

Khởi tạo một Project

Thiết kế đầu vào dùngVerilog (hoặc VHDL)

Biên dịch mạchđã được thiết kế

Gán chân(pins assignment)

Nạp chương trìnhlên KIT& kiểm tra

Mô phỏng mạchđã được thiết kế

4. Gán chân (pins assignment) (1/4)

� Chọn Assignments →→→→ Import Assignments

4. Gán chân (pins assignment) (2/4)

� Chọn đường dẫn chứa file “DE1_pin_assignments.csv”(nếu dùng KIT DE1) hoặc file “DE2_pin_assignments.csv”(nếu dùng KIT DE2)

� Nhấn OK

4. Gán chân (pins assignment) (3/4)

� Chọn Assignments →→→→ Assignment Editor

4. Gán chân (pins assignment) (4/4)� Trong khung Category chọn: Pin

� Double click vào SW[0] chọn x1 (dùng SW[0] làm ngõ vào x1), tương tự ta có SW[1] →→→→ x2, LEDR[0] →→→→ f

� Nhấn Save, rồi biên dịch lại chương trình

� Lưu ý: nếu ta đặt tên các biến ngõ vào, ra của module trùng với têncác chân trên KIT thì ta bỏ qua bước này (tên các chân trên KIT xemfile “DEx_pin_assignments.csv”, với x là 1 hoặc 2)

Hướng dẫn thiết kế với phần mềmQuartus II của Altera

Khởi tạo một Project

Thiết kế đầu vào dùngVerilog (hoặc VHDL)

Biên dịch mạchđã được thiết kế

Gán chân(pins assignment)

Nạp chương trìnhlên KIT& kiểm tra

Mô phỏng mạchđã được thiết kế

5. Mô phỏng mạch đã được thiết kế (1/11)

� Chọn File →→→→ New→→→→ Vector Waveform File

� Nhấn OK

5. Mô phỏng mạch đã được thiết kế (2/11)

Cửa sổ Waveform Editor

5. Mô phỏng mạch đã được thiết kế (3/11)

� Chọn thời gian mô phỏng từ 0 đến 200ns bằng cách vào: Edit →→→→ End Time …

� Trong khung Time nhập vào: 200, chọn đơn vị là ns

� Nhấn OK

5. Mô phỏng mạch đã được thiết kế (4/11)

� Chọn View →→→→ Fit in Window

5. Mô phỏng mạch đã được thiết kế (5/11)

� Chọn Edit →→→→ Insert→→→→ Insert Node or Bus…

� Nhấn Node Finder…

5. Mô phỏng mạch đã được thiết kế (6/11)

� Khung Filter chọn: Pins:all

� Nhấn List

� Chọn các ngõ vào, ra trong khung Name rồi nhấn biểu tượng >>

� Nhấn OK

5. Mô phỏng mạch đã được thiết kế (7/11)

5. Mô phỏng mạch đã được thiết kế (8/11)� Xác định các giá trị luận lý được dùng cho tín hiệu đầu vào x1 và x2 trong quá trình mô phỏng

� Lưu vector waveform file

5. Mô phỏng mạch đã được thiết kế (9/11)� Chọn Assignments →→→→ Settings…

� Click vào Simulator Settings trong khung Category

� Khung Simulation mode chọn: Functional

� Khung Simulation input chọn đường dẫn lưu file *.vwf (trong đó * là tên củavector waveform file)

� Khung End simulation at nhập thời gian kết thúc mô phỏng

� Nhấn OK

5. Mô phỏng mạch đã được thiết kế (10/11)

� Chọn Processing →→→→ Generate Functional Simulation Netlist

� Sau khi thông báo successful, click OK

�Chọn Processing →→→→ Start Simulation

5. Mô phỏng mạch đã được thiết kế (11/11)

Simulation result

Hướng dẫn thiết kế với phần mềmQuartus II của Altera

Khởi tạo một Project

Thiết kế đầu vào dùngVerilog (hoặc VHDL)

Biên dịch mạchđã được thiết kế

Gán chân(pins assignment)

Nạp chương trìnhlên KIT& kiểm tra

Mô phỏng mạchđã được thiết kế

6. Nạp chương trình lên KIT& kiểm tra (1/2)

� Trên KIT DE1 bật SW12 ở vị trí RUN (KIT DE2 bật SW19 ở vị trí RUN ) →→→→ Chế độ JTAG

� Kết nối cáp USB từ máy tính với USB-Blaster trên KIT DE1 (đối với KIT DE2 còn phải cấp thêm nguồn 9VDC)

� Bật nút nguồn (nút màu đỏ)

� Chọn Tools →→→→ Programmer

� Nhấn Start

6. Nạp chương trình lên KIT& kiểm tra (2/2)

Nội dung

1. Giới thiệu KIT DE1

2. Hướng dẫn thiết kế với phần mềm Quartus II

3. Ví dụ

Ví dụ

http://www.asic-world.com/verilog/index.html

http://www.asic-world.com/vhdl/index.html