Disclaimer - Seoul National Universitys-space.snu.ac.kr/bitstream/10371/123012/1/000000016541.pdf제...

저 시-비 리- 경 지 2.0 한민

는 아래 조건 르는 경 에 한하여 게

l 저 물 복제, 포, 전송, 전시, 공연 송할 수 습니다.

다 과 같 조건 라야 합니다:

l 하는, 저 물 나 포 경 , 저 물에 적 된 허락조건 명확하게 나타내어야 합니다.

l 저 터 허가를 면 러한 조건들 적 되지 않습니다.

저 에 른 리는 내 에 하여 향 지 않습니다.

것 허락규약(Legal Code) 해하 쉽게 약한 것 니다.

Disclaimer

저 시. 하는 원저 를 시하여야 합니다.

비 리. 하는 저 물 리 목적 할 수 없습니다.

경 지. 하는 저 물 개 , 형 또는 가공할 수 없습니다.

http://creativecommons.org/licenses/by-nc-nd/2.0/kr/legalcode

http://creativecommons.org/licenses/by-nc-nd/2.0/kr/

공학석사학위논문

개선된 Variable On-time 제어를 이용한

임계 도통 모드 부스트 역률 보상 회로

Enhanced Variable On-time Control for

Critical Conduction Mode Boost Power Factor Correction

Converter

2014년 2월

서울대학교 대학원

전기 정보 공학부

임 준 혁

개선된 Variable On-time 제어를

이용한 임계 도통 모드 부스트 역률

보상 회로

Enhanced Variable On-time Control for Critical

Conduction Mode Boost PFC Converter

지도교수 조 보 형

이 논문을 공학석사 학위논문으로 제출함

2014년 2월

서울대학교 대학원

전기 정보 공학부

임 준 혁

임준혁의 공학석사 학위논문을 인준함

2014년 2월

위 원 장: ____ 설 승 기_______

부위원장: ______ 조 보 형_______

위 원: ______ 하 정 익_______

i

초록

전력전자 기술의 발전에 따라 비선형 부하의 비중이 늘어나게 되었고,

그로부터 발생하는 고조파에 의한 피해도 증가하게 되었다. 이에 따라

고조파에 의한 피해를 방지하기 위한 규제가 강화되었으며, AC-DC 변환

회로에 능동 역률 보상 회로가 필수적으로 포함되고 있다.

능동 역률 보상 회로 중 저전력 응용 분야에서 가장 널리 쓰이는

기술은 CRM(Critical Conduction Mode; 임계 도통 모드)으로 동작하는

부스트(boost) 역률 보상 회로이다. CRM 부스트 역률 보상 회로는

CCM(Continuous Conduction Mode; 연속 도통 모드) 방식의 문제점인

다이오드 역 회복(Reverse recovery) 현상에 의한 손실이 없다는 장점이

있고, 부스트 인덕터의 크기를 CCM 방식에 비해 작게 설계할 수 있다는

장점이 있지만 인덕터 전류의 첨두치가 입력 전류의 두 배가 되기 때문에

대전력보다는 300 W 이하 전력대에 적합하다. CRM 부스트 역률 보상

회로를 제어하는 방법으로 Constant On-time 제어 방법이 있으나, 입력

전압이 0 V를 지나는 구간에서 입력 전류에 심한 왜곡이 발생하게 된다.

이를 개선하기 위해 Variable On-time 제어 방법이 제시되었지만, 제어를

구현하기 위하여 실험적으로 변수 값을 찾아야 하는 어려움이 있었다.

ii

본 논문에서는 디지털 제어를 활용하여 CRM모드에서 스위치 도통

시간이 입력 전압에 따라 최적으로 변하도록 함으로써 입력 전압이 0 V에

가까운 구간에서 입력 전류의 왜곡을 개선하고 입력 전류의 THD(Total

Harmonic Distortion)를 최소화할 수 있는 알고리즘을 제안한다. 제안하는

제어 방법은 기존 아날로그 제어에서 실험적으로 제어 변수를 얻어야

했던 방식을 개선하기 위해, DSP(Digital Signal Processor)를 활용하여 파형

분석을 통한 수식적인 접근을 제시한다. 제안된 제어 알고리즘의 성능을

검증하기 위해 모의실험으로 동작을 확인하였고, 100 W AC-DC 컨버터를

제작하여 디지털 제어를 통해 제어를 구현하였다.

주요어 : AC-DC 컨버터, 역률 보상 회로(Power Factor Correction(PFC)

Circuit), 디지털 제어, 전고조파왜율(THD), CRM(Critical Conduction

Mode), VOT(Variable On-time) 제어

학 번 : 2012-20853

iii

목차

초록 i

목차 iii

그림 목차 v

표 목차 viii

제 1 장 서론 １

1.1 연구의 배경 및 목적 １

1.2 논문의 구성 ５

제 2 장 기존 CRM 부스트 역률 보상 회로의 제어 방법과 한계점 ６

2.1 Constant On-time 제어 방법과 그 한계 ６

2.1.1 Constant On-time 제어의 개념 ７

2.1.2 Constant On-time 제어의 한계 １０

2.1.3 개선 방안 １５

2.2 Variable On-time 제어 방법과 그 한계 １７

2.2.1 Variable On-time 제어의 개념 １７

2.2.2 기존 Variable On-time 제어의 한계 ２０

2.2.3 개선 방안 ２１

제 3 장 개선된 Variable On-time 제어 방법 ２２

3.1 개선된 Variable On-time 제어의 개념 ２２

3.2 개선된 Variable On-time 제어의 구현 방법 ３２

3.2.1 파형 분석을 통한 스위치 도통 시간 계산 ３２

3.2.2 출력 전압의 제어와 k 값 자동 계산 알고리즘 ３５

3.3 제안된 제어 알고리즘의 최적화 방법 ３９

3.3.1 스위치 도통 시간 계산식을 간략하게 하기 위한 방법 ３９

3.3.2 간략화된 스위치 도통 시간 ４７

제 4 장 모의 실험 및 실험 결과 ５１

iv

4.1 모의 실험 결과 ５１

4.2 하드웨어 실험 결과 ５７

4.3 실험 결과 분석 ７０

제 5 장 결 론 ７２

참고문헌 ７４

ABSTRACT ７７

부록 ７９

A. 디지털 제어 C 코드 ７９

A.1 PI 제어기 C 코드 ７９

A.2 Constant On-time Control C 코드 ７９

A.3 기존 Variable On-time Control C 코드 ８０

A.4 개선된 Variable On-time 제어 C 코드 ８０

v

그림 목차

그림 2.1(a) 부스트 역률 보상 회로 (b) Constant On-time 제어 시

전류 파형[2]. ................................................................................... ６

그림 2.2 부스트 인덕터로 흐르는 전류 파형[2]. ............................ ８

그림 2.3 Constant On-time 제어 시 게이트 신호, 인덕터 전류(iL)

및 MOSFET 드레인-소스 간 전압(vds). ...................................... ９

그림 2.4 Vin>Vo/2인 경우, 게이트 신호와 인덕터 전류(iL), 드레인-

소스 간 전압(vds)파형. ............................................................... １０

그림 2.5 Vin<Vo/2인 경우 게이트 신호와 인덕터 전류(iL), 드레인-

소스 간 전압(vds)파형. ............................................................... １１

그림 2.6 Constant On-time 제어 시 Vin>Vo/2인 경우, 게이트 신호와

인덕터 전류(iL), 보조권선전압 (vAUX)의 실험파형. .............. １２

그림 2.7 Vin<Vo/2인 경우, 게이트 신호와 인덕터 전류(iL), 보조권

선전압 (vAUX)의 실험파형. ........................................................ １３

그림 2.8 전류 모드 PWM 방식의 CRM 부스트 역률 보상 회로

[2]. ................................................................................................. １６

그림 2.9 전압 모드 PWM 방식의 CRM 부스트 역률 보상 회로

[2]. ................................................................................................. １６

그림 2.10 기존 Variable On-time 제어 방법이 적용된 회로 [2]. .......

....................................................................................................... １７

그림 2.11 Variable On-time 제어 시 입력 전압에 따른 스위치 도통

시간의 변화[2]. ........................................................................... ２０

그림 3.1 Vin>Vo/2 인 경우 인덕터 전류(iL), 인덕터 전압(vL), 드레

인-소스 간의 전압(vds) 파형. .................................................... ２４

그림 3.2 Vin<Vo/2 인 경우 인덕터 전류(iL), 인덕터 전압(vL), 드레

인-소스 간의 전압(vds) 파형. .................................................... ２６

그림 3.3 Vin<Vo/2인 경우 구간별 등가회로:(a) t0~t1; (b) t1~t2;(c) t2~t4;

(d)t4~t6. .......................................................................................... ２８

그림 3.4 개선된 Variable On-time 제어 알고리즘을 포함한 제어

루프. .............................................................................................. ３８

그림 3.5 Vin>Vo/2인 경우 인덕터 전류(iL)와 입력 필터를 통과하지

않은 입력 전류(iinuf). .................................................................. ４０

vi

그림 3.6 Vin<Vo/2인 경우 인덕터 전류(iL)와 입력 필터를 통과하지

않은 입력 전류(iinuf). .................................................................. ４１

그림 3.7 식 (3.53)의 조건을 나타낸 그래프. ............................... ４３

그림 3.8 식 (3.54)의 조건을 나타낸 그래프. ............................... ４３

그림 3.9 Vin<Vo/2인 경우 tres를 고정했을 때의 파형. .................. ４５

그림 3.10 원래 td2와 근사화된 td2의 오차 그래프. ..................... ４６

그림 3.11 스위치 도통 시간에 대한 원래 td2와 근사화된 td2의 오

차 값. ............................................................................................ ４６

그림 3.12 Vin<Vo/2 인 경우 추가적인 지연시간 tadd를 고려하지 않

고 게이트 신호 인가 시 주요 파형. ...................................... ４９

그림 3.13 Vin<Vo/2 인 경우 추가적인 지연시간 tadd를 고려하여 게

이트 신호 인가 시 주요 파형. ................................................ ５０

그림 4.1 입력 전압 264 Vac인 경우, 제안된 제어 방법 적용시의

모의실험파형. .............................................................................. ５２


모의실험파형. .............................................................................. ５２


모의실험파형. .............................................................................. ５３

그림 4.4 입력 전압 90 Vac인 경우, 제안된 제어 방법 적용시의 모

의실험파형. .................................................................................. ５３

그림 4.5 입력 전압 264 Vac인 경우, Constant On-time 제어 방법 적

용시의 모의실험파형. ................................................................ ５４


용시의 모의실험파형. ................................................................ ５４


용시의 모의실험파형. ................................................................ ５５


용시의 모의실험파형. ................................................................ ５５

그림 4.9 개선된 Variable On-time 제어로 동작하는 부스트 역률

보상 회로 하드웨어 구성. ........................................................ ５７


실험파형. ...................................................................................... ６０


실험파형. ...................................................................................... ６０


실험파형. ...................................................................................... ６１


실험파형. ...................................................................................... ６１

vii

그림 4.14 입력 전압 264 Vac인 경우, Constant On-time 제어 방법

적용시의 실험파형. .................................................................... ６２


적용시의 실험파형. .................................................................... ６２


적용시의 실험파형. .................................................................... ６３


용시의 실험파형. ........................................................................ ６３

그림 4.18 Constant On-time 제어와 제안한 제어 방법 적용 시 입

력 전류 THD 비교. ................................................................... ６５

그림 4.19 Constant On-time 제어와 제안한 제어 방법 적용 시 입

력 전류의 실험 파형 비교. ...................................................... ６５

그림 4.20 기존 Variable On-time 제어를 적용한 하드웨어[19]. . ６６

그림 4.21 입력 전압 264 Vac인 경우, 제안된 제어 방법 적용 시

출력 전압과 입력 전류의 실험파형. ...................................... ６８

그림 4.22 입력 전압 264 Vac인 경우, Variable On-time 제어 방법

적용 시 출력 전압과 입력 전류의 실험파형. ...................... ６８

viii

표 목차

표 4.1 모의실험으로 제안한 제어 적용했을 때 100 W 부하에서

입력 전압에 따른 입력 전류의 THD 모의실험결과 ........... ５６

표 4.2 모의실험으로 Constant On-time 제어를 적용했을 때 100 W

부하에서 입력 전압에 따른 입력 전류의 THD 모의실험결과

....................................................................................................... ５６

표 4.3 하드웨어 제원 ........................................................................ ５８

표 4.4 제안한 제어 적용 시 100W 부하에서 입력 전압에 따른

입력 전류의 THD 실험 결과 ................................................... ６４

표 4.5 Constant On-time 제어 적용 시 100W 부하에서 입력 전압

에 따른 입력 전류의 THD 실험 결과 ................................... ６４

표 4.6 기존 Variable On-time 제어 적용했을 때 100W 부하에서

입력 전압에 따른 입력 전류의 THD 실험 결과[19] .......... ６６

표 4.7 기존 Variable On-time 제어를 적용한 하드웨어의 주요 제

원[19] ............................................................................................ ６７

표 4.8 입력 전압 264 Vac에서 각 제어 방법에 따른 입력 전류의

THD .............................................................................................. ６９

표 4.9 각 제어 방법을 적용하였을 때, 입력 전압에 따른 입력 전

류 THD ........................................................................................ ６９

１

제 1 장 서론

1.1 연구의 배경 및 목적

전력전자 기술의 발전에 따라 컨버터, 아크로(-爐, Arc furnaces),

SMPS(Switch Mode Power Supplies), PWM(Pulse Width Modulation) Drive 등

비선형 부하의 비중이 증가하게 되었고, 이로부터 발생하는 고조파는

같은 전원을 사용하는 다른 전자기기에 피해를 줄 수 있다. 고조파 전류

성분은 전력 전달에는 기여하지 않으면서 입력 전류의 실효값(Root-Mean-

Square value)을 전력 전달에 필요한 양 이상으로 증가시켜 송배전 선로나

전동기, 발전기, 변압기, 캐패시터 등에서 발생하는 열을 증가시키고,

효율을 떨어뜨리며 기계의 수명을 단축시킨다. 특히 전동기나 발전기에서

고조파 전류 성분은 기계의 효율을 떨어뜨리고, 토크를 감소시키는 등의

영향을 미친다. 또한 고조파 전류 성분은 변압기에서 가청주파수 대역의

노이즈와 열을 발생시키며, 전자 기기에서는 오작동의 원인이 되기도

한다[1].

위와 같은 문제들을 방지하기 위해 국제적으로 IEC61000-3-2와 같은

입력 전류의 고조파에 대한 규제가 마련되어 있으며, 전자기기 제조사

들은 이러한 규제를 만족시키기 위하여 AC-DC 컨버터 내부에 역률 보상

회로를 필수적으로 포함하고 있다.

２

역률 보상 회로는 수동 역률 보상 회로(Passive PFC)와 능동 역률 보상

회로(Active PFC)로 나눌 수 있다. 수동 역률 보상 회로는 능동 역률 보상

회로에 비해 구현이 간단하고 가격이 비교적 저렴하지만, 인덕터나

캐패시터 같은 수동 소자들의 부피가 커서 공간이 충분한 CRT

TV(Cathode Ray Tube TV)나 PC용 SMPS 같은 기기들에 사용되었다.

하지만 기술의 발전에 따라 기기들은 점점 소형화, 박형(薄形)화되는

추세이며, 수동 역률 보상 회로만으로는 고조파 감소 효과가 충분치 않아

오늘날 대부분의 기기에는 능동 역률 보상 회로가 쓰이고 있다.

능동 역률 보상 회로 중에서 부스트 역률 보상 회로가 가장 널리

사용되고 있다[2-7]. 부스트 역률 보상 회로는 DCM(Discontinuous

Conduction Mode; 불연속 도통 모드), CCM(Continuous Conduction Mode;

연속 도통 모드), CRM(Critical Conduction Mode; 임계 도통 모드)으로

동작할 수 있다. CCM으로 동작할 때는 입력 전류의 리플이 작아서 DM-

EMI(Differential Mode Electromagnetic Interference)를 최소화할 수 있지만,

부스트 역률 보상 회로의 특성상 출력 전압이 높기 때문에 다이오드에서

역방향 회복(Reverse-recovery)이 발생하는 CCM의 경우 다이오드에서의

손실이 심각하며, 이를 해결하기 위해 고전압 고속 회복(Fast-recovery)

다이오드를 사용해야 하기 때문에 제작비용이 증가한다는 단점이 있다.

CRM으로 동작할 때는 역방향 회복 현상이 없다는 것이 CCM에 비해

３

갖는 주요 장점이다. CRM으로 동작할 때, 부스트 다이오드에 흐르는

전류가 0 A에 도달한 후 스위칭하기 때문에 역방향 회복에 의한 손실을

줄일 수 있다[3]. 고정 스위칭 주파수로 동작하는 DCM에 비해서는

THD가 더 낮고 입력 전류와 인덕터 전류의 첨두치가 더 낮아서 스위칭

손실과 도통 손실이 작다는 장점이 있고, 입력 필터의 크기를 줄일 수

있다는 장점이 있다. 또한 CRM은 고정 스위칭 주파수로 동작하는 CCM

또는 DCM과 비교했을 때, 추가적인 능동 스너버 회로(Active snubber

circuit) 없이 영전압 스위칭(ZVS; Zero Voltage Switching)을 할 수 있다는

장점이 있다[8].

한편 CRM으로 동작하면 인덕터에 흐르는 전류의 첨두치가 입력

전류의 2배 이상의 값으로 증가하기 때문에 대전력(high power)보다는

300W 이하의 범위에서 사용하는 것이 적합하다.

CRM 부스트 역률 보상 회로는 전통적으로 Constant On-time 제어로

제어하였으나[3], Constant On-time 제어 시 입력 전류에 왜곡이 발생하게

된다. 입력 전류의 왜곡을 개선하기 위한 시도가 있었으나[2] 실험적으로

제어 변수를 구해야 하는 한계점이 있다. 또한 실험적으로 찾은 변수를

이용해 계산한 스위치 도통 시간(Switch on-time)의 정확성이 결여될

가능성이 있어 개선의 여지가 있다.

４

본 논문에서는 기존의 Variable On-time 제어가 지니는 한계점을

개선하기 위한 제어 방법을 제안한다. 본문에서 제안하는 개선된 Variable

On-time 제어 방법은 전류 파형 분석을 통한 수식적인 접근으로 스위치

도통 시간을 구하여 게이트 신호를 인가하는 방법이며, 이를 구현하기

위해 디지털 제어를 활용하였다. 제안한 제어 방법은 모의 실험과

하드웨어 실험을 통해 성능을 검증하였다.

５

1.2 논문의 구성

본 논문의 구성은 다음과 같다.

제 2 장에서는 CRM 부스트 역률 보상 회로를 제어하는 기존의 제어

방법에 대해 설명하고, 각 제어 방법이 지니는 한계점과 해결 방안을

제시한다.

제 3 장에서는 기존 제어 방법이 지니는 문제를 개선하기 위한

eVOT(Enhanced Variable On-time) 제어의 개념을 설명하고, 구현 방법을

설명한다.

제 4 장에서는 제안한 제어 방법의 성능을 확인하기 위해 모의 실험과

하드웨어 실험 결과를 확인한다.

제 5 장에서는 연구 내용을 요약 정리하고 결론을 맺는다.

６

제 2 장 기존 CRM 부스트 역률 보상 회로의 제어

방법과 한계점

2 장에서는 CRM 부스트 역률 보상 회로를 제어하기 위해 제안되었던

기존의 제어 방법인 Constant On-time 제어와 Variable On-time 제어에 대해

설명하고, 그 한계점과 개선 방안을 제시한다.

2.1 Constant On-time 제어 방법과 그 한계

Controller

n:1

vin

Lf

Cf1 Cf2

+

vrect

_

L

DDbr

Q+

vds

_

R

+

vo

_vgs

Rv1

Rv2

signal

AUXv

ZCD circuit signal

C

Gate Signal

Peak

Inductor

current

Inductor

current

Average

Input

Current

그림 2.1(a) 부스트 역률 보상 회로 (b) Constant On-time 제어 시 전류

파형[2].

iin iL

(a)

(b)

iinuf

７

Constant On-time 제어 방법은 CRM으로 동작하는 부스트 역률 보상

회로를 제어하는 전통적인 방법이다. 동작원리가 직관적이고 구현이

비교적 간단하다는 장점이 있다.

2.1.1 Constant On-time 제어의 개념

그림 2.1은 부스트 역률 보상 회로와 Constant On-time 방식으로 제어할

때 부스트 역률 보상 회로의 입력 전류와 인덕터 전류의 파형을 나타낸

그림이다. Constant On-time 방식으로 제어할 때 동작은 다음과 같다.

MOSFET 스위치가 온 상태일 때 인덕터 양단에 입력 전압이 인가되어

인덕터 전류는 증가하며, 인덕터 전류가 사인파형의 지령값에 도달하면

MOSFET 스위치가 오프 상태가 된다. MOSFET 스위치가 오프 상태일 때

다이오드가 도통되어 인덕터 양단에 입력 전압과 출력 전압의 차이만큼의

전압이 인가되는데, 부스트 회로의 특성상 출력 전압이 입력 전압보다

항상 크기 때문에 이 차이는 음의 값을 갖게 된다. 이에 따라 인덕터

전류는 감소하게 되며, 인덕터 전류가 0 A에 도달하면 이를 영전류

검출(ZCD; Zero-Current Detect) 회로로 감지하여 MOSFET 스위치에 턴-온

지령을 주게 된다. MOSFET 스위치가 다시 온 상태가 되면서 다음 스위칭

주기가 시작된다.

８

Inductor

current

ton toff

Iin

2Iin

Vin/L

ton/2

그림 2.2 부스트 인덕터로 흐르는 전류 파형[2].

그림 2.2는 그림 2.1(b)의 전류 파형에서 인덕터 전류와 입력 전류의 한

스위칭 주기 동안의 파형을 확대하여 다시 나타낸 그림이다. 입력 전압의

주파수(50~60Hz)에 비해 스위칭 주파수(약100~300kHz)가 매우 크기

때문에 입력 전압과 입력 전류는 한 스위칭 주기 동안 거의 상수와

같다고 할 수 있으며(Quasi-static approach), 그림 2.2에서 Vin, Iin과 같이

표시하였다. 한편 입력 전류는 인덕터전류를 한 스위칭 주기 동안 평균을

한 값으로 근사할 수 있다[6]. 그림 2.2에서 Iin과 Vin의 관계를 정리하면

식 (2.1)과 같이 나타낼 수 있다.

９

,

1

2 2

inin L peak on

VI i t

L (2.1)

식 (2.1)에 의해 스위치 도통 시간인 ton이 상수가 된다면 Iin과 Vin은

정비례 관계가 되어 입력 전류의 파형이 입력 전압의 사인파형을 추종할

수 있게 된다.

하지만 이 방식으로 제어를 하면 그림 2.3과 같이 MOSFET의 드레인-

소스 간의 전압인 vds가 출력 전압 Vo와 같을 때 스위칭을 하기 때문에

하드 스위칭이 되며, 이로 인해 스위치 턴-온 시 스위칭 손실이 증가한다.

vds

iL iL, peak

Vin/L

ton toff

Vo

Ts

t

t

tGate signal

그림 2.3 Constant On-time 제어 시 게이트 신호, 인덕터 전류(iL) 및

MOSFET 드레인-소스 간 전압(vds).

１０

2.1.2 Constant On-time 제어의 한계

ton toff

Vo

Ts

t

t

vds

iL iL, peak

2Vin-Vo

Vin

Vin/L

tGate signal

td1

그림 2.4 Vin>Vo/2인 경우, 게이트 신호와 인덕터 전류(iL), 드레인-소스 간

전압(vds)파형.

MOSFET 스위치에서 발생하는 스위칭 손실을 최소화하기 위해 스위치

오프 시간 이후에 적절한 시간을 두고 게이트 신호를 인가하면, 입력

전압이 출력 전압의 절반보다 큰 경우(Vin>Vo/2)에는 그림 2.4와 같이

MOSFET 스위치의 드레인-소스 간 전압 vds가 최소가 되는 지점에서

스위칭 하도록 Valley Switching을 할 수 있으며, 입력 전압이 출력 전압의

절반보다 작은 경우(Vin<Vo/2)에는 그림 2.5와 같이 전압 vds가 0 V가 된

１１

이후에 스위칭을 하는 영전압 스위칭(ZVS; Zero Voltage Switching)을 하게

된다[6]. Vin>Vo/2인 경우, Valley Switching을 위한 지연시간 td1는 부스트

인덕터 L과 MOSFET의 기생 캐패시터 Coss에 의해 이루어지는 공진에

따라 결정되며, td1의 값은 공진주기의 절반에 해당한다. 즉 Vin>Vo/2인

경우 td1의 값은 1d osst LC 이 된다. 한편 Vin<Vo/2인 경우에는 앞서

설명한 td1 이외에 그림 2.5에 나타낸 바와 같이 추가적인 지연시간 tadd가

더 필요하다. 자세한 설명은 다음 장에 기술하였다.

vds

iL Vin/L

ton

toff

Vo

Ts

t

tVin

2Vin -Vo

iL, peak

tadd

tGate signal

td1

td2

그림 2.5 Vin<Vo/2인 경우 게이트 신호와 인덕터 전류(iL), 드레인-소스 간

전압(vds)파형.

１２

그림 2.6은 Vin>Vo/2인 경우, 게이트 신호와 인덕터 전류(iL), 보조권선전압

(vAUX)의 실험파형을 나타낸 그림이다. 측정으로 인한 영향을 최소화하기

위해 vds를 측정하는 대신 같은 모양의 보조권선전압 vAUX의 파형을 측정

하였다. 그림 2.7은 Vin<Vo/2인 경우, 게이트 신호와 인덕터 전류(iL), 보조

권선전압 (vAUX)의 실험파형을 나타낸 그림이다.

그림 2.6 Constant On-time 제어 시 Vin>Vo/2인 경우, 게이트 신호와 인덕터

전류(iL), 보조권선전압 (vAUX)의 실험파형.

Gate signal

iL

vAUX

１３

그림 2.7 Vin<Vo/2인 경우, 게이트 신호와 인덕터 전류(iL), 보조권선전압

(vAUX)의 실험파형.

스위치 턴-오프 이후 스위칭 손실을 최소화하기 위한 지연시간이

추가됨에 따라 스위치 오프 시간이 증가하게 된다. 인덕터 전류에서 음의

값을 갖는 부분을 무시할 수 있다고 가정하면, Vin>Vo/2인 경우에 대해

입력 전류와 입력 전압의 관계식은 식 (2.2)와 같이 바뀌게 된다.

12s

on offinin L onT

on off d

t tVI i t

L t t t

(2.2)

Vin<Vo/2인 경우, 마찬가지로 인덕터 전류에서 음의 값을 갖는 부분을

무시할 수 있다고 가정하면, 입력 전류와 입력 전압의 관계식을 식

Gate signal

iL

vAUX

１４

(2.3)과 같이 나타낼 수 있다.

22s

on offinin L onT

on off d

t tVI i t

L t t t

(2.3)

즉 Constant On-time 제어의 경우 스위치 도통 시간 ton이 상수이기 때문에

입력 전류와 입력 전압은 더 이상 정비례 관계가 아니며, 입력 전류는

입력 전압을 정확하게 추종하지 못하게 되어 왜곡이 발생한다. 인덕터

전류에서 음의 값을 갖는 부분을 무시할 수 없는 경우, 입력 전류의

왜곡은 더욱 커지게 된다[6].

또한 식 (2.4)에서 알 수 있듯이 입력 전압 Vin이 감소함에 따라 스위치

오프시간 toff 역시 감소하게 되며, 이에 따라 지연시간이 전체 스위칭

주기 𝑇𝑠 에서 차지하는 비중이 증가하여 입력 전압이 0 V를 지나는

구간에서 입력 전류의 왜곡이 더욱 심해진다.

inoff on

o in

Vt t

V V

(2.4)

수식을 통해 스위치 도통 시간이 입력 전압에 따라 적절하게 달라지는

값이어야 입력 전류의 왜곡을 줄일 수 있다는 것을 알 수 있다.

１５

2.1.3 개선 방안

입력 전압이 0 V를 지나는 구간에서 발생하는 입력 전류의 왜곡은

스위칭 주기에서 지연시간이 차지하는 비중이 늘어났기 때문에 발생한다.

이러한 왜곡 문제는 입력 전압이 0 V를 지나는 구간에서 스위치 도통

시간을 증가시켜 인덕터 전류의 크기를 늘려줌으로써 개선할 수 있다.

CRM을 구현하는 방식으로는 전류 모드 PWM(Current Mode Pulse Width

Modulation) 방식과 전압 모드 PWM(Voltage Mode Pulse Width Modulation)

방식이 있다. 전류 모드 PWM 방식은 제어 특성상 인덕터 전류의

첨두치가 입력 전압을 그대로 추종할 수밖에 없기 때문에, 특정

구간에서만 스위치 도통 시간을 증가시키는 것이 어렵다. 그에 비해 전압

모드 PWM 방식은 스위치 도통 시간을 특정 구간에서 증가시키기

용이하여 Variable On-time 제어에 적용된다[2]. 그림 2.8과 그림 2.9는 각각

전류 모드 PWM 방식과 전압 모드 PWM 방식으로 구현한 CRM 부스트

역률 보상 회로이다[2].

１６

S

R Q

Error Amp

L D Vout

AC

IN

Rs

Vsense

Gm

ZCD

Coss

Vcs

PWM

Vin

Vth

그림 2.8 전류 모드 PWM 방식의 CRM 부스트 역률 보상 회로[2].

S

R Q

Error Amp

L D Vout

AC

IN

Rs

Ramp

Vsense

Gm

ZCD

CossVth

그림 2.9 전압 모드 PWM 방식의 CRM 부스트 역률 보상 회로[2].

１７

2.2 Variable On-time 제어 방법과 그 한계

2.2.1 Variable On-time 제어의 개념

Constant On-time 제어 시 입력 전압이 0 V를 지나는 구간에서

지연시간에 의한 영향을 줄이기 위해서는 해당 구간에서 인덕터 전류를

증가시켜야 한다. 그러한 회로 동작을 구현하기 위한 시도가 기존의

Variable On-time 제어 방법이다. 기존 Variable On-time 제어 회로는 그림

2.10와 같다.

그림 2.10 기존 Variable On-time 제어 방법이 적용된 회로 [2].

１８

그림 2.10에 나타낸 방법은 Constant On-time으로 제어되는 CRM 부스트

역률 보상 회로 전용 IC(Integrated Circuit)를 이용하여 구현하였다. 제어기

출력 전압과 비교되는 램프신호의 기울기는 그림 2.10에 표시된 MOT

핀으로부터 나오는 전류에 비례한다. 그림과 같이 저항 R2의 한 쪽은

보조 권선에, 다른 한 쪽은 MOT 핀과 연결하면, 램프 신호의 기울기는

I1+I2에 비례하게 된다. 저항 R1에 흐르는 전류 I1은 일정한 값을 갖지만,

저항 R2에 흐르는 전류 I2는 입력 전압에 따라 변하는 값이므로, 램프의

기울기는 입력 전압에 따라 변화하게 된다.

스위치 도통 시간 ton과 입력 전압 Vin은 식 (2.4)과 같은 관계식으로

나타낼 수 있다.

1 2

1 2

1 1 1on

MOT MOT inMOT

tV V n VI I I

R R

(2.4)

식 (2.4)에서 VMOT는 MOT 핀의 전압, n은 인덕터와 보조권선의

권선비를 나타낸다.

위 방법대로 제어를 할 때 스위치 도통 시간은 MOT 핀의 전압에 따라

식 (2.5)와 식 (2.6)과 같이 나타낼 수 있다.

１９

1

1 2

11onin

kt

n V

R R

(2.5)

2

1 2

2.92.9onin

kt

n V

R R

(2.6)

식 (2.5)와 식 (2.6)은 MOT 핀의 전압 VMOT가 각각 1V, 2.9V인 PFC

전용IC를 사용할 경우의 스위치 도통 시간이다. k1과 k2는 제어기 출력에

비례하는 값이다. 식 (2.5)와 식 (2.6)을 살펴보면 Vin이 증가할 때는

스위치 도통 시간 ton이 감소하고, Vin이 감소할 때는 스위치 도통 시간

ton이 증가하는 경향을 갖는다는 것을 알 수 있다.

그림 2.11은 기존의 Variable On-time 제어를 적용했을 때, 입력 전압에

따라 스위치 도통 시간이 바뀌는 모습을 나타낸 것이다. 입력 전압의

값이 0 V에 가까워질수록 스위치 도통 시간이 증가하며, 입력 전압의

값이 첨두치에 가까워질수록 스위치 도통 시간이 감소하여 첨두치에

이르렀을 때 스위치 도통 시간이 최소값이 된다.

２０

Variable On-time

Ramp

Vac

Ramp

Slope

Change

Slope Decrease

Slope Increase

On-time Increase On-time Decrease 그림 2.11 Variable On-time 제어 시 입력 전압에 따른 스위치 도통 시간의

변화[2].

2.2.2 기존 Variable On-time 제어의 한계

기존 Variable On-time 제어 방법은 상용 PFC IC(Power Factor Correction

Integrated Circuit)에 간단한 변형을 가함으로써 Constant On-time 제어보다

개선된 THD를 얻을 수 있다는 것은 큰 장점이다. 하지만 기존 Variable

On-time 제어 방법을 이용하여 입력 전류의 THD가 가장 낮아지는

최적점을 찾기 위해서는 매번 실험을 통하여 저항 R2의 값을 바꾸어 가며

찾아야 한다. 이러한 방법으로 제어 변수를 찾아야 하는 것은 번거로울

뿐 아니라, 필요한 스위치 도통 시간을 정확히 계산하는 것이 아니기

때문에 정확성이 결여될 가능성이 있어 개선의 여지가 있다.

２１

2.2.3 개선 방안

부스트 역률 보상 회로의 각 전류 파형들을 분석하면, 입력 전류

파형이 입력 전압을 추종할 수 있도록 스위치 도통 시간을 계산할 수

있으며, 디지털 제어를 활용하면 DSP를 통해 계산된 스위치 도통 시간을

그대로 게이트 신호로 인가할 수 있다. 이러한 방법을 이용하면

실험적으로 제어 변수를 찾아야 하는 번거로움을 피하고, 해석적으로

계산된 스위치 도통 시간을 통해 입력 전류의 왜곡을 개선할 수 있다.

２２

제 3 장 개선된 Variable On-time 제어 방법

2.1절에서 언급한대로 Constant On-time 제어 시 게이트 신호 지연에

의해 입력 전류의 왜곡이 발생한다.

이를 해결하기 위해 제안하는 제어 방법은 기존의 Variable On-time

제어와는 달리 게이트 신호 지연시간을 고려하여 입력 전류의 왜곡을

개선하기에 적합한 스위치 도통 시간을 계산하여 구하고, 이를 이용하여

게이트 신호를 인가하는 방법이다.

3.1 개선된 Variable On-time 제어의 개념

기존 Variable On-time 제어 방법의 경우와 달리 본 논문에서 제안하는

제어 방법은 전류 파형을 분석하여 필요한 스위치 도통 시간을 계산하여

왜곡을 개선하는 방법이다.

2.1절에서 언급한 바와 같이 입력 전압의 범위에 따라 인덕터 전류의

파형이 다른 형태를 갖게 된다. 그림 3.1은 Vin>Vo/2인 경우 한 스위칭

주기 동안 인덕터 전류 iL과 인덕터 양단에 걸리는 전압 vL, MOSFET

드레인-소스 간의 전압 vds의 파형을 나타낸 그림이다. Vin>Vo/2인 경우에

한 스위칭 주기 동안 인덕터 전류는 MOSFET 도통 구간(t0~t1), 부스트

다이오드 도통 구간(t1~t2), LC공진 구간(t2~t3)의 세 부분으로 이루어진다.

２３

인덕터 전류에서 음의 값을 갖는 부분의 넓이를 Sneg1라고 하면, 입력

전류는 식(3.1)과 같이 나타낼 수 있다.

1

1 1 1

2s s

inin L L on on off negT T

s s

VI i i dt t t t S

T T L

(3.1)

식 (3.1)에서 Sneg1는 식 (3.2)와 같이 구할 수 있다.

1

1 sind

ossneg o in r

t

CS V V t dt

L (3.2)

식 (3.2)에서 td1는 LC공진의 반주기인 ossLC 이고, r 은 LC공진의

주파수이고, 값은 1/ ossLC 이다.

２４

tontoff

Vo

Ts

t

t

vds

iL iL, peak

2Vin-Vo

Vin

Vin/L

t

Vin

-(Vo-Vin)

vL

t0 t1 t2 t3

td1

그림 3.1 Vin>Vo/2 인 경우 인덕터 전류(iL), 인덕터 전압(vL), 드레인-소스

간의 전압(vds) 파형.

Sneg1

２５

식 (3.2)를 계산하면 식 (3.3)과 같이 정리할 수 있다.

1 2 ( )neg oss o inS C V V (3.3)

식 (3.3)을 식 (3.1)에 대입하면 식 (3.4)와 같다.

1

14 1

2

inin on on off oss

on off d

VI t t t LC M

L t t t

(3.4)

식 (3.4)에서 M은 /o inV V 을 나타낸다. 식 (3.5)와 같이 k값을 정하면

1

14 1on on off oss

on off d

k t t t LC Mt t t

(3.5)

k가 상수가 될 때, 입력 전류와 입력 전압의 관계는 다음과 같이 정비례

관계가 된다.

2

in inin

eq

V VI k

L R (3.6)

식 (3.6)에서 Req의 값은 2 /L k 로 부스트 역률 보상 회로를 입력 쪽에서

바라봤을 때의 등가회로가 저항으로 보인다는 것을 의미한다.

그림 3.2은 Vin<Vo/2인 경우 한 스위칭 주기 동안 인덕터 전류와 인덕터

양단에 걸리는 전압, 그리고 MOSFET 드레인-소스 간의 전압 파형을

나타낸 그림이다. Vin<Vo/2인 경우에 한 스위칭 주기 동안 인덕터 전류는

MOSFET 도통 구간(t0~t1), 다이오드 도통 구간(t1~t2), 공진 구간(t2~t4),

그리고 MOSFET의 내부 다이오드 도통 구간(t4~t6)의 네 부분으로

이루어지며, Vin>Vo/2인 경우보다 지연시간이 길어지게 된다.

２６

vds

iL

Vin/L

ton

toff

Vo

Ts

t

t

Vin

2Vin -Vo

iL, peak

tadd_del

tlintres

t

-(Vo-Vin)

Vin

vL

Vin

t4

t0 t1 t2

t3

t5 t6

td1

td2

그림 3.2 Vin<Vo/2 인 경우 인덕터 전류(iL), 인덕터 전압(vL), 드레인-소스

간의 전압(vds) 파형.

Sneg2

２７

인덕터 전류에서 음의 값을 갖는 부분의 넓이를 앞의 경우와 같이

Sneg2라고 하면, 입력 전류는 식(3.7)과 같이 나타낼 수 있다.

2

1 1 1

2s s

inin L L on on off negT T

s s

VI i i dt t t t S

T T L

(3.7)

식 (3.7)에서 Sneg2는 다음의 과정을 통해서 구할 수 있다.

그림 3.2에서 LC공진구간인 t2~t4는 그림 3.3에 나타낸 등가회로에서

(c)의 경우에 해당한다. MOSFET의 드레인-소스 간의 전압 vds가 0 V가

되는 t4 시점부터 MOSFET의 내부 다이오드가 도통하기 시작하여

t4~t6구간에서 그림 3.3(d)의 등가회로와 같이 동작하게 되며, 인덕터

양단에는 입력 전압이 인가되고, 인덕터 전류는 그림과 같이 선형적으로

증가하게 된다. 계산의 편의상 t2를 영점으로 정하면, t2~t4 구간에서

인덕터 양단에 걸리는 전압 vL은 식 (3.8)과 같다.

( ) cosL o in tv t V V t (3.8)

t4에서 vL이 입력 전압 Vin와 같아지므로 t4에서의 vL은 식 (3.9)와 같다.

4 4( ) cosL o in t inv t V V t V (3.9)

그러므로 t4는 식 (3.10)와 같이 나타낼 수 있다.

1

4

1cos in

r in o

Vt

V V

(3.10)

２８

iL

vgs

+

vds

-

vrect

(a)

iL

vrect

(c)

+

vds

-

iL

vrect

(d)

+

vds

-

iL

vrect

(b)

그림 3.3 Vin<Vo/2인 경우 구간별 등가회로:(a) t0~t1; (b) t1~t2;(c) t2~t4; (d)t4~t6.

２９

식 (3.10)에서 r 은 1/ ossLC 이다. / ( )in in oV V V 은 Vin의 값에 따라

1~ 0 사이의 값이 된다. 식 (3.10)로부터 그림 3.2에 표시된 공진구간의

길이 tres는 식 (3.11)와 같이 구할 수 있다.

1

4 2

1cos in

res

r in o

Vt t t

V V

(3.11)

t2~t4 구간에서 인덕터 전류 iL은 식 (3.12)과 같다.

( ) sinossL o in r

Ci t V V t

L (3.12)

t4에서의 인덕터 전류의 값을 구하면 식 (3.13)과 같다.

1

4( ) sin cososs inL o in

in o

C Vi t V V

L V V

(3.13)

t4에서의 인덕터 전류는 음의 값이므로 1cos /in in oV V V 는 0과 π

사이의 값으로 제한되어야 한다.

MOSFET의 내부 다이오드 도통 구간인 t4~t6구간에서 인덕터 전류는

값이 0이 될 때까지 선형적으로 증가하므로 그림 3.2에 표시된 tlin은 다음

과정을 통해 구할 수 있다. t4~t6구간에서 인덕터 전류는 식 (3.14)과 같다.

4 4( ) ( )inL L

Vi t t t i t

L (3.14)

t6에서 인덕터 전류의 값은 0이 되며 식 (3.15)와 같이 나타낼 수 있다.

３０

6 6 4 4( ) ( ) 0inL L

Vi t t t i t

L (3.15)

식 (3.15)에서 6 4t t 는 tlin이므로 이를 대입하여 tlin을 구하면 식 (3.16)와

같다.

1sin coso in inlin oss

in in o

V V Vt LC

V V V

(3.16)

식 (3.11)과 식 (3.16)로부터 Vin<Vo/2인 경우에 필요한 지연시간 td2를

식 (3.17)과 같이 구할 수 있다.

2

11 sind res lin

r

t t t M

(3.17)

식 (3.17)에서 는 1cos /in in oV V V 이고, M은 Vo/Vin을 나타낸다.

한편, t2~t4 구간에서 인덕터 전류가 음의 값을 갖는 부분의 넓이를

Sres라고 하면 Sres는 식 (3.18)과 같이 구할 수 있다.

4

2

( ) sinres

toss

res L o in rt t

CS i t dt V V t dt

L (3.18)

식 (3.10)에서 구한 tres를 대입하면 식 (3.19)과 같이 정리할 수 있다.

res oss oS C V (3.19)

t4~t6구간에서 인덕터 전류가 음의 값을 갖는 부분의 넓이를 Slin이라고

하면 Slin은 식 (3.20)과 같이 구할 수 있다.

３１

4

1( )

2lin L linS i t t (3.20)

식 (3.13)와 식 (3.16)로부터 4( )Li t 와 lint 의 값을 각각 대입하면 식 (3.21)

와 같이 정리할 수 있다.

1

22

lin o ossS V C M (3.21)

식 (3.18)과 식 (3.21)로부터 Vin<Vo/2인 경우 인덕터 전류가 음의 값을 갖

는 부분의 넓이 Sneg2는 식 (3.22)과 같이 구할 수 있다.

2

12

2neg res lin oss o o ossS S S C V V C M (3.22)

Vin<Vo/2인 경우 입력 전류는 식 (3.22)를 식 (3.7)에 대입하여 식 (3.23)

과 같이 계산할 수 있다.

21

2

inin on on off oss

s

VI t t t L C M

L T (3.23)

식 (3. 24)과 같이 k값을 정하면

21on on off oss

s

k t t t L C MT

(3.24)

식 (3.23)은 마찬가지로 식 (3.6)과 같이 정리할 수 있으며, k가 상수가 될

때, 입력 전류와 입력 전압의 관계는 식 (3.6)에 따라 정비례 관계가 된다.

３２

3.2 개선된 Variable On-time 제어의 구현 방법

3.2.1 파형 분석을 통한 스위치 도통 시간 계산

3.1절에서 분석한 바와 같이 k 값이 상수가 되도록 스위치 도통 시간

ton을 인가하면 입력 전류가 입력 전압을 정확하게 추종하도록 할 수 있다.

Vin>Vo/2인 경우와 Vin<Vo/2인 경우를 나누어 각 경우의 k에 대해 ton을

계산할 수 있다.

Vin>Vo/2인 경우, 식 (3.5)로부터 다음의 과정을 통해 ton을 구할 수 있다.

식 (3.5)에 식 (2.4)를 대입하여 정리하면 식 (3.25)와 같다.

2 2

12

1

4 11 1

11

on d

on d

t t MM

k

t tM

(3.25)

식 (3.25)에서 M은 Vo/Vin을 나타낸다. 식 (3.25)를 ton에 관한 2차식으로

나타내면 식 (3.26)과 같다.

2 11 2

411 1 0d

on on d

tt k t t k M

M

(3.26)

근의 공식을 이용하여 식 (3.26)의 해를 구하면 식 (3.27)과 같다.

３３

2 112

414 1 1

2

dd

on

tk k k M t

Mt

(3.27)

Vin<Vo/2인 경우, 식 (3.24)로부터 다음의 과정을 통해 ton을 구할 수

있다. 마찬가지로 식 (3.24)에 식 (2.4)를 대입하여 정리하면 식 (3.28)과

같다.

2

2

2

1 21

11

on neg

in

on d

Lt S

M Vk

t tM

(3.28)

식 (3.28)를 ton에 관한 2차식으로 나타내면 식 (3.29)과 같다.

2

2 2

1 21 0on on d neg

in

Lt k t k t S

M V

(3.29)

근의 공식을 이용하여 식 (3.29)의 해를 구하면 식 (3.30)과 같다.

2

2 2

2

1 24 1

2

neg d

in d

on

Lk k k S t

M V tt

(3.30)

３４

한편 k는 식 (3.6)으로부터 다음과 같이 정리할 수 있다.

,

,

sinsin

2

in peak L

in peak L

V tI t k

L

(3.31)

,

,2

in peak

in peak

VI k

L (3.32)

,

,2

in RMS

in RMS

VI k

L (3.33)

여기서 Vin,peak와 Iin,peak는 각각 입력 전압과 입력 전류의 최대값이며,

Vin,RMS와 Iin,RMS는 각각 입력 전압과 입력 전류의 실효값이다. ωL은 입력

전압의 주파수이다. 식 (3.33)으로부터 입력 전력 Pin의 식을 식 (3.34)과

같이 나타낼 수 있다.

2

,

, ,2

in RMS

in in RMS in RMS

VP V I k

L (3.34)

그러면 k 값은 입력 전력 Pin과 입력 전압 Vin,RMS의 정보를 통해 구할 수

있다.

2

,

2 in

in RMS

Pk L

V (3.35)

３５

3.2.2 출력 전압의 제어와 k 값 자동 계산 알고리즘

부스트 역률 보상 회로의 출력 전압을 제어하기 위해 참고문헌 [3]의

제어 방법을 적용하였다. 부스트 역률 보상 회로의 전달함수는 식

(3.36)과 같으며 그에 대한 보상기(Compensator)는 식 (3.37)로 나타낼 수

있다[3].

0

1ˆ

ˆ1

o zvi vi

pk

p

s

vG G

si

(3.36)

1ivv

zv

sG

s

(3.37)

그림 2.1(a)와 같이 부하저항을 R, 출력 캐패시터를 C라고 할 때, 식

(3.36)에서 Gvi0은 R/(2M), 영점 ωz는 R/(LM2), 극점 ωp는 2/(RC)가 된다[9].

식 (3.36)에서 보는 바와 같이 부스트 역률 보상 회로의 전달함수가

CCM의 경우와 달리 2차 저역통과필터(LPF)의 형태가 아니다. 이는

인덕터 전류의 값이 매 주기가 시작할 때마다 0에서부터 시작하기 때문에

인덕터 전류가 더 이상 상태변수(state)로서의 성질을 갖지 않기

때문이다[3]. CRM으로 동작하는 부스트 역률 보상 회로의 전달함수는

CCM으로 동작하는 부스트 역률 보상 회로가 전류제어를 할 때의

３６

전달함수와 같다. 부스트 역률 보상 회로의 전달함수가 고주파에서

20dB/ decade 의 기울기를 갖기 때문에 보상기는 식 (3.37)과 같이

비례-적분 제어기(Proportional Integral(PI) controller), 즉 적분기와 영점

하나를 갖는 형태로 설계할 수 있다[3]. 보상기의 출력 이득(DC gain) ωiv는

제어루프 이득의 대역폭이 10Hz미만이 되도록 설계하여 제어기 출력을

상수에 가깝게 잡아주고, 보상기의 영점 ωzv는 전달함수의 극점 ωp를

상쇄할 수 있도록 ωp와 같은 값으로 설계한다[3].

소비 전력이 특정한 값으로 통제되는 상황에서는 식 (3.35)에 따라

원하는 전력 Pin을 대입하여 k 값과 스위치 도통 시간 ton을 구할 수 있다.

하지만 부하가 변동하는 상황에서 입력 전류의 파형을 제어하기 위해서는

부하 정보가 필요하다. 부하 정보는 직접 측정을 통해서 구할 수도 있고,

부하 정보를 지니고 있는 인자로부터 간접적으로 구할 수도 있다. 본

논문에서는 추가적인 전류센서 없이 간접적으로 부하 정보를 얻는

방법으로 제어 알고리즘을 구현하였다.

제어변수 k의 값은 다음의 과정을 통해 구할 수 있다. Constant On-time

제어의 식 (2.1)로부터 최대 스위치 도통 시간과 출력 전력의 관계를 식

(3.38)으로 유도할 수 있다.

,max 2

,min

2 oon

in RMS

Pt L

V (3.38)

３７

보상기의 출력 vc는 식 (3.39)과 같이 출력 전력과 비례 관계가 된다.

2

,

2c o

e in RMS

v PL

S V (3.39)

그러면 식 (3.39)로부터 k를 식 (3.40)과 같이 정할 수 있다. 식 (3.39)에서

Se는 제어기 출력 vc와 비교되는 램프신호의 기울기를 의미한다.

c

e

vk

S (3.40)

한편 비례 상수 α는 다음의 과정을 통해 정할 수 있다. 식 (3.39)로부터

제어기 출력 vc의 최대값은 입력 전압의 실효값이 가장 작고, 부하가 제일

클 때의 값임을 알 수 있다.

,max ,max

, _

2

min

2c o o

e in RMS

v V IL

S V

(3.41)

입력 전압의 실효값이 가장 작고, 부하가 가장 큰 조건에서 k 값을

구하면 k와 vc의 관계식에서 α값을 구할 수 있다. 요약하면 스위치 도통

시간은 입력 전압의 범위에 따라 다음과 같이 나타낼 수 있다.

i) Vin>Vo/2인 경우

2

112

414 1 1

2

c c c dd

e e e

on

v v v tM t

S S M St

(3.42)

식 (3.42)에서 td1은 식 (3.43)과 같다.

３８

1d osst LC (3.43)

ii) Vin<Vo/2인 경우

2

2 2

1 24 1

2

c c cneg d

e e e in

on

v v v LS t

S S M S Vt

(3.44)

식 (3.44)에서 td2는 식 (3.17), Sneg2는 식 (3.22)과 같다.

개선된 Variable On-time (eVOT; Enhanced Variable On-time) 제어

알고리즘을 포함한 부스트 역률 보상 회로의 제어 루프는 그림 3.4과

같다. Gc2v는 제안한 제어 알고리즘을 의미하며 아래 음영 처리된 설명에

해당한다.

POWER

STAGE

PWM PI

k=αvc/Se

ton=f(k, Vin)

Gc2v

ov

cvont

Digital controller

그림 3.4 개선된 Variable On-time 제어 알고리즘을 포함한 제어 루프.

３９

3.3 제안된 제어 알고리즘의 최적화 방법

앞서 제안한 제어 방법은 수식이 복잡하고 계산해야 할 양이 많아

DSP에 계산 부담을 주고, 고성능 DSP를 사용해야 구현이 가능하다.

3.3절에서는 계산식을 최적화하면서 입력 전류 왜곡 개선 효과는 최대화

수 있는 방안을 제시한다.

3.3.1 스위치 도통 시간 계산식을 간략하게 하기 위한 방법

인덕터 전류 iL이 음의 값을 갖는 부분이 브리지 다이오드를 통과하지

않는다고 가정을 하면 브리지 다이오드를 통과한 전류 파형은 Vin>Vo/2인

경우와 Vin<Vo/2인 경우 각각 그림 3.5와 그림 3.6과 같이 나타낼 수 있다.

Vin>Vo/2인 경우, 스위치 도통 시간은 식 (3.45)와 같다.

Vin<Vo/2인 경우, 스위치 도통 시간은 식 (3.46)와 같다.

2

14 1

2

ind

o

on

Vk k k t

Vt

(3.45)

2

24 1

2

ind

o

on

Vk k k t

Vt

(3.46)

４０

ton toff

Ts

t

t

iL iL, peak

iL, peakiinuf

Vin/L

td1

그림 3.5 Vin>Vo/2인 경우 인덕터 전류(iL)와 입력 필터를 통과하지 않은 입

력 전류(iinuf).

식 (3.45)와 식 (3.46)의 스위치 도통 시간과 비교하기 위해 식 (3.27)과 식

(3.30)의 스위치 도통 시간을 정리하면 다음과 같다.

2 11 2

414 1 1 1

2

dd

on

tk k k t M

M kt

(3.47)

2

2 2

2

1 24 1 1

2

d neg

in d

on

Lk k k t S

M V k tt

(3.48)

４１

iL

Vin/L

ton

Ts

t

t

iL, peak

td1

td2

iinuf

tadd

Vin/L iL, peak

tlintres

toff

그림 3.6 Vin<Vo/2인 경우 인덕터 전류(iL)와 입력 필터를 통과하지 않은 입

력 전류(iinuf).

식 (3.47)에서 마지막 괄호 안의 값이 식 (3.49)를 만족한다면

1

2

41 1dt M

k (3.49)

식 (3.47)에서 마지막 괄호 안의 값은 식 (3.50)과 같이 근사화할 수 있다.

1

2

41 1 1dt M

k (3.50)

식 (3.50)에 따라 식 (3.47)은 식 (3.45)와 같게 된다. 마찬가지로 식

(3.48)에서 마지막 괄호 안의 값이 식 (3.51)을 만족한다면

４２

2

2

21neg

in d

LS

V k t

(3.51)

식 (3.48)에서 마지막 괄호 안의 값은 식 (3.52)과 같이 근사화할 수 있다.

2

2

21 1neg

in d

LS

V k t

(3.52)

식 (3.52)에 따라 식 (3.48)은 식 (3.46)와 같게 된다. 참고문헌 [6]은 위의

논의와 유사한 내용을 다루고 있으며, 가정이 성립할 수 있는 조건에

대해서 다음과 같이 기술하고 있다.

인덕터 전류 iL에서 음의 값을 갖는 부분을 무시할 수 있는 경우

i) Vin>Vo/2

1/

2 1 /

in od

on in o

V Vt

t V V

(3.53)

ii) Vin<Vo/2

2

2

2

2

1 1

11 1

1 /2 2

d

on res dres

d

t

t Mt tt

t M M

(3.54)

식 (3.54)에서 tres와 td2는 그림 3.6에 표시된 구간이며, M은 Vo/Vin이다. 식

(3.53)과 식 (3.54)의 조건에서 부등식의 좌변을 우변으로 나눈 결과를

그래프로 나타내면 각각 그림 3.7과 그림 3.8와 같고, 그 값이 대부분의

구간에서 1보다 매우 작다는 것을 알 수 있다. 분석 결과 Vin>Vo/2인 경우

４３

전 구간에서 가정이 타당하며, Vin<Vo/2인 경우에도 입력 전압이 매우 작은

경우를 제외한 모든 구간에서 가정이 타당하다는 것을 알 수 있다.

그림 3.7 식 (3.53)의 조건을 나타낸 그래프.

그림 3.8 식 (3.54)의 조건을 나타낸 그래프.

４４

한편 지연시간 td2의 계산도 다음의 가정을 통해 간략하게 정리할 수

있다. 그림 3.9와 같이 tres가 공진주기의 1/4로 고정된다고 가정하면

지연시간 td2는 다음과 같은 과정을 통해 계산할 수 있다. 공진구간에서

인덕터 전류는 식 (3.12)와 같고, t3에서의 값은 식 (3.55)와 같다.

3( ) ossL o in

Ci t V V

L (3.55)

t3~t5 구간의 길이 tlin은 식 (3.56)과 같다.

o inlin oss

in

V Vt LC

V

(3.56)

４５

iL

Vin/L

ton

toff

Ts

t

t

iL, peak

td1

td2

iinuf

tadd

Vin/L iL, peak

tlintres

t0 t1

t2 t3 t4 t5

그림 3.9 Vin<Vo/2인 경우 tres를 고정했을 때의 파형.

tres를 고정된 값으로 하였을 때의 지연시간 td2는 식 (3.57)과 같다.

22

o ind res lin oss

in

V Vt t t LC

V

(3.57)

원래 td2와 근사화된 td2 값의 차를 그래프로 나타내면 그림 3.10과 같다.

그래프에서 x축은 입력 전압이며 범위는 o0 ~ V / 2이다. y축은 원래 td2와

근사화된 td2의 오차이다. 오차는 입력 전압이 출력 전압의 절반이 될 때

최대가 되며, 그 값은 약 0.13μs정도이다.

４６

그림 3.10 원래 td2와 근사화된 td2의 오차 그래프.

그림 3.11 스위치 도통 시간에 대한 원래 td2와 근사화된 td2의 오차 값.

４７

스위치 도통 시간에 대한 원래 td2와 근사화된 td2의 오차 값의 비율을

구해보면 그림 3.11와 같다. 원래 td2와 근사화된 td2의 오차가 최대일

때에도 오차 값은 스위치 도통 시간의 0.032%에 불과하다. 따라서 해당

가정에 따라 지연시간을 구하면 계산의 복잡도가 줄어들게 되고, 원래

지연시간과의 차이는 매우 작아 가정이 타당함을 알 수 있다.

3.3.2 간략화된 스위치 도통 시간

앞서 분석한 대로 스위치 도통 시간은 Vin>Vo/2인 경우에는 식 (3.44)와

같이 정해줄 수 있다. Vin<Vo/2인 경우에는 Vin>Vo/2인 경우보다 늘어난

지연시간만큼을 더 고려해야 한다. 그림 3.12은 추가적인 지연시간을

고려하지 않았을 때의 파형을 나타낸 그림이다. 왜곡을 개선하기 위한

방법으로 Vin<Vo/2 구간에서 tadd만큼 지연시간을 늘려주는 방법과, tadd만큼

스위치 도통 시간을 늘려주는 방법이 있다. 본 논문에서는 디지털

제어코드에서 연산시간을 최소화하기 위해 그림 3.13과 같이 지연시간은

모든 구간에서 td1으로 고정하고, Vin<Vo/2 구간에서는 스위치 도통 시간을

tadd만큼 증가시키는 방법을 선택하였다. 추가 지연시간 tadd는 그림

3.9로부터 식 (3.58)과 같은 관계식을 유도하여 구할 수 있다.

４８

2 1 12

o inadd d d res lin d oss

in

V Vt t t t t t LC

V

(3.58)

요약하면 스위치 도통 시간은 다음과 같다.

i) in oV V /2 일 때

2

14 1

2

ind

o

on

Vk k k t

Vt

(3.59)

ii) in oV V /2 일 때

2

24 1

2

ind

o

on add

Vk k k t

Vt t

(3.60)

４９

iLVin/L

ton

toff

Ts

t

t-Vin/n

iL, peak

tadd

tlintres

t

(Vo-Vin)/nvAUX

ZCD signal

Vref

tGate signal

vc

Digital countert

Counter reset

td1

그림 3.12 Vin<Vo/2 인 경우 추가적인 지연시간 tadd를 고려하지 않고

게이트 신호 인가 시 주요 파형.

５０

iLVin/L

ton

toff

Ts

t

t-Vin/n

iL, peak

tadd

tlintres

t

(Vo-Vin)/nvAUX

ZCD signal

Vref

tGate signal

vc

Digital countert

Counter reset

td1

그림 3.13 Vin<Vo/2 인 경우 추가적인 지연시간 tadd를 고려하여 게이트

신호 인가 시 주요 파형.

５１

제 4 장 모의 실험 및 실험 결과

4.1 모의 실험 결과

제안한 제어 방법의 성능을 검증하기 위하여 시뮬레이션을 통해 모의

실험을 하였다. 100 W 부하조건에서 실험을 하였으며, 제어는 부하 정보를

지닌 인자 vc를 이용해 k 값을 계산하는 방법으로 하였다. 그림 4.1~4.4는

제안한 제어 방법을 적용하였을 때, 각각 입력 전압이 264 V, 220 V, 110 V,

90 V인 경우에 해당하는 파형을 나타낸 것이다. 각 파형의 그림은

위에서부터 위에서부터 출력 전압(vo), 정류된 입력 전압(vin_rect), 입력

전류(iin), 스위치 도통 시간(ton)을 나타낸다. 표 4.1은 제안한 제어 방법을

적용시의 결과를 정리한 것이다. 그림 4.5~4.8은 Constant On-time 제어

방법을 적용하였을 때, 각각 입력 전압이 264 V, 220 V, 110 V, 90 V인

경우에 해당하는 파형을 나타낸 것이다. 표 4.2는 Constant On-time 제어

방법을 적용시의 결과를 정리한 것이다. 표 4.1과 표 4.2에서 각 입력

전압에서 입력 전류의 THD를 보면 악조건인 264V에서 입력 전류의

THD가 가장 높음을 확인할 수 있다. 모의 실험 결과 입력 전압이 낮은

조건에서는 모두 입력 전류의 THD가 낮아 차이가 크지 않지만, 악조건인

264 Vac에서는 8.546% 대비 4.594%로 46%의 THD 개선 효과가 있다.

５２


모의실험파형.


모의실험파형.

iin

vin_rect

vo

ton

iin

vin_rect

vo

ton

５３


모의실험파형.


모의실험파형.

iin

vin_rect

vo

ton

iin

vin_rect

vo

ton

５４

그림 4.5 입력 전압 264 Vac인 경우, Constant On-time 제어 방법 적용시의

모의실험파형.


모의실험파형.

iin

vin_rect

vo

ton

iin

vin_rect

vo

ton

５５


모의실험파형.


모의실험파형.

iin

vin_rect

vo

ton

iin

vin_rect

vo

ton

５６

표 4.1 모의실험으로 제안한 제어 적용했을 때 100 W 부하에서 입력

전압에 따른 입력 전류의 THD 모의실험결과

입력 전압 입력 전류 THD

264V 4.594%

220V 2.932%

110V 1.285%

90V 1.427%

표 4.2 모의실험으로 Constant On-time 제어를 적용했을 때 100 W

부하에서 입력 전압에 따른 입력 전류의 THD 모의실험결과


264V 8.546%

220V 6.326%

110V 3.173%

90V 2.737%

５７

4.2 하드웨어 실험 결과

제안한 제어 방법의 성능을 검증하기 위하여 100W 하드웨어를

제작하여 실험하였다. 하드웨어의 구성은 그림 4.9와 같다. 하드웨어의

제원은 아래 표 4.3에 정리하였다.

Digital Controller

ADCError

Amp.

PWM

Module

n:1

Vre

f

PI

control

signal

vin

Lf

Cf1

Cf2

+

vrect

_

LDDbr

QCo

+

vds

_

R

+

vo

_vgs

Rv1

Rv2

vc vevo

R2R1

Vcc1

Vcc2

Comparator

ADC

ADC

vp

vn

c

e

vk

S

_( , )on in rectt f k v

Rvp1

Rvp2

Rvn1

Rvn2

_in rectv+

+

그림 4.9 개선된 Variable On-time 제어로 동작하는 부스트 역률 보상 회로

하드웨어 구성.

５８

표 4.3 하드웨어 제원

Q FQPF7N65C(Coss=100pF) ZD 1N4734

D STTH8L06 R1 200Ω

Dbr D25XB60 R2 2kΩ

CMP KA319 Rv1, Rv2 4MΩ, 10kΩ

Dc1, Dc2 KDR357 Rvp1, Rvn1 4MΩ

Lf 1.6mH Rvp2, Rvn2 10kΩ

L 540μH (n=4) Po 100W

Cf1 470nF Gate Driver TC4420

Cf2 33nF Tsw_max 50μs (1/20kHz)

Co 220μF/450V e-cap DSP TI TMS320F28335

하드웨어 실험은 100W 부스트 역률 보상 회로에 DSP를 이용해 구현한

제안한 제어 방법인 개선된 Variable On-time 제어 방법을 적용하였을

경우와 기존의 Constant On-time 제어 방법을 적용하였을 경우에 대하여

각각 진행하였다. 그림 4.10 ~ 4.13은 제안한 제어 방법을 적용시의

결과이고, 그림 4.14 ~ 4.17은 Constant On-time 제어를 적용했을 때의

결과이다. 각 제어 방법을 적용했을 때의 결과를 표 4.4와 표 4.5에

정리하였다. 그림 4.18은 각 제어 방법을 적용했을 때 입력 전류의

THD를 비교하는 그래프를 나타낸 것이다. 입력 전류의 THD는

YOKOGAWA사(社)의 Digital Power Meter WT210으로 측정하였다. 그림

4.19는 Constant On-time 제어 방법과 제안된 제어 방법을 적용했을 때

입력 전류 실험파형을 나타낸 것이다. 두 파형을 비교하면 제안한 제어

５９

방법을 적용하였을 때 Constant On-time 제어 방법을 적용하였을 때보다

제로 크로싱 왜곡 구간이 약 300μs 정도 감소하는 것을 확인할 수 있다.

기존 Variable On-time 제어 방법은 하드웨어 사양에 차이가 있어 별도로

표 4.6에 결과를 정리하였다. 기존 Variable On-time 제어 방법을 적용한

하드웨어의 주요 제원은 표 4.7에 기재하였다.

실험에 사용된 DSP는 TI사(社)의 TMS320F28335이다. TMS320F28335는

최대 클락 주파수가 150MHz(단위 클락: 6.67ns)로 모든 연산이 6.67ns

단위로 구동된다. 프로그램 메모리 크기가 256kB이며, 최대 18개의 PWM

출력을 낼 수 있고, 16개 채널의 ADC 입력을 받을 수 있는 고성능

프로세서이다. 실험의 편의상 구현의 자유도를 높이기 위해 사용하였으나,

스위칭 주기 이내에 제어 연산을 종료할 수 있는 프로세서이면 제안한

제어 방법을 구현하는 데에 사용할 수 있다. 따라서 본 논문의 실험에

사용한 TMS320F28xx시리즈보다 저가형의 DSP로도 제안한 제어 방법을

구현할 수 있다.

６０

그림 4.10 입력 전압 264 Vac인 경우, 제안된 제어 방법 적용시의 실험파형.


Input current, Iin(500mA/div)

Input voltage, Vin

(200V/div)

Output voltage, Vo(100V/div)

Switch On-time, ton

(2μs/div)

Input current, Iin

(500mA/div) Input voltage, Vin

(200V/div)


Switch On-time, ton

(2μs/div)

Time: 5ms/div

Time: 5ms/div

Vo ton

Iin Vin

Vin Iin

ton Vo

６１



Input current, Iin

(500mA/div)

Input voltage, Vin

(200V/div)


Switch On-time, ton

(5μs/div)

Input current, Iin

(500mA/div)

Input voltage, Vin

(200V/div)

Output voltage, Vo

(100V/div)

Switch On-time, ton

(5μs/div)

Time: 5ms/div

Time: 5ms/div

Vin Iin

ton

Vo

Vin Iin

ton Vo

６２


실험파형.


실험파형.

Input current, Iin

(500mA/div) Input voltage, Vin

(200V/div)


Switch On-time, ton

(500ns/div)

Input current, Iin

(500mA/div)

Input voltage, Vin

(200V/div)


Switch On-time, ton

(2μs/div)

Time: 5ms/div

Time: 5ms/div

Vin Iin

ton

Vo

Vin Iin

ton Vo

６３


실험파형.


실험파형.

Input current, Iin

(500mA/div)

Input voltage, Vin

(200V/div)

Output voltage, Vo(100V/div) Switch On-time, ton(500ns/div)

Input current, Iin

(500mA/div)

Input voltage, Vin

(200V/div)

Output voltage, Vo

(100V/div)

Switch On-time, ton

(500ns/div)

Time: 5ms/div

Time: 5ms/div

Vin Iin

ton

Vo

Vin Iin

ton

Vo

６４

표 4.4 제안한 제어 적용 시 100W 부하에서 입력 전압에 따른 입력

전류의 THD 실험 결과


264V 5.45%

220V 5.29%

110V 4.81%

90V 4.89%

표 4.5 Constant On-time 제어 적용 시 100W 부하에서 입력 전압에 따른

입력 전류의 THD 실험 결과


264V 11.82%

220V 8.53%

110V 7.4%

90V 6.9%

６５

그림 4.18 Constant On-time 제어와 제안한 제어 방법 적용 시 입력 전류

THD 비교.

그림 4.19 Constant On-time 제어와 제안한 제어 방법 적용 시 입력 전류의

실험 파형 비교.

0123456789

10111213

80 130 180 230 280

THD

(단위: %)

입력 전압(Vin,RMS, 단위: V)

COT

eVOT

Proposed

method

Constant On-time

control

Time: 2ms/div

６６

표 4.6 기존 Variable On-time 제어 적용했을 때 100W 부하에서 입력

전압에 따른 입력 전류의 THD 실험 결과[19]


265V 6.065%

230V 4.846%

115V 3.409%

85V 5.235%

기존 Variable On-time제어를 적용한 하드웨어 회로와 주요 제원은 다음과

같다.

그림 4.20 기존 Variable On-time 제어를 적용한 하드웨어[19].

６７

표 4.7 기존 Variable On-time 제어를 적용한 하드웨어의 주요 제원[19]

BD KBL06 C1 150nF/275VAC

LF1 38mH C2 470nF/275VAC

T1 600μH C3, C4 2.2nF/3kV

Q1 FQPF13N50C C9 100μF/450V

D2 BYV26C IC1 FAN7529

같은 하드웨어 조건에서 제안된 제어 방법과 기존의 Variable On-time

제어 방법을 비교하기 위해 기존의 Variable On-time 제어 방법을

디지털로 구현하였다. Constant On-time 제어 방법과 기존의 Variable On-

time 제어 방법, 그리고 제안된 제어 방법의 디지털 제어 코드는 부록에

수록하였다. 악조건인 입력 전압 264 Vac에서 제안된 제어 방법과 기존의

Variable On-time 제어 방법을 적용하여 실험파형을 비교하였다. 앞서

수행된 실험의 하드웨어 사양(표 4.3) 중에서 부스트 인덕터의 값을

680μH로 바꾸어 실험을 진행하였다. 그림 4.21은 제안된 제어 방법 적용

시의 실험 결과이고, 그림 4.22는 기존의 Variable On-time 제어 방법을

디지털로 구현하여 적용하였을 때의 실험 결과이다. 각 실험 결과를 표

4.8에 정리하였다. 표 4.9는 제안된 제어 방법과 기존의 Variable On-time

제어 방법, 그리고 기존의 Constant On-time 제어 방법을 부스트 인덕터의

값을 더 낮추었을 때의 경우에 대하여 (L=430μH, Coss=160pF) 적용한

결과이다. 효율은 220V입력에서 약 96.1%로 제어 방법 간에 큰 차이는

보이지 않는다.

６８

그림 4.21 입력 전압 264 Vac인 경우, 제안된 제어 방법 적용 시 출력 전압

과 입력 전류의 실험파형.

그림 4.22 입력 전압 264 Vac인 경우, Variable On-time 제어 방법 적용 시

출력 전압과 입력 전류의 실험파형.

Vo Input current, Iin (500mA/div)

Output voltage, Vo (100V/div)

Input current, Iin (500mA/div)

Time: 5ms/div

Time: 5ms/div

Output voltage, Vo (100V/div)

Iin

Vo

Iin

６９

표 4.8 입력 전압 264 Vac에서 각 제어 방법에 따른 입력 전류의 THD

입력 전압 제어 방법 입력 전류

THD

264 Vac 제안한 제어 방법 4.34%

기존 Variable On-time 제어 방법 5.02%

표 4.9 각 제어 방법을 적용하였을 때, 입력 전압에 따른 입력 전류 THD

입력 전압 제어 방법 입력 전류

THD

265 Vac

제안한 제어 방법 6.46%


Constant On-time 제어 방법 14.24%

220 Vac




110 Vac




90 Vac




７０

4.3 실험 결과 분석

하드웨어 실험 파형을 분석해보면 제안한 제어 방법을 적용한 경우,

입력 전압의 크기가 큰 구간에서는 스위치 도통 시간이 작고 입력 전압이

0에 가까워짐에 따라 스위치 도통 시간이 크게 증가함을 확인할 수 있다.

스위치 도통 시간의 파형은 모의실험을 통해 예상한 파형과 유사함을 알

수 있다. 모의실험과 하드웨어 실험 결과를 비교해보면 입력 전류의

THD의 값에서 다소 차이가 발생한다. 실제 하드웨어로 구현을 할 때

최대 스위치 도통 시간을 제한하여 실제 실험에서는 모의실험만큼 스위치

도통 시간을 증가시킬 수 없다는 한계점이 있다. 또한 모의실험과 달리

영전류 검출회로를 실제로 구현할 때 사용되는 소자들에서 신호의 지연이

발생하여 또한 오차의 원인이 된다. Constant On-time 제어의 경우,

이론적인 모습과 달리 실제로는 스위치 도통 시간이 모든 구간에서

일정하지 않고 다소 변하고 있음을 알 수 있다. 이는 유한한 스위칭

주파수와 캐패시터 필터에 의한 영향으로 알려져 있다[5]. 실험 결과

제안한 제어 방법은 Constant On-time 제어에 비해 악조건인 264V입력에서

약 54% 정도(11.82% 5.45%) 개선되었다. 기존 Variable On-time 제어

방법의 실험 결과는 하드웨어 사양이 달라 제안된 제어 방법의 실험

결과와 직접 비교하기는 어렵기 때문에 동일한 하드웨어 조건에서

실험하여 결과를 비교하였고, 264V에서 약 13.5% 정도

７１

개선되었다(5.02% 4.34%). 표 4.9의 결과를 보면 악조건인 265V에서

220V보다 THD 개선이 더 많이 된 것을 확인할 수 있는데, 이는 디지털

제어를 구현을 하면서 발생하는 문제이다. 입력 전압이 매우 작아질 때,

스위치 오프 구간인 toff가 매우 짧아지는데, 이 구간이 짧아짐에 따라

디지털 제어기의 제어 연산이 한 스위칭 주기 이내에 끝나지 못하고

약간의 지연이 생기게 된다. 전압 모드 PWM 방식을 취하였기 때문에

스위칭 주기가 지연된 만큼 스위치 도통 시간이 늘어나게 되고, Constant

On-time 제어나 Voltage On-time 제어의 경우 의도하지 않게 스위치 도통

시간을 보상하게 된다. 265V인 경우, 220V보다 워낙 스위치 도통 시간이

더 짧기 때문에 그 보상 효과의 정도는 더 크다. 여전히 존재하는 입력

전류의 왜곡은 입력 전압이 매우 작아 0 V에 근접한 구간에서 LC

공진에너지의 부족으로 부스트 다이오드가 도통하지 않고, 부스트 역률

보상 회로가 공진회로처럼 동작하여 발생하는 문제이다[19]. 이 구간의

입력 전류 왜곡을 해결하기 위해 해당 구간에서만 영전압 스위칭을 하지

않고 인덕터 전류에서 음의 값을 갖는 부분이 생기지 않도록 하는 제어

방법이 있다[20]. 이 방법으로 입력 전류의 왜곡은 더욱 개선할 수 있으나,

MOSFET의 드레인-소스 간의 전압이 높을 때 스위칭하기 때문에 스위칭

손실이 증가한다는 단점이 있어 본 논문에서 제안된 제어 방법에는

적용하지 않았다.

７２

제 5 장 결 론

부스트 역률 보상 회로는 역률 보상 응용 분야에서 가장 널리 사용되는

회로이다. 그 중 CRM으로 동작하는 부스트 역률 보상 회로의 경우 300W

이하 전력대의 응용분야에서 가장 선호되는 회로이다.

CRM 부스트 역률 보상 회로를 제어하는 전통적인 방법으로 Constant

On-time이 있으나, 스위칭 손실을 줄이는 과정에서 지연시간이 추가되어

입력 전류에 왜곡이 일어난다. 이를 해결하기 위한 기존의 Variable On-

time 제어는 비교적 구현이 간단하고, THD 개선 효과가 뛰어나지만

구현을 위해서는 제어 변수를 실험적으로 구해야 한다는 단점이 있었다.

본 논문에서는 기존 Variable On-time의 이러한 문제점을 해결하는 제어

방법을 연구하였다.

기존의 제어 방법과 달리 제안된 제어 방법은 전류 파형의 분석을

바탕으로 하여 수식적으로 스위치 도통 시간을 계산하였고, DSP를

활용하여 계산된 스위치 도통 시간을 게이트 신호로 인가해주었다.

인덕터 전류가 음의 값을 갖는 부분과 입력 전압이 출력 전압의 절반보다

작을 때 발생하는 추가적인 지연시간까지 고려하여 스위치 도통 시간을

계산하였고, 실제 구현을 위한 스위치 도통 시간 계산의 간략화 방법을

제시하였다.

제안된 제어 방법은 모의 실험과 100W 하드웨어 실험을 통해 기존의

제어 방법과 실험 결과 비교를 통해 성능을 검증하였다.

실험 결과를 분석하는 과정에서 발견된 제어 연산 속도의 문제를

７３

해결하기 위해 향후 제어 코드 최적화를 통해 연산 속도를 높이는 연구가

필요하다. 또한 디지털 노치 필터를 이용하여 제어 변수 vc를 안정화하면

더욱 개선된 결과를 얻을 수 있을 것이다. 한편 본 연구에서는 제안한

제어의 가능성을 보이기 위해 디지털 제어를 활용하였으나, 아날로그

소자를 이용하여 구현한다면 가격경쟁력을 확보할 수 있을 것이다.

７４

참고문헌

[1] IEEE Std 519-1992, IEEE Recommended Practices and Requirements for Harmonic

Control in Electrical Power System, New York, NY: IEEE.

[2] J. W. Kim, S. M. Choi and K. T. Kim, “Variable On-time Control of the Critical

Conduction Mode Boost Power Factor Correction Converter to Improve Zero-

crossing Distortion”, in Proc. IEEE Power Electron. Drive Syst. Conf., Nov. 2005,

pp.1542-1546.

[3] J. W. Shin, G. S. Seo, B. H. Cho and K. C. Lee, “Modeling and Implementation of

Digital Control for Critical Conduction Mode Power Factor Correction Rectifier”, in

Control and Modeling for Power Electronics (COMPEL), 2012 IEEE 13th Workshop

on, June 2012

[4] J. Zhang, J. Shap, P. Xu and Fred C. Lee, M. Jovanovic, “Evaluation of Input

Current in the Critical Mode Boost PFC Converter for Distributed Power System”,

in Proc. IEEE Appl. Power Electron. Conf. (APEC), Feb. 2001, pp.130-136.

[5] J. S. Lai, D. Chen, “Design Consideration for Power Factor Correction Boost

Converter Operating at the Boundary of Continuous Conduction Mode and

Discontinuous Conduction Mode”, in Proc. IEEE Appl. Power Electron. Conf.

(APEC), Mar, 1993, pp. 267-273.

[6] L. Huber, B. T. Irving and M. Jovanovic, “Effect of Valley Switching and

Switching-Frequency Limitation on Line-Current Distortions of DCM/CCM

Boundary Boost PFC Converters ”, IEEE Trans. Power Electron., vol. 24, no. 2, Feb.

2009, pp.339-347

７５

[7] A. Abramovitz, “Effect of the Ripple Current of Power Factor of CRM Boost

APFC”, Journal of Circuits, Systems, and Computers, 2008, pp. 389-398.

[8] M. M. Jovanovic and Y. Jang, “State-of-the-art, single-phase, active-power-factor-

correction techniques for high-power applications-An overview”, IEEE Trans. Ind.

Electron., vol. 52, no. 3, pp. 701-708, Jun. 2005.

[9] J. Chen, R. Erickson and D. Maksimovic, “Averaged Switch Modeling of Boundary

Conduction Mode Dc-to-Dc Converters”, in Proc. IEEE IECON’01 Conf., 2001,

pp.844-849.

[10] J. W. Shin, B. H. Cho, J. H. Lee, “Average Current Mode Control in Digitally

Controlled Discontinuous-Conduction-Mode PFC Rectifier for Improved Line

Current Distortion”, in Power Electronics and Motion Control Conference (IPEMC),

2012 7th International, vol. 1, IEEE, 2012, pp. 580-585.

[11] “Design of Power factor Correction Circuit Using FAN7529”, Fairchild Application

Note AN-6026

[12] M. Fu, Q. Chen, “A DSP Based Controller for Power Factor Correction (PFC) in a

Rectifier Circuit”, in Applied Power Electronics Conference and Exposition, 2001.

APEC 2001. Sixteenth Annual IEEE, vol. 1. IEEE, 2001, pp. 144-149

[13] K. J. Astrom, R. M. Murray, Feedback Systems: An Introduction for Scientists and

Engineers, Princeton University Press, 2008, Chapter 6, 10.

[14] A. V. Oppenheim, R. W. Schafer, and J. R. Buck, Discrete-Time Signal Processing,

Upper Saddle River, New Jersey: Prentice Hall, Chapter 3.

[15] F. L. Luo, H. Ye, M. Rashid, Digital Power Electronics and Applications, Oxford:

Elsevier, 2005, Chapter10.

７６

[16] T. S. Key, J. S. Lai, “Costs and Benefits of Harmonic Current Reduction for

Switch-Mode Power Supplies in a Commercial Office Building”, Industry

Applications, IEEE Transactions on 32, no. 5 (1996): 1017-1025.

[17] J. Sebastian, J. A. Cobos, J. M. Lopera, et al. “The Determination of the

Boundaries Between Continuous and Discontinuous Conduction Modes in PWM

DC-to-DC Converters Used as Power Factor Pre-regulators”, Power Electronics,

IEEE Transactions on 10.5 , 1995, pp. 574-582.

[18] J. W. Shin, B. H. Cho, and K. C. Lee, “”Gate Signal Omission to Reduce the Drive

Loss of CRM PFC Rectifier”, Power Electronics and Motion Control Conference

(IPEMC), 2012 7th International. Vol. 1. IEEE, 2012, pp. 580-585

[19] “The Test Report of FAN7529 Evaluation Board”, PFCEB-FAN7529-001,

Fairchild Semiconductor PFC & PWM system and application, June, 2006.

[20] 임준혁, 신종원, 조보형, “두 가지 영전류 검출 방법을 이용한 임계 도통

모드(CRM) 역률 보상(PFC) 부스트 컨버터의 전고조파왜율 개선”,

전력전자학회 2013년 하계학술대회, 186-187쪽, 2013년 7월.

７７

ABSTRACT

As the technology of power electronics develops, the portion of non-linear loads

grows, which generates more harmonic current than the past. The harmonic

components of line current are not involved in power transfer, but just circulating,

enlarging the RMS value of the line current, which increases the conduction losses

of the transmission line and generates heat. To protect devices from the effect of the

harmonic current, international regulations on harmonic currents such as IEC61000-

3-2 have been established. To satisfy the regulations, AC-DC converters should

contain power factor correction (PFC) circuit as a pre-regulator. CRM boost PFC

rectifier is widely used for its advantages, especially in the power range under 300W.

Conventional method to control CRM boost PFC rectifier is Constant On-time

control. It’s simple and intuitive, but there is the zero-crossing distortion near the ac

line voltage zero crossing point. To solve this problem, the Variable On-time control

was proposed. However, to implement this control method, the control value should

be obtained by empirical method.

In this paper, an enhanced Variable On-time control method is proposed. Unlike

the conventional Variable On-time control, the proposed method calculates the

switch on-time by analyzing key waveforms of the boost PFC converter to find

proper switch on-time for input current shaping. By the help of digital control, the

７８

calculated on-time can be converted to the gate signal. The performance is verified

with a 400V, 100W boost PFC rectifier controlled by DSP.

Keywords : AC-DC converter, Power Factor Correction, Total Harmonic

Distortion, Critical Conduction Mode, Variable On-time, Digital Control

Student Number : 2012-20853

７９

부록

A. 디지털 제어 C 코드

A.1 PI 제어기 C 코드

//#//#//#//#//#//#//#//#//#//PI controller code//#//#//#//#//#//#//#//#//#//

ve = Vref-Vo; //error function ve=Vref-Vo

Ka=1/Kp; //anti-windup gain 1/(10*Kp)<Ka<10/Kp

ve_sum=ve_sum+ve-Ka*I_diff; //anti-windup included

P=Kp*ve; //proportional

I=Ki*ve_sum; //integral

if (I >= 150000) I=150000; //limiter, upper limit

else if (I <= -150000) I=-150000; //limiter, lower limit

vctrl=P+I; // control voltage

I_diff=Ki*ve_sum-I; //for anti-windup

//#//#//#//#//#//#//#//#//#//End of PI controller code//#//#//#//#//#//#//#//

A.2 Constant On-time Control C 코드

//#1//Constant On-time Control code//#//#//#//#//

vc=vctrl;

//#1//End of Constant On-time Control code//#//

８０

A.3 기존 Variable On-time Control C 코드

//#2//digitalized 7529, Variable On-time Control code//#//#//#//

Se=150e6;

k=vctrl/Se;

Vin_rect=Vp+Vn;

t_on=vctrl*344e-12/2000/(2.9/42000+(2.9+Vin_rect/4)/370000);

vc=Se*t_on;

//#2//End of digitalized 7529, Variable On-time Control code//#//

A.4 개선된 Variable On-time 제어 C 코드

//#3//eVOT Control Code//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//

k=vctrl*6.67; // multiply 1e9

Vin_rect=Vp+Vn;

M_buf=400/Vin_rect; // M=Vo/Vin, Voltage Conversion Ratio

if(M_buf>80) M=80; //Max. Volt. Conv. Ratio limit to protect DSP

else M=M_buf;

if(Vin_rect>160){t_on=0.5*(k+sqrt(k*k+4*k*(1-0.0025*Vin_rect)*1000));}

// multiply 1e9, division->multiplication. Ex)1/400=0.0025

else if(Vin_rect<160)

{t_on=0.5*(k+sqrt(k*k+4*k*(1-0.0025*Vin_rect)*404*(M+0.57)))+404*(M-2.57);}

//404=sqrt(L*Coss), 0.57=-1+pi/2, -2.57=-1-pi/2

vc=0.15*t_on; // 0.15=150e6/1e9

//#3//End of eVOT Control Code//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//#//

Disclaimer - Seoul National Universitys-space.snu.ac.kr/bitstream/10371/123012/1/000000016541.pdf제...

Documents

Transcript of Disclaimer - Seoul National Universitys-space.snu.ac.kr/bitstream/10371/123012/1/000000016541.pdf제...