第五章 存储器 学习目的：

了解半导体存储器的分类掌握地址译码的方法掌握存储器的应用掌握存储器的容量扩充了解存储器扩展技术

1

5.1 存储器概述

内存储器 ---- 比外存储器存取速度快，存储容量小

外存储器 ---- 辅助存储器，属于计算机的外部设备，常用的有磁盘、光盘和 U 盘等，存储容量大，存取速度慢。

2

1. 半导体存储器的分类

内存储器主要由半导体材料构成，也称半导体存储器。

按制造工艺 ------ 分为双极型半导体存储器和金属氧化物型（MOS ）半导体存储器两类。

按照工作方式 ------ 分为随机读写存储器 RAM 和只读存储器 ROM 两大类。

3

1) 随机存储器 RAM ： A) 双极型半导体 RAM ，双极型是以晶体管触发器作为基本存储电

路， TTL 电路；高速，功耗大、集成度低，成本高； B) MOS型RAM（Metal Oxide Semiconductor) 低速，功耗低、成

本低、集成度高；(1). 静态随机存储器 SRAM 是以双稳态触发器作为存储元 ;

(2). 动态随机存储器 DRAM 是用电容存储信息，需要刷新；2) 只读存储器 ROM

1. 掩膜式 ROM

2. 可编程式 PROM

3. 可擦除可编程式 EPROM

4. 电可擦除可编程式 E2PROM、 EAROM、NOVROM

2704、 2708、 2716、 2732、 2764、 27128、 27256、 27512、 271024

be

GS

D

4

2. 存储器件的性能指标

（ 1 ）存储容量

存储器所能容纳二进制信息的总量。

能存储 1 位二进制信息的物理器件称为存储元，多个存储元构成存储单元，存储芯片就是由若干个存储单元构成。

存储容量表示为“存储单元个数×每个存储单元位数”

如： SRAM 芯片 6264 ，它的容量为 8K×8 ；

如： DRAM 芯片 NMC41257 的容量为 256K×1 ，即它有 256K

个单元，每个单元存储 1 位二进制信息 ;5

（ 2 ）存取速度 存取速度通常用存取时间来衡量。存取时间又称为访问

时间或读 / 写时间，是指 CPU 从启动一次存储器操作（读或写）到完成该操作所需要的时间。

连续两次独立的存储器读 / 写操作所需的最小时间间隔称为存储周期。

（ 3 ）可靠性 可靠性是指在规定的时间内，存储器无故障读 / 写的概率。

通常用平均无故障时间 MTBF（ mean time between failures ）来衡量可靠性。 MTBF 可以理解为两次故障之间的平均时间间隔，越长说明存储器的性能越好。

6

（ 4 ）功耗

功耗反映存储器件耗电的多少，同时也反映了其发热的程度。功耗越小，存储器件的工作稳定性越好。大多数半导体存储器的维持功耗小于工作功耗。

7

5.2 随机存取存储器（ RAM ）

MOS 型随机存取存储器按工作原理分为 静态 RAM（ SRAM ） 动态 RAM（ DRAM ）

静态 RAM 以触发器为基本存储电路，保存的数据不需要刷新。与动态 RAM 比较，它的存取速度快，集成度低，功耗大。

动态 RAM 以电容作为基本存储电路，每隔一段时间需要刷新一次。它的集成度高，成本低。

8

5.2.1 MOS 型静态随机存取存储器（ SRA

M ） 1. 基本存储元电路 MOS 型静态 RAM 基于双稳态触发器的工作原理保存信息。

9

T1 T2

T3 T4T5 T6

T7 T8

I/O I/O。 。

A B

。。。

。。

行选线X

列选线Y

所有存储元共用此电路

VCC（+5V）

D位线 D位线

图 5-1 静态 RAM 的基本存储元电路

10

MOS 型静态 RAM 芯片由存储体和外围电路。 外围电路：地址译码器、 I/O 缓冲器和读写控制电路 存储体：由许多个存储元组成，这些存储元通常以矩阵的形

式排列。

2. MOS 型静态 RAM 芯片的组成结构

11

地址输入缓冲器

X地址译码器

A0 X0

A5

A4

A3

A1

A2 ……

……

………

………

………

………

……

……存储矩阵

（64×64=4096）

…

…

X1

X63

0，0 0，1

1，0

63，0

1，1

63，1

0，63

1，63

63，63

●

● ● ● ●

● ●

●

●

●●

●●●●●

●

● ●

●●

●●D D D D D D

● ●

输入输出缓 冲

I/O电路

控制电路

Di

R/W CS

I/O

I/O

Y地址译码器

地址输入缓冲器

Y0 Y1 Y63

A6 A7 A8 A9 A10 A11

图 5-2 静态 RAM 的结构 12

3. 静态 RAM 芯片举例

常用的 SRAM 芯片有：6116（ 2K×8 ）、 2016、 4016

6264（ 8K×8 ）62128（ 16KX8 ）62256（ 32K×8 ）62512（ 64K×8 ）128K×8、 256K×8、 512K×8、 1024K×8

120ns~150ns 1ns

13

（ 1） 6264 芯片外部引脚 A0～ Al2----13 根地址信号线 D0～ D7----8 根数据线 、 CS2 ---- 两根片选信号线，

低电平有效、 CS2 高电平有效。---- 输出允许信号，低电平有效，

CPU 从芯片中读出数据。

---- 写允许信号，低电平有效，允许数据写入芯片。

VCC： +5V 电源GND ：接地端，NC ：空端。

1 28234567891011121314

27262524232221201918171615

NCA12

A7

A6A5

A4

A3

A2

A1

A0

D0

D1

D2GND

D7

D6

D5D4D3

WECS2

A8

A9A11

OEA10

CS1

+5V

图 5-3 SRAM 6264 外部引线图

OE

CS1 CS1

WE

14

tw

twc

A0 ~ A12

D0 ~ D7

tDW

CS1 CS2

WE

SRAM 6264 写操作时序图15

SRAM 6264 读操作时序图

A0 ~ A12

CS1

OE

D0 ~ D7

tOE

tCO

tRW

CS2

16

5.2.2 静态 RAM 芯片应用

存储器芯片的应用就是将芯片正确地接入计算机系统。根据CPU 要求的地址范围，将芯片上的各种信号与计算机系统的地址线、数据线和控制线，连接在一起。

地址线的连接。

数据线的连接。

控制信号线的连接 。

17

8088 系统BUS SRAM6264

D0 ~ D7 D0 ~ D7

A0 A0

A12 A12

MEMW

MEMR

WECS2+5V

OE

1

1 CS1

A19

A18

A17

A16

A15

A14

A13

&

A13

18

将一组输入信号转换为一个输出信号，称为译码。 地址译码的方法有：全地址译码和部分地址译码。

19

1.全地址译码

全地址译码就是把系统中全部地址线与芯片连接，其中高位地址线经过译码电路译码后作为芯片的片选信号；低位地址线与系统中的相应地址线一对一连接。

【例 5-1 】 6264 芯片的地址范围为 F8000H~F9FFFH ，要求以全地址译码方式将 6264 芯片接入计算机系统。

将芯片的地址范围以二进制形式表示：

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

A19A18A17A16 A15A14A13 A12 A11~A 8 A7~A 4 A3~A0

F8000H

F9FFFH

地址总线

图 5-6 地址译码设计

20

· · ·

+5V WE

D0～D7

A 0

A 12 CS

2

OE

CS 1

SRAM 6264

A 12

A 0

MEMW

MEMR

A19

A 18 A 17 A 16 A 15 A 14 A 13

D0～D7

8088系统 BUS

21

译码电路的设计有两种方法：一种是利用基本的逻辑门电路搭建译码器，另一种是利用专用的译码器芯片译码。

第一种方法

方案 1

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

A19A18A17A16 A15A14A13 A12 A11~A 8 A7~A 4 A3~A0

F8000H

F9FFFH

地址总线

22

＆

· · ·

1

1

+5V WE

D0～D7

A 0

A 12 CS

2

OE

CS 1

SRAM 6264

A 12

A 0

MEMW

MEMR

A19

A 18 A 17 A 16 A 15 A 14 A 13

D0～D7

8088系统 BUS

＆

23

方案 2

· · ·

1 1

+5V WE

D0～D7A 0

A 12 CS

2

OE

CS 1

SRAM 6264

A 12

A 0

MEMW MEMR

A19

A 18 A 17 A 16 A 15 A 14 A 13

D0～D7

8088系统 BUS

＆

≥1 1

1

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

A19A18A17A16 A15A14A13 A12 A11~A 8 A7~A 4 A3~A0

F8000H

F9FFFH

地址总线

24

第二种方法：利用专用的译码器芯片译码 利用 74LS138 芯片译码

图 5-9 6264 全地址 138 译码方案 2 25

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

A19A18A17A16 A15A14A13 A12 A11~A 8 A7~A 4 A3~A0

F8000H

F9FFFH

地址总线

WE

＆

D0～D7 A 0 ·

· · A 12

A 12

A 0

MEMW

MEMR

A 19 A 18

A 17 A 16 A 15 A 14 A 13

CS 2 OE

CS 1

+5V

8088系统 BUS

SRAM 6264

C

AB

G 2A

G 2B

G 1

Y4

74LS138

D0～D7

＆

＆

1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1

A19A18A17A16 A15A14A13 A12 A11~A 8 A7~A 4 A3~A0

F8000H

F9FFFH

地址总线

26

D0 ~ D7 D0 ~ D7

A0 A0

A12 A12

MEMW WE

MEMRCS2+5VOE

&

≥1A19A18

A17A16

A15A14A13

CS1

Y7

G1

G2B

G2A

CBA

SRAM6264

A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0

0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 3E000…… …… …

0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFF

138 译码器

&

27

2. 部分地址译码

只使用系统地址总线中的一部分与芯片中的地址线相连。

使用了 A13~A17共 5 根线， A18和 A19未用。

· · ·

1 1

+5V WE

D0～D7A 0

A 12 CS

2

OE

CS 1

SRAM 6264

A 12

A 0

MEMW MEMR

A 17 A 16 A 15 A 14 A 13

D0～D7

8088系统 BUS

＆

≥1

图 5-10 6264 部分地址译码 28

A19 A18 A17 A16 A15 A14 A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0

X X X X X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 …… ……

· · ·

1 1

+5V WE

D0～D7A 0

A 12 CS

2

OE

CS 1

SRAM 6264

A 12

A 0

MEMW MEMR

A 17 A 16 A 15 A 14 A 13

D0～D7

8088系统 BUS

＆

≥1

29

8088 系统BUS

SRAM6264

D0 ~ D7 D0 ~ D7

A0 A0

A12 A12MEMW

MEMR

WECS2+5VOE

CS1

&

A19

A17

A15

A14

A13

A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0

1 X 1 X 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 ………

1 X 1 X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Y7

30

部分地址译码的后果：地址重叠

31

线性译码： 只使用一根地址线作为片选信号。

· · ·

+5VWE

D0～ D7

A 0

A 12

CS 2

OECS

1

SRAM 6264

A 12

A 0

MEMW

MEMR

A19

D0～D7

8088系统 BUS

WE

D0～D7 A 0 ·

· · A 12

CS 2

OE CS1

+5V

SRAM 6264

1

图 5-12 6264 线性地址译码32

【例 5-2 】 用 SRAM6116 芯片设计一个 4K 的存储器，地址范围为32000H~32FFFH ，要求使用全地址译码方式。

1 2 3 4 5 6 7 8 9 10 11 12

24 23 22 21 20 1918 17 16 15

A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 D 0 D 1 D 2 GND

D 7 D 6 D 5 D 4 D 3

A 8 A 9 R/ W OE A 10 CS

1413

VCC

SRAM6116

图 5-13 6116 引线图

•SRAM6116： 2KX8•11根地址线 A0~A10

•8根数据线 D0～ D7

•读写控制信号 R/W•输出允许信号 OE•片选信号 CS。

33

0 0 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0

327FFH

地址总线 A19A18A17A16A15A14A13A12 A11A10 ...A8 A7 ...A4 A3 ... A0

0 0 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 132000H

32800H32FFFH

0 0 1 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 00 0 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1

6116 译 码 分析如下：

34

· · · R/ W

D0～ D7

A 0

A 10

OE

SRAM 6116

A 10

A 0

MEMW MEMR

D0～D7

8088系统 BUS

R/ W

D0～D7 A 0 ·

· · A 10

OECS

SRAM 6116

＆

≥1

C

AB

G 2A

G2B

G1 Y 4

74LS138

A19 A18 A 15

A 14

A17 A16

A 13 A12 A11

＆

Y 5

CS

6116 存储器设计系统连接图如下：

35

5.2.3 MOS 型动态随机存取存储器（ DRAM ）

1. 单管基本存储元电路

T1

字选线（地址选择线）

存储电容

C

位线D(数据线)

分布电容

CD

36

动态存储器是通过把电荷存储到电容中来实现信息存储的。

MOS 单管动态存储电路占用面积小，集成度高，速度快；缺点是读出是破坏性的，而且单元读出信号较小，要求有高灵敏度的读出放大器；另一个缺点是刷新。

2ms~4ms

37

DRAM 芯片 2164

64KX1A0～ A7 ：地址输入线，分时复用。 DIN ：数据输入 DOUT ：数据输出 RAS ：行地址锁存信号CAS ：列地址锁存信号WE ：写允许信号，高电平允许读出

1 162345678

1514131211109

VCC(+5V)CASDOUT

A6

A3

A4

A5

A7

NCDI N

WERAS

A0

A1

A2

地

38

刷新 将动态随机存储器的每一位信息读出并写入的过程。

刷新的方法是使列地址信号无效，行地址有效，然后将这一行的信息读出再写入。

每次送出不同的行地址就可以刷新不同行的存储单元，将行地址循环一遍，则刷新了整个芯片的所有存储单元。刷新时位线上的信息不会送出到数据总线上。

DRAM 要求每隔 2~8ms 刷新一次，它称为刷新周期。39

5.2.4 存储器扩展存储器扩展包括位扩展、字扩展和字位扩展三种方式。

1. 位扩展将每个存储芯片的地址线和控制线（包括片选信号线、读 / 写

信号线等）全部一对一地接在一起，将它们的数据线分别引出作为字节的不同位。

40

A11 A0～

D3 D0

4K 4SRAM×

A11 A0～

D3 D0

4K 4SRAM×

～ ～

A11 A0～A11 A0～

D3 D0～～D7 D4

地址总线AB

数据总线DB

R/W

CS

读/写信号

选片信号

4KB存储模块

图 5-20 用 4K×4 位的 SRAM 芯片进行位扩展

41

2.字扩展字扩展是对存储空间的扩展，就是要增加存储单元的

个数。字扩展的方法是：将每个芯片的地址信号、数据信号

和读 /写控制信号等一对一地与系统总线中的相应信号线相连，将各芯片的片选信号与地址译码器的输出信号相连。

42

A10 A 0～

D7 D 0

2K 8SRAM×

A10 A 0～

D7 D 0

2K 8SRAM×

～ ～

A10 A 0～A10 A 0～

D7 D 0～～D7 D 0

AB地址总线

DB数据总线

R/W

CS

/读 写信号 4KB存储模块

译码电路

Y0

Y1

R/W

CS

43

3.字位扩展假如要构成一个容量为 M×N 位的存储器，若使用

B×b 位的芯片（ B<M， b<N ），则构成这个存储器需要：（ M / B） ×（ N / b ）个存储器芯片。

例如：用 Intel 2164 构成容量为 128KB 的内存，需要（ 128/64） ×（ 8/1） =16 片。

44

5.3 只读存储器（ ROM ）

常用的只读存储器类型有： 掩膜式 ROM 可编程 ROM（ PROM ） 可擦除可编程 ROM（ EPROM ） 电可擦除可编程 ROM （ E2PROM ） 闪存（ Flash Memry ）

45

2. 可编程 ROM（ PROM ） 可编程 ROM 是用户可以将程序和数据写入 ROM

的只读存储器芯片，又称为 PROM 。可编程只读存储器出厂时各单元内容全为 0 ，用户可用专门的 PROM 写入器将信息写入。

根据芯片的构造，可编程 PROM 可分为两类：结破坏型和熔丝型。

字线

位线Di

VCC

46

3. 可擦除可编程 ROM （ EPROM ） EPROM（ erasable programmable ROM ）

是一种紫外线可擦除可编程只读存储器，可以多次擦除和写入。

有一个能通过紫外线的石英窗口，用紫外灯照射约20~30 分钟，原信息就可以全部擦除。擦除后各单元内容均为 FFH ，恢复到出厂状态。

47

27 系列的芯片：

2716 2732 2764 27128 27256 27512

48

（ 1） 2764 的引线及功能 A0~A12： 13 根地址线， 8K 个存储单元；D0~D7： 8 根双向数据线， CE ：片选信号；OE ：输出允许信号；PGM ：编程脉冲输入；读操作时 PGM=1;

VPP ：编程电压输入端， 12.5V、 15V、 21V、 25V ；

49

1 28234567891011121314

27262524232221201918171615

VPP

A12A7A6A5A4A3A2A1A0

D0D1D2地

D7D6D5D4D3

PGMNCA8A9A11

OEA10

CE

VCC（+5V） 1 282345678

91011121314

27262524232221201918171615

NC

A12

A7A6A5A4A3A2

A1A0

D0

D1

D2GND

D7D6D5D4D3

WECS2

A8

A9A11

OE

A10CS1

+5V

图 5-3 SRAM 6264外部引线图50

· · · MEMRA19

A18A17A16

GG2A

G2B

CBA

74LS138

A15A14A13

Y0

A0

A1

A12

MEMR

D0

D7

~ D0

D7

~

A0

A1

A12

OE

CE

PGM

vccvpp

GNC

+5V

2764

1

&

51

5. Flash

闪速存储器（ flash memory ），简称 Flash或闪存。它与 EEPROM 类似，也是一种电擦写型 ROM 。与 EEPROM 的主要区别是：EEPROM 按字节擦写，速度慢；闪存按块擦写，速度快，一般在 65～ 170ns 之间。

52

5.4 高速缓冲存储器为了缓解 CPU 和内存之间存取速度的矛盾，在 CPU

和内存之间插入一小块 SRAM ，称为 Cache ，将当前正在执行的指令及相关联的后继指令从内存读到 Cache ，使 CPU执行下一条指令时，从Cache 中读取。

53

CPU

Cache

主存

54

Cache的工作原理基于：程序和数据访问的局部性；CPU将与当前指令相关联的一个不太大的后继指令集提前成批读入数据到 cache中； CPU在读取指令或数据时总是先在 cache中寻找，找不到再到主存中寻找；

90%以上的时间在 CPU与 cache交换数据；Cache的大小：

是主存的 1/128；如： 64M的内存， cache应为 512KB；命中率达 90%以上；

55

5.5 多级存储体系 现代微机系统中的存储器是一个多级存储体系，由

通用寄存器、高速缓冲存储器、主存储器和辅助存储器构成。图中从上至下存取速度递减，存储容量递增，每位存储成本依次降低。 寄存器

高速缓冲存储器

主存储器

辅助存储器

56

作业： 3、 5、 6、 7、 8

57