EMC 설계 대책사례 - jhcho.pbworks.comjhcho.pbworks.com/f/제출용+[호환+모드].pdf ·...

Post on 17-Feb-2018

261 views 18 download

Transcript of EMC 설계 대책사례 - jhcho.pbworks.comjhcho.pbworks.com/f/제출용+[호환+모드].pdf ·...

차량용 통신기기 제품에 대한차량용 통신기기 제품에 대한EMC 설계 • 대책 사례

HCT최정현

목차

1. 제품소개

2. 대책 진단 방법 및 문제 검토

양태식3. 대책 및 대책 가이드전자파 전도 대책양태식-전자파 전도 대책-ESD 대책대책 참고 가이드-대책 참고 가이드

4 대책하면서 느낀점4. 대책하면서 느낀점

2

제품소개

BMS(Bus Management System)를구성하기위한정보단말기입니다

단말기내에차량의현재위치를파악할수있는 GPS가장착단말기내에차량의현재위치를파악할수있는 GPS가장착

차량내다른 IT기기와의통신을위해 RS232 UART 통신포트가지원

소출력무선기기인 Zigbee를사용하여차량내각종센서장착시 무선으로연결

양태식

소출력무선기기인 Zigbee를사용하여차량내각종센서장착시, 무선으로연결

양태식

3

제품소개

연결 구성도

양태식양태식

4

제품소개

양태식양태식

메인 PCB 전면

5

제품소개

양태식양태식

메인 PCB 후면

66

제품소개

양태식양태식

서브 PCB(CPU보드) 후면서브 PCB(CPU보드) 전면

77

제품소개

제품적용규격

♦ 해당 시험: Radiated Emission, ESD

♦ 해당 규격 : KN22, KN61000-4-2, Class-A

양태식

♦ 규격적용 근거 : 본 제품은 정보기술기기에해당되고, 설치 및 사용조건이 가정용이 아닌 업무용 정보통신기기로분류되기 때문에 A급기기에 대한 허용기준을 만족하여야 한다.

양태식♦ 허용 기준해당 제품의 기준 : A급 기기해당 제품의 기준 : A급 기기

주파수범위

(㎒)

준첨두 허용 기준 ㏈(㎶/m)

A급 기기 (10 m) A급 기기 (3 m) B급 기기 (10 m) B급 기기 (3 m)( ) ( ) ( ) ( )

30 ~ 230 40 30 30 40

230 ~ 1000 47 57 37 47

8

대책 진단 방법

제품 특성 및 동작모드 검토제품 특성 및 동작모드 검토

TEST 및 분석데이터 확보

양태식

- 데이터 확보- 문제 발생 개소 체크- 노이즈 소스원 검토(이동경로 추적_ 회로도, 거버 참고)노이즈 유입 경로/증상 파악양태식- 노이즈 유입 경로/증상 파악

디버깅- 효과적인 대책 방법 찾기- 시행착오 데이터 확보(필수)

99

대책 진단 방법

Frequency 문제가 되는 주파수의 소스원은 어디인가?q y

Amplitude Limit 대비 발생된 에너지 세기는?

양태식

p

Time 특정한 동작을 하는 시간 동안에만 존재하는 문제인가 아닌가?(예 디스크 드라이브가 쓰기동작을 하는 동안에만 문제가 발생)양태식(예 : 디스크 드라이브가 쓰기동작을 하는 동안에만 문제가 발생)

동작 기기는 어떻게 신호 및 전원을 전달하고 있는가?동작 기기는 어떻게 신 및 전원을 전달하 있는가

Dimension기기의 구조 및 배선 연결상태(GND 연결상태)(예 기기의 샤시에 뚫려있는 h l 이나 l t의 크기가(예 :기기의 샤시에 뚫려있는 hole이나 slot의 크기가사용 주파수 파장의 길이와 일치하면 공간으로 전파)

10

대책 진단 방법

회로상의노이즈발생 경로분석

양태식양태식

11

대책 진단 방법

양태식양태식

12

12

대책 진단 방법

양태식그림1. 근자계 프로브 사용양태식

그림2 2가지 타입의 접촉식 프로브 사용

13

그림2. 2가지 타입의 접촉식 프로브 사용

대책 진단 방법

양태식양태식

접촉식 프로브로 진단

14

대책 진단 방법

양태식양태식

근자계 프로브로 진단

15

문제 검토

부적합 시험 항목MIC, Class A전자파방사전자파방사

부적합 주파수 대역80 ~ 230 MHz

양태식

80 230 MHz(11dB Limit 초과)

48 MHz하모닉 양태식48 MHz 하모닉주파수(7dB Limit 초과)

16

문제 검토

부적합 시험항목ESD

인가포인트

양태식

인가포인트RS232 포트철재거치대USB, GPS포트 양태식USB, GPS 포트접촉방전 4 KV 인가

증상RESET

17

양태식대책 및 대책 가이드양태식대책 및 대책 가이드

18

전자파 방사 대책 1

Via 홀 추가

양태식양태식

19

전자파 방사 대책 1

양태식양태식

2020

비아홀추가후비아홀추가전

대책가이드

양태식양태식

PCB Layout & Grounding 대책 사항 Guidelines

21

PCB Layout & Grounding 대책 사항 Guidelines

대책가이드

EMI 특성이 나쁜 Chip Ground

양태식양태식

- 상기의 Chip Ground의 문제점은 Chip상의 Pin에서 직접 내층과

Bottom으로 Ground가 연결이 되어 Noise가 많이 발생한다Bottom으로 Ground가 연결이 되어 Noise가 많이 발생한다.

22

22

대책가이드

EMI 특성이 좋은 Chip Ground

양태식양태식

- PCB상의 Frame Ground와 넓은 면적 및 Thru-hole의 분포를 균일하게 구성하여Ground to Ground간의 전위차가 최소화되어 Noise 발생이 최소화.

23

23

대책가이드

수정전 : Bottom 수정 후 : Bottom

양태식양태식

Chip Ground를 확장하여 Chip 구동 시 발열에 위한 Impedance 상승을 최소화

Via hole을 추가하여 전위차 최소화

24

대책가이드

안테나극성 : Vertical 안테나 극성 : Vertical

양태식양태식안테나극성 : Horizontal 안테나 극성 : Horizontal

25PCB수정 전 데이터 PCB수정 후 데이터

전자파 방사 대책 2

4

1

2

양태식3

양태식

1. SD 데이터라인 Bypass Cap 적용2. RJ45 to 시리얼 포트 I/O RW 설정 라인 Bypass Cap 적용3. SD CLK 100 MHz LPF + 저항 적용4. LCD 디스플레이 데이터라인 Bypass Cap 적용

26

대책가이드

I/O Line은 가능한짧게 하고, 고속신호 line에서 가능한멀리 두어야함

I/O Line

CouplingCMI

High Frequency Line

양태식

Line

Layout 하는 동안에 filter 나 choke를 실장 할 수 있는여유 공간을남겨두어야함양태식

PCB Layout 대책 사항 Guidelines

27

y

대책가이드

양태식양태식

하모닉 노이즈 제거 Guideline

28

하모닉 노이즈 제거 Guideline

대책가이드

양태식양태식

29

대책가이드

양태식삽입손실과스커트 (Insertion loss & Skirt)

양태식

하모닉 노이즈 제거 Guideline

30

전자파 방사 대책 3

양태식양태식

이어폰 포트 출력단 오른쪽, 왼쪽 Cap 적용

31

전자파 방사 대책 4

양태식양태식

지그비(CPU, 시리얼 포트쪽으로 연결되어있음) 데이터라인 Bypass cap 적용

3232

대책가이드

R,L,C 부품및 Filter 적용

양태식양태식

링잉 노이즈 제거 Guideline

33

대책가이드

양태식양태식

필터의 차단주파수와 파형의 둔화

34

전자파 방사 대책 5

2

양태식양태식

1

1. 전원 CM 필터 적용(허용전류 36A)2. 레귤레이터 출력단 (5V )전원 Cap 적용

35

대책가이드

주로 신호성분으로 구성된 회로 패턴에서 발생

양태식두 Wire 사이 에서는 자기장이최대

양태식외부에서는자기장이상쇄됨

EMI 방사 문제에큰 영향을미치지 않음

차동모드(DM) 전류의 특성

36

대책가이드

주로 I/O 케이블 방사로 이어질 수 있는 Source

Noise에의해서발생

양태식

두 Wire 사이 에서는 자기장상쇄

외부에서자기장이최대가됨양태식EMI 방사 문제를 일으키는주요한Source가됨

공통모드(CM) 전류의 특성

37

대책가이드

전자기장이 방사되기 위해서는 방사 Source와 이를 방사시키는 구조체가 필요함

- 방사 소스 : 시간에 따라 변하는 전류

일반적으로 CM 전류가 DM전류 보다 더욱 효과적인 방사 소스가 된다.

양태식양태식

38

대책가이드

양태식양태식Mode Selection Filter

- 일반적으로 신호 성분인 DM전류는 통과 시키고, Noise성분인 CM전류만

Filtering 하는 방법Filtering 하는 방법

- 높은 투자율을 갖는 물질을 이용해서 CM전류에 의해서 외부로 방출되는

자기장의 억제함

케이블방사의경우 페라이트코어를감아서 CM 노이즈 저감을확인

39

ESD 대책 1

1

양태식

1

양태식

접촉방전

1.포토커플러 센서 디텍터 라인 (다이오드 적용) ESD 대책 역전류 방지용

4040

대책가이드

BAD GOOD

양태식양태식

포토커플러

41

ESD 대책 2

1

양태식양태식

Shield Can 적용_ESD/RE 대책

42

ESD 대책 3

양태식양태식

리셋스위치 위치이동 ESD 대책

43

대책가이드

양태식양태식

Secondary Shield 사용 Air의Breakdown을 방지y

44

44

대책가이드

양태식양태식

ESD로인해발생되는 Noise current가내부회로를통과하지못하도록전류의 path를변경하는방법

45

45

대책가이드

20dB 감쇄기사용 (10:1로감쇄됨)

양태식양태식

46

대책가이드

ESD (Negative)ESD (Negative)ESD (Positive)

양태식양태식

47

대책가이드

수동소자를이용한 ESD 노이즈 저감실험

양태식양태식

Fig1. A 위치ESD 파형 Fig2. B 위치ESD 파형 Fig3. C 위치ESD 파형

Varistor(Variable Resistor) 효과실험

48

Varistor(Variable Resistor) 효과실험

대책가이드

Damping 저항을 Serial로 추가 시 효과실험

양태식양태식

Fig1.저항 연결전 C위치 ESD 파형 Fig3.저항연결후 C위치 ESD 파형

(Negative 8kV인가)Fig2.저항 연결후 C위치 ESD 파형

49

49

대책가이드

EFT 노이즈 분석

양태식양태식

50

대책가이드

EFT 노이즈 분석

양태식양태식

51

대책가이드

양태식양태식

EFT 노이즈 저감 실험 Setup

52

대책가이드

양태식양태식

EFT 노이즈

53

대책가이드각 라인별 EFT 파형 L인가시, Unshieled Cable

양태식양태식Fig1.GND에 인가되어진 EFT 파형 Fig2.Data에 인가되어진 EFT 파형

54Fig3.CLK에 인가되어진 EFT 파형 Fig4.Vcc에 인가되어진 EFT 파형

대책가이드EFT 인가조건에 따른 파형 Unshieled Cable

양태식양태식

L 인가시 L, PE 인가시 L, L2,PE인가시

55

대책가이드L, L2,PE인가시Cable 조건에 따른 파형

양태식양태식

shieled CableUnshieled Cable

56

Layout 변경 대책

22

3

양태식

3 4

5양태식

1

6

1

1. 패턴 INNER 레이어로 이동 2. PMIC 외부소자 최단거리로 재배치3. LCD data line CAP추가 4. SD/MMC data line CAP추가5. SD/MMC Clock line 에 100MHz LPF + 저항 추가6전원단 C M d Filt 추가 / 외부전원에 따른 역전류 방지 다이오드

57

6전원단 Common Mode Filter추가 / 외부전원에 따른 역전류 방지 다이오드

Layout 변경 대책

2

34

7

8

양태식1

5

6

8

양태식1 6

1. ESD 다이오드 추가 2. 리셋 IC 위치 이동3,8. 시리얼 통신 라인 CAP추가 4,5. LCD data line CAP추가6 Backlight PWM line LPF추가

5858

6. Backlight PWM line, LPF추가7. Backlight power line, bead 추가

대책 완료 데이터

양태식양태식

59

대책가이드

PCB Layer Stack-Up GuidePCB Layer Stack Up Guide

LowLow--Speed TracesSpeed Traces

양태식

pp

Ground/Power PlaneGround/Power Plane양태식Guard TraceGuard Trace들을들을가지는가지는모든모든Hi hHi h S dS d신호신호

G /G /

모든모든HighHigh--Speed Speed 신호신호

Ground/Power PlaneGround/Power Plane

An Alternate 4An Alternate 4--Layer StackLayer Stack--up (Provides Good Emission Suppression)up (Provides Good Emission Suppression)

60

대책가이드

90도 패턴일 때 반사 노이즈시뮬레이션

양태식양태식

61

대책가이드

양태식양태식

배선의배선의분기는분기는가능한가능한부품의부품의핀이나핀이나ViaVia가가있는있는지점에서지점에서한다한다배선의배선의분기는분기는가능한가능한부품의부품의핀이나핀이나ViaVia가가있는있는지점에서지점에서한다한다..

62

대책가이드

양태식양태식

63

대책하면서 느낀 점

EMC 설계·대책기법은

지식+경험효과를보았던 solution

양태식

효과를보았던 solution

내가 작업한 EMC 설계·대책에대한 현상설명양태식내가작업한 EMC 설계·대책에대한 현상설명

이론과매칭이 안되는조건들이존재

모든 공학 이론 동원해서 명쾌하게 증명하기힘들다

달인의경지달인의경지

6464

참고 문헌

Introduction to Electromagnetic Compatibility Introduction to Electromagnetic Compatibility 저자 : Clayton R. Paul

양태식

EMC 기술지원센터 교육자료

PCB 내부의 EMC 문제들양태식_ PCB 내부의 EMC 문제들

_ 노이즈 대책부품과 필터설계 원리

_PCB Design 설계 대책 가이드

전자회로의 노이즈 대책기술 (국제테크노정보연구소)

65

감사합니다 !양태식

감사합니다 !양태식

㈜에이치시티㈜에이치시티

www.hct.co.kr

E-mail : nocada@hct.co.kr

Tel : 031 639 853966

Tel : 031-639-8539