VLSIアーキテクチャ（1）sakai/vlsi/vlsi1.pdf–vlsiアーキテクチャの基本を学ぶ：機能⇒vlsi 対象者：工学部4年生以上 担当者 –坂井修一 プロセッサ→vlsi
VLSIテストにおける 回路温度均一化テストパター …...3...
24
国立大学法人 奈良先端科学技術大学院大学 http://www.naist.jp/ VLSIテストにおける 回路温度均一化テストパターン生成法 奈良先端科学技術大学院大学 情報科学研究科 井上美智子
Transcript of VLSIテストにおける 回路温度均一化テストパター …...3...
国立大学法人 奈良先端科学技術大学院大学 http://www.naist.jp/
VLSIテストにおける 回路温度均一化テストパターン生成法
奈良先端科学技術大学院大学 情報科学研究科
井上美智子
奈良先端科学技術大学院大学
2概要
研究背景
VLSIテストにおける熱制御手法
従来技術とその問題点
新技術の特徴
想定される用途・業界
企業への期待
本技術に関する知的財産権
産学連携の経歴
問い合わせ先
奈良先端科学技術大学院大学
3技術分野
VLSIのテストパターン生成法
LSIのテスト
性能評価、信頼性、コストに関わる大事な問題
VLSIVLSIVLSIVLSI
VLSIVLSIVLSIVLSI
設計 製造 正常 出荷
VLSIVLSI
VLSIVLSIVLSIVLSI
VLSI 製造テスト
VLSIVLSI不良
VLSIVLSI
フィールドテスト
VLSIVLSI
組込回路を使ったテスト
テストパターン生成 テスト実行 テスト実行
本手法 本手法が適用される箇所
奈良先端科学技術大学院大学
4研究背景
VLSI テクノロジートレンド
プロセス微細化→高速化、省コスト
低電力化
信頼性の観点から低電力化は不十分
電力密度、電界強度の増加による信頼性低下
高品質・高精度テストの要求
奈良先端科学技術大学院大学
5VLSIテストの課題
過大な消費電力によるテスト結果の誤判定
消費電力は大きく、より発熱する
回路中の場所、時間によって
消費電力がばらつく
温度がばらつく
回路の性能は温度依存
高精度なテストには回路温度の制御が不可欠
奈良先端科学技術大学院大学
6テスト精度と温度ばらつき
回路温度が遅延テストの精度に大きく影響
チップ内の空間的・時間的温度差50℃以上
温度差30℃で遅延が20％増加
ばらつきにより、温度を考慮した補正は不可能
チップ上の温度分布
120℃
70℃
Source: Bota et al., D&T of Computers, 2006.
50
60
70
80
90
100
110
120
1 201 401 601 801 100150 100 150 200 (ms)50
70
90
110
(℃) 時間 vs 温度
0.8
1.0
1.2
1.4
1.6
-60 -30 0 30 60 90 120
tpLH
[ns]
温度 [℃]
±0% +20% +40% +50% +100%
トランジスタの遅延と温度
トランジスタの種類（Vthの基準値からの増加率）
奈良先端科学技術大学院大学
7関連研究(1)
低消費電力テスト低消費電力指向ATPGX-Fillingテストパターンオーダリング
低消費電力指向DFT
低発熱テスト
テストスケジューリング
テストパターンオーダリング
高検出率法
低電力法
16分割した各ブロックの
消費電力と温度
温度
電力
奈良先端科学技術大学院大学
8関連研究(2)
消費電力均一化テストS. Bahukudumbi and K. Chakrabarty, “Power Management for Wafer-Level Test During Burn-In,” IEEE ATS (2008).テスト実行時の回路全体の消費電力を均一化
奈良先端科学技術大学院大学
9提案技術
回路温度均一化テストパターン生成法
テストパタンの印加による回路温度の変動を 抑えることでテストの精度を向上
回路を複数のブロックに分割し、 ブロック毎の温度を、空間的・時間的に考慮
時間(ms)
16ブロックの温度変移（℃） 時間(ms)
16ブロックの温度変移（℃）
低電力テスト 提案法
奈良先端科学技術大学院大学
10関連研究との違い
提案技術
回路温度均一化テストパターン生成法
ブロック毎の温度を、空間的・時間的に均一化
温度均一化のために、電力ばらつきも考慮
低消費電力・低発熱テスト
消費電力・発熱の低減する手法
テスト実行時の回路全体の消費電力均一化
空間的な電力ばらつきは考慮なし
温度ばらつきは考慮なし
奈良先端科学技術大学院大学
11提案技術の紹介
スキャン設計を用いたテスト手法
スキャン設計
提案手法のアイディア
ドントケアビットの利用
テストパターンリオーダリング
評価
特長
一般的な設計フローに導入可能
奈良先端科学技術大学院大学
12スキャン設計
もっとも利用されているテスト容易化設計法複数のFFがシフトレジスタとして機能
外部から直接FFを制御・観測
FF(記憶素子）
組合せ回路
外部入力
外部出力
スキャン設計適用前
組合せ回路
外部入力
外部出力
スキャン設計適用後
SE0SI0 SO0
SE1SI1 SO1
FF FF
奈良先端科学技術大学院大学
13提案手法：アイディア1
テストパターン中のドントケアビットを利用
ドントケアビット： テスト品質には影響しないが発熱には影響する
0 0AB
C
DE
Z
Z=0にするには、
A=0とすれば十分B~Eの値はドントケア
ドントケアビット率：ITC99 benchmark circuitsb12: 79%, b14: 91%, b15: 95%, b17 93%
ドントケアビット率：ITC99 benchmark circuitsb12: 79%, b14: 91%, b15: 95%, b17 93%
奈良先端科学技術大学院大学
14提案法：アイディア２
温度
消費電力、直前の温度、周囲の温度に依存
温度均一化1. ドントケアビットの特定：各パターンごとに空間的に消費電
力均一化
2. テストパターンリオーダリング：パターンを並び替えて、時 間的に温度を均一化
奈良先端科学技術大学院大学
評価（回路
ITC99b17, 16ブロック分割）
低電力テスト 空間的均一化後
提案法（許容温度差3℃）
16ブロックの温度変移（℃）
16ブロックの温度変移（℃）
16ブロックの温度変移（℃）
16ブロックの温度変移（℃）
時間(ms) 時間(ms)
時間(ms) 時間(ms)
提案法（許容温度差1℃）
奈良先端科学技術大学院大学
16評価（他手法に対する削減率）
提案法（許容温度差1℃）の分散値削減率
空間的均一化後
低電力テスト手法1(min-fill)低電力テスト手法2(0-fill)低電力テスト手法3(1-fill)
空間的均一化後
低電力テスト手法1(min-fill)低電力テスト手法2(0-fill)低電力テスト手法3(1-fill)
%
%
空間的温度分散
時間的温度分散
奈良先端科学技術大学院大学
17提案手法：特徴
一般的な設計フローに導入可能
RTL 記述
論理設計レイアウト設計
テスト容易化設計（スキャン設計）
論理設計レイアウト設計
テスト容易化設計（スキャン設計）
ゲートレベル記述
テスト生成（市販ツール）
テスト生成（市販ツール）
ドントケア付きテストパターン
論理シミュレーション
論理シミュレーション
電力プロファイル
温度プロファイル
電力シミュレーション
電力シミュレーション
信号値変化プロファイル
熱シミュレーション
熱シミュレーション
レイアウトフロアプラン
提案法提案法
空間的消費電力
均一化
空間的消費電力
均一化
時間的温度均一化
時間的温度均一化
奈良先端科学技術大学院大学
18提案手法のまとめ
VLSIの高精度な遅延テストのための テストパターン生成法
スキャン設計されたVLSIに適用可能
テスト時の回路温度を空間的・時間的に均一化
一般的な設計フローに導入可能
（応用技術）テスト時の回路温度を制御する テストパターン生成技術
＊均一化法のパラメータを変えることで可能
奈良先端科学技術大学院大学
19想定される用途
種々のテストの精度を向上
製造テスト
良品・不良品を判別する技術
性能評価個々のVLSIの性能（動作周波数）の評価
プロセスの評価
フィールドテスト
劣化予測・障害回避
奈良先端科学技術大学院大学
20想定される業界
システム設計者
高品質なテストを要求するシステムの設計者高信頼化システム（医療、車載etc.)ハイエンドシステム（高性能サーバ）
VLSI設計者
高信頼化VLSIの提供
高精度なプロセス評価
EDAベンダー
テスト生成ツールのオプションとしての採用
奈良先端科学技術大学院大学
21企業への期待
新技術の試行
導入コストは不要
一般的なスキャン設計回路に適用可能
一般的な設計フローに導入可能
手法の改良への協力
実デザインのデータの提供
奈良先端科学技術大学院大学
22提案技術に関する知的財産権
発明の名称：
半導体集積回路のテストパターン生成方法、プログ ラム、およびコンピュータ読み取り可能な記録媒体
出願番号特願2010-007003国際出願 PCT/JP2011/000059台湾出願 100101509, 米国出願
13/550,008
出願人：奈良先端大、九工大
発明者：井上美智子、米田友和、佐藤康夫
奈良先端科学技術大学院大学
23産学連携の経歴
1997 - 2000 STARCとの共同研究
2003 - 2005 STARCとの共同研究
2006 - 2008 STARCとの共同研究
2008 - 2013 JST CREST 受託研究
2011 - 日立製作所との共同研究
奈良先端科学技術大学院大学
24お問い合わせ先
奈良先端科学技術大学院大学(NAIST) 産官学連携推進本部
コーディネーター
特任教授
樫原潤三
TEL 0743-72-5191
FAX
0743-72-5194e-mail
