TMS320VC5402 硬件系统简介
description
Transcript of TMS320VC5402 硬件系统简介
1
TMS320VC5402硬件系统简介
SZU-TI DSPs Lab2
TMS320VC5402封装类型
PQFP-144( PLASTIC QUAD FLATPACK)
PBGA-144(PLASTIC BALL GRID ARRAY PACKAGE)
SZU-TI DSPs Lab3
TMS320VC5402基本系统
LEGEND
Processor
Logic
Interface
Power
ADC/DAC
Amplifier
Memory
3.3V 1.8V
I/O DSP core
Power Mangement
AC/DCAdaptor
DSP(5402)
HPI-8
RS-232SRAMFLASH
BUS
DAC
ADC
TMS320VC5402 System
Other
PARALLEL PORT
ADDRESS DECODER
JTAG
McBSP
SZU-TI DSPs Lab4
电源
TMS320VC5402系统需要的电源类型: CPU核电源、 I/O电源。
上电次序: CPU内核先于 I/O上电,后于I/O掉电。
数字部分和模拟部分独立供电。
SZU-TI DSPs Lab5
电源
电源实例
SZU-TI DSPs Lab6
电源
电源保护电路
SZU-TI DSPs Lab7
时钟
TMS320VC5402内部有震荡电路,外接晶体及负载电容即可正常工作。当然也可以不使用内部震荡电路,直接输入时钟信号。
注意:当使用外接晶体时,要配置正确的负载电容,使输出时钟频率精确、稳定。
TMS320VC5402有片内锁相环PLL( Phase-Locked Loops)可以对输入的时钟信号进行分频或者是倍频。
SZU-TI DSPs Lab8
时钟
TMS320VC5402 片内 PLL分频及倍频系数由片内寄存器 CLKMD控制, CLKMD上电时的值由上电时对外部管脚 CLKMD1、 CLKMD2、 CLKMD3电平采样设定。
SZU-TI DSPs Lab9
时钟
时钟电路实例
SZU-TI DSPs Lab10
复位电路
复位电路可以输出稳定的复位信号,常见的复位芯片一般还带有电源检测及看门狗等功能。
复位电路实例
SZU-TI DSPs Lab11
复位电路
TPS3707- 33D内部功能图
SZU-TI DSPs Lab12
JTAG口
JTAG是 Joint test Action Group的简称,又称 JTAG口,它是一符合 IEEE Std 1149.1边界扫描逻辑标准的标准接口。它主要用于在硬件上对 DSP进行实时在线仿真测试和 DSP程序的下载,它提供对所连接设备的边界扫描,同时也可以用来测试引脚到引脚的连续性,以及进行 DSP芯片的外围器件的操作测试。
SZU-TI DSPs Lab13
JTAG口
TCK:测试时钟 TDI: 测试数据输入 TDO:测试数据输出 TMS:测试方式选择 TRST#:测试复位引
脚 EMU0:仿真中断引脚0
EMU1:仿真中断引脚1
SZU-TI DSPs Lab14
JTAG口
JTAG口实例
SZU-TI DSPs Lab15
存储器存储器基础
两个主体 存储器 存储器控制器
三总线接口 数据总线:双向,用来传输读写的数据 地址总线:由控制器输出,用来选择存储单元 控制总线:由控制器输出,用来控制读写操作
两种基本操作 读操作:存储器放数据到数据总线 写操作:控制器放数据到数据总线
主从结构 控制器为主 存储器为从
SZU-TI DSPs Lab16
存储器
存储器及其接口类型 异步存储器接口:数据、地址和控制总线无统一的时
钟进行同步,如 SRAM 、 FLASH等。 同步存储器接口:数据、地址和控制总线使用统一的
时钟进行同步,如 SDRAM、同步 FIFO等。 TMS320VC5402只能外接异步存储器。
SZU-TI DSPs Lab17
存储器TMS320VC5402外部存储器接口接口信号
数据总线: D0- D15 地址总线: A0- A19 控制总线:
数据、程序、 I/O空间选通信号: DS#、 PS#、 IS# 存储器选通信号: MSTRB# 数据准备信号: READY 读写选通信号: R/W# I/O选通信号 :IOSTRB# 挂起输入信号: HOLD# 挂起应答信号: HOLDA# 微状态完成信号: MSC# 指令捕获信号: IAQ#
SZU-TI DSPs Lab18
存储器- TMS320VC5402寻址空间
SZU-TI DSPs Lab19
存储器
TMS320VC5402扩展程序空间
SZU-TI DSPs Lab20
存储器
TMS320VC5402存储器读取时序图无等待周期
SZU-TI DSPs Lab21
存储器
TMS320VC5402存储器读取时序图有等待周期
SZU-TI DSPs Lab22
存储器
TMS320VC5402存储器写时序图无等待周期
SZU-TI DSPs Lab23
存储器
TMS320VC5402存储器写时序图有等待周期
SZU-TI DSPs Lab24
存储器
16位外部 SRAM接口信号 数据总线: D0- D15 地址总线:视 SRAM容量而
定 控制总线:
片选信号: CE# 输出使能信号: OE# 写使能信号: WE# 低字节控制信号: LB# 高字节控制信号: UB#
SZU-TI DSPs Lab25
存储器
SRAM存储器读写时序图(左)读(右)写
SZU-TI DSPs Lab26
存储器
SRAM存储器与 5402接口实例
SZU-TI DSPs Lab27
存储器
其中 SRAM控制信号和高位地址信号由下列VHDL语言给出:
SZU-TI DSPs Lab28
存储器
FLASH接口控制信号的生成与 SRAM基本相同,所不同的是在对 FLASH进行读写的时候等待周期要设得更长,具体值要根据 5402的当前频率以及不同型号 FLASH的数据手册。
FLASH在写入的时候与 SRAM不同,必须使用擦除和写入命令序列,厂商不同,命令序列稍有不同。
SZU-TI DSPs Lab29
存储器
典型 FLASH命令序列
SZU-TI DSPs Lab30
存储器
TMS320VC5402在外接存储器时的注意事项: 没有使用的管脚要做适当的处理:
READY上拉 HOLD#上拉
如果外部总线上挂接的设备较多,应适当的添加总线驱动设备,如 244, 245等。
为了布线的方便, SRAM的地址和数据总线可以适当的交换,而 FLASH不行。
SZU-TI DSPs Lab31
通用串口、并口及 ADC/DAC
TMS320VC5402不带有通用串口、并口及ADC/DAC,只能根据需要在外部扩展。可以选择的器件很多,应根据性能要求选择。
一般通串口、并口过外部总线扩展。 ADC/DAC 则可以通过 McBSP或是外部总线扩展。
SZU-TI DSPs Lab32
通用串口
通用串口实例
SZU-TI DSPs Lab33
并口
并口实例
SZU-TI DSPs Lab34
ADC
ADC实例
SZU-TI DSPs Lab35
印刷电路板( PCB)设计
PCB是英文 (Printed Circuie Board)印制线路板的简称。通常把在绝缘材上,按预定设计,制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形,称为印制线路。这样就把印制电路或印制线路的成品板称为印制线路板,亦称为印制板或印制电路板。
SZU-TI DSPs Lab36
印刷电路板( PCB)设计
四层 PCB实物及模型
SZU-TI DSPs Lab37
印刷电路板( PCB)设计
在 Protel中进行 PCB设计
SZU-TI DSPs Lab38
Thank you!