Rangkaian Logika .. Asinkron Logic Sequential ..
-
Upload
eric-rosario -
Category
Documents
-
view
234 -
download
0
Transcript of Rangkaian Logika .. Asinkron Logic Sequential ..
7/23/2019 Rangkaian Logika .. Asinkron Logic Sequential ..
http://slidepdf.com/reader/full/rangkaian-logika-asinkron-logic-sequential- 1/2
Rangkaian Sequensial adalah rangkaian yang mempunyai output yang tidak hanya
bergantung pada masukan sekarang, melainkan juga pada masukan sebelumnya (yang
lalu).Dari segi susunan, rangkaian sequensial merupakan suatu rangkaian yang berisi paling
sedikit satu elemen memori Sequential Logic Circuit atau juga bisa disebut Rangkaian
Logika Sekuensial, adalah rangkaian logika yang memperhatikan adanya aktor clock
(!aktu).
Prinsip Kerja
Rangkaian sekuensial memiliki prinsip kerja yang berbeda dengan rangkaiankombinasional. "eluaran suatu rangkaian sekuensial tidak hanya tergantung darikondisi saluran masukannya, tetapi juga tergantung dari kondisi keluaransebelumnya. Rangkaian sekuensial memiliki elemen umpan balik. Rangkaiansekuensial dapat dibedakan menjadi rangkaian sekuensial sinkron serta rangkaiansekuensial asinkron. Semua perpindahan state (keadaan) pada rangkaian
sekuensial sinkron dilakukan secara serentak berdasarkan suatu clock tertentu.Rangkaian sekuensial asinkron tidak memiliki clock seperti rangkaian sekuensialsinkron, sehingga perpindahan state pada rangkaian sekuensial asinkron dapatterjadi kapan saja dengan memanaatkan konsep kestabilan.
Asynchronous logika sekuensial tidak disinkronkan dengan sinyal clock; output
dari rangkaian perubahan langsung dalam menanggapi perubahan input.
Keuntungan logika asynchronous adalah bahwa hal itu dapat lebih cepat
daripada logika sinkron, karena sirkuit tidak harus menunggu sinyal clock untuk
input proses. Kecepatan perangkat berpotensi hanya dibatasi oleh penundaan
propagasi dari gerbang logika yang digunakan.
Namun, logika asynchronous lebih sulit untuk merancang dan tunduk pada
masalah tidak ditemui dalam desain sinkron. Masalah utama adalah bahwa
unsur-unsur memori digital sensitif terhadap agar sinyal masukan mereka tiba;
jika dua sinyal tiba di gerbang logika pada waktu yang hampir bersamaan, yang
menyatakan sirkuit masuk ke dapat bergantung pada mana sinyal sampai ke
pintu gerbang pertama. leh karena itu rangkaian bisa masuk ke negara yang
salah, tergantung pada perbedaan-perbedaan kecil dalam penundaan propagasi
dari gerbang logika. !ni disebut race condition . Masalah ini tidak separah di
sirkuit sinkron karena output dari elemen memori hanya berubah pada setiap
pulsa clock. !nter"al antara sinyal clock ini dirancang untuk menjadi cukup lama
untuk memungkinkan output dari elemen memori untuk #menyelesaikan#sehingga mereka tidak berubah ketika jam berikutnya datang. leh karena itu
masalah hanya waktu adalah karena #input asynchronous#; input ke sirkuit dari
sistem lain yang tidak disinkronkan dengan sinyal clock.
Asynchronous sirkuit sekuensial biasanya digunakan hanya dalam bagian-bagian
penting beberapa sistem dinyatakan sinkron di mana kecepatan adalah pada
premium, seperti bagian dari mikroprosesor dan pemrosesan sinyal digital
sirkuit.
$esain logika asynchronous menggunakan model matematika yang berbeda dan
teknik dari logika sinkron, dan merupakan bidang penelitian aktif.
%ertanyaan kita &
7/23/2019 Rangkaian Logika .. Asinkron Logic Sequential ..
http://slidepdf.com/reader/full/rangkaian-logika-asinkron-logic-sequential- 2/2
Arti %'%A(A)!N $*+A $alam bidang elektronika, penundaan propagasi
disebut juga penundaan gerbang. %enundaan propagasi adalah selang waktu
yang dimulai ketika input ke gerbang logika menjadi stabil dan "alid untuk
berubah. eringkali dalam datasheet manufaktur ini mengacu pada waktu yang
dibutuhkan untuk output untuk mencapai /01 dari tingkat output akhir ketika
input berubah kepada /01 dari tingkat input akhir. Mengurangi penundaan darigerbang logika dalam rangkaian digital memungkinkan mereka untuk
memproses data dalam kecepatan yang lebih cepat dan memperbaiki
keseluruhan performa.
%erbedaan dalam propagation delay dari elemen-elemen logika adalah
kontributor utama sebagai gangguan dari rangkaian asinkron yang akhirnya
menghasilkan kondisi pacu2 race.
Arti kondisi race