Power MOSFETのスパイスモデル
-
Upload
tsuyoshi-horigome -
Category
Technology
-
view
5.077 -
download
10
description
Transcript of Power MOSFETのスパイスモデル
![Page 1: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/1.jpg)
Power MOSFETのスパイスモデル
株式会社ビー・テクノロジーhttp://www.bee-tech.com/[email protected]
1Copyright (C) Bee Technologies Inc. 2011
2011年4月21日(木曜日)
1.パワーMOSFETのスパイスモデル1.1 スタンダードモデル(パラメータモデル)
1.2 プロフェッショナルモデル(ミラー容量を考慮した等価回路モデル)
![Page 2: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/2.jpg)
Power MOSFETのスパイスモデルの推移
スタンダードモデル
(パラーメータモデル)
プロフェッショナルモデル
(等価回路モデル)
ミラー効果が影響する電気的特性は、「ゲートチャージ特性」→「スイッチング特性」
MOSFET LEVEL=3(共通)
ミラー効果がない(スタンダードモデル)
ミラー効果がある(プロフェッショナルモデル)
2Copyright (C) Bee Technologies Inc. 2011
![Page 3: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/3.jpg)
Power MOSFETのスパイスモデルの推移
スタンダードモデル
(パラーメータモデル)
プロフェッショナルモデル
(等価回路モデル)
3Copyright (C) Bee Technologies Inc. 2011
デバイスモデリング教材をご活用下さい(12種類)
![Page 4: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/4.jpg)
Power MOSFETのスパイスモデルの種類
4Copyright (C) Bee Technologies Inc. 2011
![Page 5: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/5.jpg)
Power MOSFETのスパイスモデル
5Copyright (C) Bee Technologies Inc. 2011
MOSFET LEVEL
LEVEL=1 Shichman-Hodges Model
LEVEL=2 形状に基づいた解析モデルLEVEL=3 半経験則短チャネルモデルLEVEL=4 BSIM Model
LEVEL=6 BSIM3 MODEL
・・・・・・・・・
MOSFET LEVEL=3 半経験則短チャネルモデルの特徴
(1)2次元的な電位分布によるデバイスの長さ及び幅に対してスレッシュホルド電圧が敏感に影響を受ける。
(2)ドレインが誘起するBarrier loweringによるドレイン電圧に対してのスレッシュホルド電圧の考慮。
(3)リニア領域と飽和領域との間での緩やかな変化及びホットエレクトロンの速度飽和によって若干減少する飽和電圧、飽和電流の考慮。
![Page 6: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/6.jpg)
Power MOSFETのスパイスモデル
6Copyright (C) Bee Technologies Inc. 2011
MOSFET LEVEL=3
RB
BulkGate
Cbs
Cgb
RG
Cgd
ROS
Cgs
RD
RS
Cbd
Drain
Source
Idrain
![Page 7: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/7.jpg)
Power MOSFETのスパイスモデルの種類の相違点
7Copyright (C) Bee Technologies Inc. 2011
Time*1ms
0 8n 16n 24n 32n 40n
V(W1:2) V(W201:2)
0V
2V
4V
6V
8V
10V
12V
14V
16V
18V
20V
MOSFET LEVEL=3 MODEL
Bee Technologies MODEL(Professional)
![Page 8: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/8.jpg)
ミラー容量補正回路の考え方
8Copyright (C) Bee Technologies Inc. 2011
←
図1
dv/dt
Co
Io
0Fig.1
Fig.1の回路図でコンデンサCoにdV/dtなる立ち上がりを持つ電圧を印加すると流れる電流は、(1)式になります。
dt
dVCoIo ・・・・・・・・・・(1)
ここで基準容量Crefを外部電圧VINで制御出来る電圧制御可変容量は、(2)式になります。
CrefVINVINC )( ・・・・・・・・・・(2)
Cref:固定値
![Page 9: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/9.jpg)
ミラー容量補正回路の考え方
9Copyright (C) Bee Technologies Inc. 2011
I11
ABM/I
VIN
2
0
図2
Cref
3
I2
1E6*V(2,3)*(V(1,0)-1)
←
R1
←
dv/dt
C(VIN)Io
← R2
Fig.2
(2)式を満足させる等価回路図(Fig.2)は下記になります。
21 IIIo
21 IIIo ・・・・・・・・・・(3)
R2をI2に影響しない微少抵抗(1E-6)とし、IoをC(VIN)に流れる電流と考慮すると(4)式で表現出来ます。
)3,2(612
)3,2(2 VE
R
V
dt
dVCrefI ・・・・・・・・・・(4)
![Page 10: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/10.jpg)
ミラー容量補正回路の考え方
10Copyright (C) Bee Technologies Inc. 2011
(2),(3),(4)式から
dt
dVCref
dt
dVVINCIIoI )(21
1)0,1()3,2(61 VVE ・・・・・・・・・・(5)
dt
dVCref
dt
dVCrefVIN
)3,2(61)1()1( VEVINdt
dVCrefVIN
R1はABM/Iなるアナログビヘイビアモデルを使用し、(5)式を満足すれば
dt
dVCrefVVEIIIo 1)0,1()3,2(6121
・・・・・・・・・・(6) R1は高抵抗(1E6)とする
![Page 11: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/11.jpg)
ミラー容量補正回路の考え方
11Copyright (C) Bee Technologies Inc. 2011
C(VIN)は(2)式のように外部電圧VINによって制御出来ます。
C(VIN)>Crefの時、(5)式に従いI1は増加しますC(VIN)=Crefの時、I1=0
C(VIN)<Crefの時、 (5)式に従いI1はマイナスになります
N13732
N13807
N13744
ABM/I
図3
Run to time: 1us
Cref1u
VIN
10v
0
V2
TD = 0
TF = 1usPW = 5us
PER = 10us
V1 = 0
TR = 1us
V2 = 100v
Maximum step size: 10ns
V1 0Vdc
R3
1MEG
V(N13732,N13744)*(V(N13807,0)-1)*1E6
R4
1u
Fig.3
![Page 12: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/12.jpg)
ミラー容量補正回路の考え方
12Copyright (C) Bee Technologies Inc. 2011
-Vdg +Vdg
Co*(1+Vdg/Vj)^(-M)
図4
0
Co
電圧制御可変容量の等価回路を応用し、ミラー容量に適応させます。MOSFETのVdg-Cdg特性はFig.4のような特性を示します。
Fig.4
![Page 13: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/13.jpg)
ミラー容量補正回路の考え方
13Copyright (C) Bee Technologies Inc. 2011
Vdgが0からVdssの区間ではFig.4に示される式にVdg-C(Vdg)特性は依存し、Vdgがマイナスの区間では容量はCoで一定になります。
G
制御電圧発生回路
S
Vdgリミッタ
図5
EVALUEETABLE
→ →
ABM/I
容量可変回路
Q1
D
Fig.5
Fig.5のように制御システムを考慮すると、Vdgを検出するとETABLE
により、Vdgに0~Vdssのリミッタをかけます
![Page 14: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/14.jpg)
ミラー容量補正回路の考え方
14Copyright (C) Bee Technologies Inc. 2011
(7)式はVdgが0以下ではCoが一定となります。EVALUEにより、(7)式によるC(Vdg)を、
M
Vj
VdgCoVdgC
1)( ・・・・・・・・・・(7)
M
Vj
VdgCoVdgE
1)( ・・・・・・・・・・(8)
と考え、制御電圧発生回路の出力と考えます。この電圧により、容量可変回路を制御すればABM/Iの電流はVdgにより、(8)式に従って変化するのでミラー容量を補正する事が可能になります。
![Page 15: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/15.jpg)
ミラー容量補正回路の考え方
15Copyright (C) Bee Technologies Inc. 2011
DGD
CGDR1
10M
+
-
+
-
S1
S
+
-
+
-
S2
S
S
D
M1
G
R310MEG
ミラー容量が表現出来るパワーMOSFETモデルの等価回路図(Bee Technologies Model) プロフェッショナルモデル
M1:MOSFET LEVEL=3 MODEL
![Page 16: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/16.jpg)
Power MOSFETのスパイスモデル
16Copyright (C) Bee Technologies Inc. 2011
*$
*PART NUMBER: SPW11N60CFD
*MANUFACTURER: Infineon Technologies
*VDSS=650V, ID=11A
*All Rights Reserved Copyright (c) Bee Technologies Inc. 2010
.SUBCKT SPW11N60CFD_Dsp 1 2 3
X_U1 1 2 3 M11N60CFD_P
X_U2 3 1 D11N60CFD_sp
.ENDS
*$
.SUBCKT M11N60CFD_P D G S
CGD 1 G 3300p
R1 1 G 10MEG
S1 1 D G D SMOD1
D1 2 D DGD
R2 D 2 10MEG
S2 2 G D G SMOD1
M1 D G S S M11N60CFD
.MODEL SMOD1 VSWITCH( VON=0V VOFF=-10mV RON=1m ROFF=1E12)
.MODEL DGD D( CJO=1.317E-9 M=5.777 VJ=0.3905 )
.MODEL M11N60CFD NMOS
+ LEVEL=3
+ L=2.8900E-6 W=.82 KP=20.624E-6
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(省略)・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・+ CBD=1.0000E-9 MJ=1.8680
+ PB=.42 RG=0.1 RB=1.0000E-3
+ GAMMA=0 KAPPA=0
+ IS=1.0000E-15 N=5 RB=1
.ENDS
*$
![Page 17: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/17.jpg)
回路解析シミュレーション及びデバイスモデリングの情報提供
デバイスモデリング研究所(http://beetech-icyk.blogspot.com/)
17Copyright (C) Bee Technologies Inc. 2011
![Page 18: Power MOSFETのスパイスモデル](https://reader034.fdocument.pub/reader034/viewer/2022042505/54822cedb47959000d8b4717/html5/thumbnails/18.jpg)
Bee Technologies Group
お問合わせ先)[email protected]
【本社】株式会社ビー・テクノロジー〒105-0012 東京都港区芝大門二丁目2番7号 7セントラルビル4階代表電話: 03-5401-3851設立日:2002年9月10日資本金:8,830万円【子会社】Bee Technologies Corporation (アメリカ)Siam Bee Technologies Co.,Ltd. (タイランド)
本ドキュメントは予告なき変更をする場合がございます。ご了承下さい。また、本文中に登場する製品及びサービスの名称は全て関係各社または個人の各国における商標または登録商標です。本原稿に関するお問い合わせは、当社にご連絡下さい。
18Copyright (C) Bee Technologies Inc. 2011