スパイスモデル解説:Power MOSFETとトランジスタ
-
Upload
tsuyoshi-horigome -
Category
Technology
-
view
1.414 -
download
0
description
Transcript of スパイスモデル解説:Power MOSFETとトランジスタ
![Page 1: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/1.jpg)
Power MOSFETとBJTのスパイスモデル
株式会社ビー・テクノロジーhttp://www.bee-tech.com/[email protected]
スパイスモデル解説
1Copyright (C) Bee Technologies Inc. 2010
2010年12月3日(金曜日)
1.パワーMOSFETのスパイスモデル1.1 スタンダードモデル(パラメータモデル)
1.2 プロフェッショナルモデル(ミラー容量を考慮した等価回路モデ
ル)
2.トランジスタのスパイスモデル2.1 Gummel-Poonモデル(パラメータモデル)
2.2 パワー・トランジスタモデル2.3 ダーリントントランジスタモデル2.4 デジタルトランジスタモデル(BRTモデル)
![Page 2: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/2.jpg)
Designer
EDA
Device Model
Technology of
Simulation
環境
2Copyright (C) Bee Technologies Inc. 2010
Mission of Bee
Technologies
![Page 3: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/3.jpg)
環境
3Copyright (C) Bee Technologies Inc. 2010
![Page 4: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/4.jpg)
www.bee-tech.com
4Copyright (C) Bee Technologies Inc. 2010
準備中
![Page 5: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/5.jpg)
57種類のデバイス、3,507モデル(2010年12月2日現在)をご提供中。現在、グローバル版スパイス・パーク(2010年12月中旬にオープン)を準備中。
スパイス・パーク http://www.spicepark.com/
5Copyright (C) Bee Technologies Inc. 2010
![Page 6: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/6.jpg)
Bee Style:http://www.spicepark.com/
スパイス・パークのログイン後トップページにて、PDFでバックナンバーも含めPDF形式で参照及びダウンロード出来ます。
Bee Style:
6Copyright (C) Bee Technologies Inc. 2010
![Page 7: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/7.jpg)
Power MOSFETのスパイスモデルの推移
スタンダードモデル
(パラーメータモデル)
プロフェッショナルモデル
(等価回路モデル)
ミラー効果が影響する電気的特性は、「ゲートチャージ特性」→「スイッチング特性」
MOSFET LEVEL=3(共通)
ミラー効果がない(スタンダードモデル)
ミラー効果がある(プロフェッショナルモデル)
7Copyright (C) Bee Technologies Inc. 2010
![Page 8: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/8.jpg)
Power MOSFETのスパイスモデルの推移
スタンダードモデル
(パラーメータモデル)
プロフェッショナルモデル
(等価回路モデル)
8Copyright (C) Bee Technologies Inc. 2010
デバイスモデリング教材をご活用下さい(12種類)
![Page 9: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/9.jpg)
Power MOSFETのスパイスモデルの種類
9Copyright (C) Bee Technologies Inc. 2010
![Page 10: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/10.jpg)
Power MOSFETのスパイスモデル
10Copyright (C) Bee Technologies Inc. 2010
MOSFET LEVEL
LEVEL=1 Shichman-Hodges Model
LEVEL=2 形状に基づいた解析モデルLEVEL=3 半経験則短チャネルモデルLEVEL=4 BSIM Model
LEVEL=6 BSIM3 MODEL
・・・・・・・・・
MOSFET LEVEL=3 半経験則短チャネルモデルの特徴
(1)2次元的な電位分布によるデバイスの長さ及び幅に対してスレッシュホルド電圧
が敏感に影響を受ける。
(2)ドレインが誘起するBarrier loweringによるドレイン電圧に対してのスレッシュ
ホルド電圧の考慮。
(3)リニア領域と飽和領域との間での緩やかな変化及びホットエレクトロンの速度
飽和によって若干減少する飽和電圧、飽和電流の考慮。
![Page 11: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/11.jpg)
Power MOSFETのスパイスモデル
11Copyright (C) Bee Technologies Inc. 2010
MOSFET LEVEL=3
RB
BulkGate
Cbs
Cgb
RG
Cgd
ROS
Cgs
RD
RS
Cbd
Drain
Source
Idrain
![Page 12: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/12.jpg)
Power MOSFETのスパイスモデルの種類の相違点
12Copyright (C) Bee Technologies Inc. 2010
Time*1ms
0 8n 16n 24n 32n 40n
V(W1:2) V(W201:2)
0V
2V
4V
6V
8V
10V
12V
14V
16V
18V
20V
MOSFET LEVEL=3 MODEL
Bee Technologies MODEL(Professional)
![Page 13: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/13.jpg)
ミラー容量補正回路の考え方
13Copyright (C) Bee Technologies Inc. 2010
←
図1
dv/dt
Co
Io
0Fig.1
Fig.1の回路図でコンデンサCoにdV/dtなる立ち上がりを持つ電圧を印加すると流れる電流は、(1)式になります。
dt
dVCoIo ・・・・・・・・・・(
ここで基準容量Crefを外部電圧VINで制御出来る電圧制御可変容量は、(2)式になります。
CrefVINVINC )( ・・・・・・・・・・(2)
Cref:固定値
![Page 14: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/14.jpg)
ミラー容量補正回路の考え方
14Copyright (C) Bee Technologies Inc. 2010
I11
ABM/I
VIN
2
0
図2
Cref
3
I2
1E6*V(2,3)*(V(1,0)-1)
←
R1
←
dv/dt
C(VIN)Io
← R2
Fig.2
(2)式を満足させる等価回路図(Fig.2)は下記になります。
21 IIIo
21 IIIo ・・・・・・・・・・(3)
R2をI2に影響しない微少抵抗(1E-6)とし、IoをC(VIN)に流れる電流と考慮すると(4)式で表現出来ます。
)3,2(612
)3,2(2 VE
R
V
dt
dVCrefI ・・・・・・・・・・(4)
![Page 15: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/15.jpg)
ミラー容量補正回路の考え方
15Copyright (C) Bee Technologies Inc. 2010
(2),(3),(4)式から
dt
dVCref
dt
dVVINCIIoI )(21
1)0,1()3,2(61 VVE ・・・・・・・・・・(5)
dt
dVCref
dt
dVCrefVIN
)3,2(61)1()1( VEVINdt
dVCrefVIN
R1はABM/Iなるアナログビヘイビアモデルを使用し、(5)式を満足すれば
dt
dVCrefVVEIIIo 1)0,1()3,2(6121
・・・・・・・・・・(6) R1は高抵抗(1E6)とする
![Page 16: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/16.jpg)
ミラー容量補正回路の考え方
16Copyright (C) Bee Technologies Inc. 2010
C(VIN)は(2)式のように外部電圧VINによって制御出来ます。
C(VIN)>Cref の時、(5)式に従いI1は増加しますC(VIN)=Cref の時、I1=0
C(VIN)<Cref の時、 (5)式に従いI1はマイナスになります
N13732
N13807
N13744
ABM/I
図3
Run to time: 1us
Cref1u
VIN
10v
0
V2
TD = 0
TF = 1usPW = 5us
PER = 10us
V1 = 0
TR = 1us
V2 = 100v
Maximum step size: 10ns
V1 0Vdc
R3
1MEG
V(N13732,N13744)*(V(N13807,0)-1)*1E6
R4
1u
Fig.3
![Page 17: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/17.jpg)
ミラー容量補正回路の考え方
17Copyright (C) Bee Technologies Inc. 2010
-Vdg +Vdg
Co*(1+Vdg/Vj)^(-M)
図4
0
Co
電圧制御可変容量の等価回路を応用し、ミラー容量に適応させます。MOSFETのVdg-Cdg特性はFig.4のような特性を示します。
Fig.4
![Page 18: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/18.jpg)
ミラー容量補正回路の考え方
18Copyright (C) Bee Technologies Inc. 2010
Vdgが0からVdssの区間ではFig.4に示される式にVdg-C(Vdg)特性は依存し、Vdgがマイナスの区間では容量はCoで一定になります。
G
制御電圧発生回路
S
Vdgリミッタ
図5
EVALUEETABLE
→ →
ABM/I
容量可変回路
Q1
D
Fig.5
Fig.5のように制御システムを考慮すると、Vdgを検出するとETABLE
により、Vdgに0~Vdssのリミッタをかけます
![Page 19: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/19.jpg)
ミラー容量補正回路の考え方
19Copyright (C) Bee Technologies Inc. 2010
(7)式はVdgが0以下ではCoが一定となります。EVALUEにより、(7)式によるC(Vdg)を、
M
Vj
VdgCoVdgC 1)( ・・・・・・・・・・(7)
M
Vj
VdgCoVdgE 1)( ・・・・・・・・・・(8)
と考え、制御電圧発生回路の出力と考えます。この電圧により、容量可変回路を制御すればABM/Iの電流はVdgにより、(8)式に従って変化するのでミラー容量を補正する事が可能になります。
![Page 20: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/20.jpg)
ミラー容量補正回路の考え方
20Copyright (C) Bee Technologies Inc. 2010
DGD
CGDR1
10M
+
-
+
-
S1
S
+
-
+
-
S2
S
S
D
M1
G
R310MEG
ミラー容量が表現出来るパワーMOSFETモデルの等価回路図(Bee Technologies Model) プロフェッショナルモデル
M1:MOSFET LEVEL=3 MODEL
![Page 21: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/21.jpg)
Power MOSFETのスパイスモデル
21Copyright (C) Bee Technologies Inc. 2010
*$
*PART NUMBER: SPW11N60CFD
*MANUFACTURER: Infineon Technologies
*VDSS=650V, ID=11A
*All Rights Reserved Copyright (c) Bee Technologies Inc. 2010
.SUBCKT SPW11N60CFD_Dsp 1 2 3
X_U1 1 2 3 M11N60CFD_P
X_U2 3 1 D11N60CFD_sp
.ENDS
*$
.SUBCKT M11N60CFD_P D G S
CGD 1 G 3300p
R1 1 G 10MEG
S1 1 D G D SMOD1
D1 2 D DGD
R2 D 2 10MEG
S2 2 G D G SMOD1
M1 D G S S M11N60CFD
.MODEL SMOD1 VSWITCH( VON=0V VOFF=-10mV RON=1m ROFF=1E12)
.MODEL DGD D( CJO=1.317E-9 M=5.777 VJ=0.3905 )
.MODEL M11N60CFD NMOS
+ LEVEL=3
+ L=2.8900E-6 W=.82 KP=20.624E-6
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(省略)・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・+ CBD=1.0000E-9 MJ=1.8680
+ PB=.42 RG=0.1 RB=1.0000E-3
+ GAMMA=0 KAPPA=0
+ IS=1.0000E-15 N=5 RB=1
.ENDS
*$
![Page 22: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/22.jpg)
トランジスタのスパイスモデル
22Copyright (C) Bee Technologies Inc. 2010
2.トランジスタのスパイスモデル2.1 Gummel-Poonモデル(パラメータモデル)
2.2 パワー・トランジスタモデル2.3 ダーリントントランジスタモデル2.4 デジタルトランジスタモデル(BRTモデル)
![Page 23: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/23.jpg)
Gummel-Poonモデル
23Copyright (C) Bee Technologies Inc. 2010
C
RE
RBRC
CJE
+
VCE
-
CJS
IC
CJC
+ VBC -
E
+
-IB
VBE
Gummel-Poonモデル(電荷蓄積効果制御モデル)
![Page 24: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/24.jpg)
Gummel-Poonモデル
24Copyright (C) Bee Technologies Inc. 2010
PSpiceのBipolar Junction TransistorのモデルについてGummel-Poonモデルを改良している。
Positive current is current flowing into a terminal
Cjc
Qw
(LPNP only)
Qo
Rb
RE
Ibe2
lepi (if RCO>0)
Collector
Cje
Cjs
BaseSubs trate
(Ibe - Ibc1)/Kqp
Subs trate
Emitter
Ibc2(LPNP only)
![Page 25: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/25.jpg)
Gummel-Poonモデル
25Copyright (C) Bee Technologies Inc. 2010
順方向電流ゲインを定めるパラメータ⇒IS,BF,NF,ISE,IKF,NE
逆方向電流ゲインを定めるパラメータ⇒BR,NR,ISC,IKF,NC
順方向及び逆方向領域の出力コンダクタンスを定めるパラメータ⇒VAF,VAR
抵抗(RB,RC,RE)、但し、RBは大電流依存性を持つ事が可能である。
ベース電荷蓄積の影響はキャリアのベース領域走行時間(TF,TR)と接合容量(CJ,VJ,MJ)による非線型空乏層容量で定義される。
![Page 26: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/26.jpg)
パワー・トランジスタモデル
26Copyright (C) Bee Technologies Inc. 2010
![Page 27: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/27.jpg)
パワー・トランジスタモデル
27Copyright (C) Bee Technologies Inc. 2010
*$
*Part Number=Q2SD882
*NEC
*All Rights Reserved Copyright (C) Bee Technologies Inc.2010
.SUBCKT Q2SD882 col base emtr
Q1 col base emtr QPWR .67
Q2 col base2 emtr QPWR .33
RBS base base2 60.5
.MODEL QPWR NPN (IS=221f NF=1.00 BF=188 VAF=98.6
・・・・・・・・・・・・・(省略)
・・・・・・・・・・・・・(省略)
+ XTB=1.5 CJE=153p VJE=0.600 MJE=0.300 CJC=97.0p VJC=0.220
+ MJC=0.200 TF=635p TR=301n EG=1.12 )
.ENDS
*$
![Page 28: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/28.jpg)
ダーリントントランジスタのスパイスモデル
28Copyright (C) Bee Technologies Inc. 2010
2004k
C
B
E
B
100
E
3k
C
![Page 29: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/29.jpg)
ダーリントントランジスタのスパイスモデル
29Copyright (C) Bee Technologies Inc. 2010
R1,R2の測定
![Page 30: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/30.jpg)
ダーリントントランジスタのスパイスモデル
30Copyright (C) Bee Technologies Inc. 2010
Dbreak
D2
Base
Emitter
R1
1k
QbreakN
Q1
Collector
QbreakN
Q2
R2
1k
![Page 31: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/31.jpg)
ダーリントントランジスタのスパイスモデル
31Copyright (C) Bee Technologies Inc. 2010
*$
*2SD985,NEC
*All Rights Reserved Copyright (C) Bee Technologies Inc.2010
.SUBCKT Q2SD985 col base emtr
Q1 col base eb QPWR .1
Q2 col eb emtr QPWR
R1 base eb 10.0k
R2 eb emtr 500
D2 eb base DSUB
.MODEL QPWR NPN (IS=1.80p NF=1.00 BF=234 VAF=139
・・・・・・・(省略)
・・・・・・・ (省略)
+ VJC=1.10 MJC=0.240 TF=89.5n TR=1.70u )
.MODEL DSUB D( IS=1.80p N=1 RS=0.167 BV=60.0
+ IBV=.001 CJO=30.5p TT=1.70u )
.ENDS
*$
![Page 32: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/32.jpg)
デジタルトランジスタのスパイスモデル
32Copyright (C) Bee Technologies Inc. 2010
Q1Q2
U1RN1962FS
1 2 3
456*$
*PART NUMBER: RN1962FS
*Q1,Q2 : VCEO=20V, IC=50mA
*All Rights Reserved Copyright (C) Bee Technologies Inc. 2010
.SUBCKT RN1962FS 1 2 3 4 5 6
Q_Q1 6 B1 1 QN
R_R1 5 B1 10k
R_R2 B1 1 10k
Q_Q2 4 B2 2 QN
R_R3 3 B2 10k
R_R4 B2 2 10k
.MODEL QN NPN
+ IS=4.00E-14 BF=583.26 IKF=52.610E-3 ISE=6.375E-6 NE=34.522
・・・・・・・(省略)・・・・・・・(省略)
+ CJE=2.00E-12 CJC=2.00E-12 VJC=1.50 MJC=.1
+ TF=10.00E-9 XTF=10 VTF=10 ITF=1 TR=10.00E-9
.ENDS
*$
ローム製品:デジタルトランジスタ東芝セミコンダクター社:BRT
![Page 33: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/33.jpg)
デジタルトランジスタのスパイスモデル
33Copyright (C) Bee Technologies Inc. 2010
IC-VI(ON) Characteristics
V_V2
100mV 1.0V 10V 100V
-I(V1)
100uA
1.0mA
10mA
100mA
0
V1
0.2Vdc
V2
0Vdc
Q1Q2
U1RN1962FS
![Page 34: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/34.jpg)
デジタルトランジスタのスパイスモデル
34Copyright (C) Bee Technologies Inc. 2010
IC-VI(OFF) Characteristics
V_V2
0.4V 0.6V 0.8V 1.0V 1.2V 1.4V 1.6V 1.8V 2.0V
I(U1:4)
10uA
100uA
1.0mA
10mA
0
V1
5Vdc
V20Vdc
Q1Q2
U1RN1962FS
![Page 35: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/35.jpg)
デジタルトランジスタのスパイスモデル
35Copyright (C) Bee Technologies Inc. 2010
hFE-IC Characteristics
I(V2)
1.0mA 10mA 100mA
I(V2)/ I_I1
10
100
1.0K
Q1Q2
U1RN1962FS VCE
5Vdc
0
I1
0Adc
V2
0Vdc
![Page 36: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/36.jpg)
デジタルトランジスタのスパイスモデル
36Copyright (C) Bee Technologies Inc. 2010
VCE(Sat)-IC Characteristics
I_I2
1.0mA 10mA 100mA
V(F1:2)
10mV
100mV
1.0V
I2
0Adc
F1
F
GAIN = 0.05
0
Q1Q2
U1RN1962FS
![Page 37: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/37.jpg)
回路解析シミュレーション及びデバイスモデリングの情報提供
デバイスモデリング研究所(http://beetech-icyk.blogspot.com/)
37Copyright (C) Bee Technologies Inc. 2010
![Page 38: スパイスモデル解説:Power MOSFETとトランジスタ](https://reader033.fdocument.pub/reader033/viewer/2022052623/559d3f321a28ab0e598b45c2/html5/thumbnails/38.jpg)
Bee Technologies Group
お問合わせ先)[email protected]
【本社】株式会社ビー・テクノロジー〒105-0012 東京都港区芝大門二丁目2番7号 7セントラルビル4階代表電話: 03-5401-3851設立日:2002年9月10日資本金:8,830万円【子会社】Bee Technologies Corporation (アメリカ)Siam Bee Technologies Co.,Ltd. (タイランド)
本ドキュメントは予告なき変更をする場合がございます。ご了承下さい。また、本文中に登場する製品及びサービスの名称は全て関係各社または個人の各国における商標または登録商標です。本原稿に関するお問い合わせは、当社にご連絡下さい。
38Copyright (C) Bee Technologies Inc. 2010