NEW BLP R&D

M. Uchida, Kyoto University

開発の目的• 現行システムの老朽化（ OS9,J11) に対

応• ネットワークの高速化に対応

(100Base,1000Base)

• システム保守の単純化 (Open Source, Unix base)

• FORCE+Solaris を用いた DAQ の設計

ハードウエアについて• CES HSM or LeCroy Dual Port Memory

• FERA SYSTEM(ECL Readout)

• Universal Logic Unit (LR2366,2367)

• REPIC RPV130 I/O Register

• LeCroy 1151N 32bit Scaler

• K2917+K3922(VME – CAMAC interface)

• FORCE CPU (CPU5CE,CPU7V,CPU54T)

ハードウエア概念図• 基本的な構成は現行

のメインシステム( GR, LAS, FPP) と同じ

• ダブルバッファによるデータ転送系

• VME の制御がOS9(J11) からFORCE へと移行する

開発状況• VMEの各モジュールは動作確認済み• K2917－ K3922の通信は KEK井上さんのプログラムにより動作確認済み

• ECL　 Readout + Buffer Changer については擬似データを流して確認

• Kasugaへのデータ転送プログラム

データ転送の概念図• Socket + IPC• Multi-threading• Client/Server• C 言語ベース• 誰でも拡張可能

テスト実験の目的• データ転送の確認• 各モジュールのデータ整合性の確認• テストデータではわからないバグの発

見• 長期安定性の確認

ADC signal from BLP

TDC signal from BLP

Input register for event selection

• SPIN up/down• Internal counter• BLP1/BLP2 event• True/Chance

Beam polarization

• Bean: pol-p 250MeV• Pn = 0.6• 58Ni(p,p) reaction• Angle = 16.5 – 23.0

Mac scaler vs Frc scaler\

結果と問題点• ADC/TDC　信号は正しく転送されている。

• Scalerの整合性がない。 (～ 0.05%)　　　　　　　　　　

• アナライザ、レコーダーの接続部分のバグ

MAC Scaler vs FRC Scaler　 MAC SCALER FRC SCALER RATIO

channel up down sum up down sum up(%) down(%) sum(%)

0 5781 5722 11503 5789 5724 11513 0.138 0.035 0.087

1 5800 5765 11565 5809 5764 11573 0.155 0.017 0.069

2 5439 5487 10926 5442 5487 10929 0.055 0.000 0.027

3 5766 5708 11474 5772 5710 11482 0.104 0.035 0.070

4 6 9 15 6 9 15 0.000 0.000 0.000

5 11 11 22 11 11 22 0.000 0.000 0.000

6 7 17 24 7 17 24 0.000 0.000 0.000

7 12 13 25 12 13 25 0.000 0.000 0.000

8 5687 5782 11469 5692 5781 11473 0.088 0.017 0.035

9 6843 6744 13587 6854 6745 13599 0.161 0.015 0.088

10 6089 6305 12394 6100 6305 12405 0.180 0.000 0.089

11 6032 6059 12091 6036 6059 12095 0.066 0.000 0.033

12 3 7 10 3 7 10 0.000 0.000 0.000

13 13 7 20 13 7 20 0.000 0.000 0.000

14 7 7 14 7 7 14 0.000 0.000 0.000

15 6 8 14 6 8 14 0.000 0.000 0.000

LeCroy 1151Nについて

• 32bit scalerと称しているが 25bit目に 1が立ってしまうというバグあり。

• 内部クロックが CAENの scalerと違う(CAEN 110MHz, LeCroy 80MHz)

補足 1 （現行システムの保守etc… ）

• Mari のミラーリングマシンを立ち上げた• FDDI, Reflective Memory の動作確認済み• イニシャライズなどの部分はすでに移行

可能• Solaris8 ブートサーバを立ち上げた。今後

は 2.6 から 8 にすべて移行する予定。• Gigabit Ethernet の動作確認。

補足 2 （スケーラのバグについて）

• 単体試験の結果　 LeCroy1151N は正常に稼動している。

• 不整合はランコントローラと start gate(j11_run) の同期がとれていなかったため。

まとめ• FORCE CPU + Solaris による DAQ シス

テムの開発は順調に進行中• どのタイミングで導入しよう？（ BLP

だけならばそろそろ可能？）• 問題点としては現行システムのアナラ

イザへの対応