L’UNIVERSITÉ BORDEAUX 1ori-oai.u-bordeaux1.fr/pdf/2012/LLIDO_ROXANE_2012.pdf · Devant la...
Transcript of L’UNIVERSITÉ BORDEAUX 1ori-oai.u-bordeaux1.fr/pdf/2012/LLIDO_ROXANE_2012.pdf · Devant la...
THÈSE
PRÉSENTÉE A
L’UNIVERSITÉ BORDEAUX 1
ÉCOLE DOCTORALE DES SCIENCES PHYSIQUES ET DE L’INGÉNIEUR
Par Roxane LLIDO Ingénieur Polytech Marseille
POUR OBTENIR LE GRADE DE
DOCTEUR SPÉCIALITÉ : Électronique
Contribution à l’étude de la stimulation photoélectrique laser pour le développement de nouvelles méthodologies d’analyse de
défaillance
Directeur de recherche : Dean LEWIS Soutenue publiquement le 6 décembre 2012 Devant la commission d’examen formée de :
M. PERDU Philippe Expert senior CNES Toulouse Rapporteur M. PORTAL Jean-Michel Professeur IM2NP - Université Aix-Marseille 1 Rapporteur M. LEWIS Dean Professeur IMS - Université Bordeaux 1 Directeur M. POUGET Vincent Chargé de recherches IMS - CNRS Co-directeur M. GOUBIER Vincent Ingénieur STMicroelectronics Examinateur Mme MALBERT Nathalie Professeur IMS - Université Bordeaux 1 Présidente du jury M. DARRACQ Frédéric Maître de conférence IMS - Université Bordeaux 1 Invité
5
Remerciements
Les travaux présentés dans ce manuscrit s’inscrivent dans le cadre d’une convention CIFRE entre la société
STMicroelectronics et le laboratoire IMS à Bordeaux, de novembre 2009 à novembre 2012. Un travail de
thèse est une longue aventure, très enrichissante aussi bien d’un point de vue scientifique que d’un point de
vue humain, qui ne saurait être menée sans l’aide précieuse de nombreuses personnes. Je tiens à remercier
sincèrement toutes celles et ceux qui ont contribué, directement ou indirectement, au bon déroulement de
ces travaux.
Tout d’abord mes remerciements s’adressent à mon directeur de thèse Dean Lewis, président de l’université
de Bordeaux 1, pour sa disponibilité, ses relectures et son aide en dépit de ses responsabilités. Je remercie
également Vincent Pouget, mon co‐directeur de thèse, pour la confiance qu’il m’a accordé.
Je remercie Gérald Haller, ancien manager du laboratoire Rousset Central Characterization and Analysis
Laboratory (RCCAL) pour m’avoir accueillie au sein de son service et pour ses conseils.
J’exprime toute ma gratitude à Jean‐Michel Portal et Philippe Perdu, je suis sensible à l’honneur qu’ils m’ont
fait en ayant accepté d’examiner ce travail en qualité de rapporteurs de mon manuscrit de thèse.
Ma respectueuse reconnaissance s’adresse également à Nathalie Malbert et Frédéric Darracq qui m’ont
accordé le privilège de prendre part à mon jury de soutenance de thèse.
Je remercie chaleureusement mon encadrant industriel Vincent Goubier, deputy manager du laboratoire
RCCAL, pour toutes ses idées, sa confiance et son aide permanente. Nos discussions constructives m’ont
toujours permis de progresser. Ces travaux n’auraient pas pu avancer autant sans lui.
Je suis sincèrement reconnaissante envers Arnaud Régnier, docteur‐ingénieur à STMicroelectronics, et
Pascal Masson, professeur à l’université de Nice Sophia Antipolis, pour avoir partagé avec moi leurs larges
compétences techniques en physique des semiconducteurs, pour leur aide et nos échanges.
Je tiens à remercier celui que je considère comme mon "binôme" pendant cette thèse, Jacky Gomez. Je le
remercie pour tout ce qu’il m’a appris, pour m’avoir aidé, et pour tous les moments où j’ai ri grâce à ses
blagues (pas drôles et tordues !). Ma thèse n’aurait pas pu être ce qu’elle a été sans lui.
Que l’ensemble des membres du laboratoire RCCAL trouvent ici ma gratitude pour leur sympathie, parce que
travailler dans un milieu où l’on se sent bien est d’une importance non‐négligeable dans la réussite d’une
thèse. En particulier, je tiens à remercier les membres de l’équipe Analyse de Défaillance pour la bonne
humeur qu’ils y font régner. Ce fut un plaisir de venir travailler chaque jour à leurs côtés : Stéphane, Karine,
Alexandre, Holly, Philippe, Christophe E., Maxime, Alban, Christophe G, et Brigitte.
6
Je remercie celui qui partage ma vie depuis toutes ces années pour son aide en école d’ingénieur et durant
ma thèse. Je le remercie de m’avoir facilité les tâches (parce qu’il avait essuyé les plâtres avant !) et de sans
cesse m’amener à m’améliorer.
Et le meilleur pour la fin... Je ne serai jamais assez reconnaissante envers mes parents, sans qui je n’en serai
pas là aujourd’hui. Je les remercie pour leur soutien sans faille au quotidien et depuis toujours, pour m’avoir
permis de réaliser mes études dans des conditions qui n’auraient pas pu être meilleures, et pour être là, tout
simplement. Pour toutes ces raisons je leur suis infiniment reconnaissante.
7
Table des matières
Introduction générale .................................................................................................... 13
Chapitre 1 : Contexte et état de l’art des techniques de stimulation laser infrarouge statiques ....................................................................................................... 17
I. Introduction .................................................................................................................................. 17
II. Les techniques laser dans le flot d’analyse .................................................................................... 17
III. Mise en œuvre .............................................................................................................................. 20
III.1 Mode pompe .............................................................................................................................. 20
III.2 Microscopie confocale à balayage laser ..................................................................................... 20
III.3 Utilisation de longueurs d’onde proche infrarouge ................................................................... 21
III.4 Les propriétés optiques du silicium ............................................................................................ 23
III.4.a L’absorption dans le silicium intrinsèque (non dopé) ............................................................................................ 23
III.4.b L’absorption dans le silicium extrinsèque (dopé) .................................................................................................. 24
III.4.c Amincissement et polissage du substrat ................................................................................................................ 26
III.5 Taille du spot laser ...................................................................................................................... 27
III.6 Résolution spatiale ..................................................................................................................... 28
IV. La stimulation thermique .............................................................................................................. 32
IV.1 Variation de résistance ............................................................................................................... 32
IV.2 Les techniques OBIRCH et TIVA .................................................................................................. 33
IV.2.a Présentation........................................................................................................................................................... 33
IV.2.b Effet du laser photoélectrique ............................................................................................................................... 35
IV.3 La technique SEI .......................................................................................................................... 37
V. La stimulation photoélectrique ..................................................................................................... 39
V.1 Interaction laser photoélectrique/circuit intégré ...................................................................... 39
V.2 Les techniques OBIC et LIVA ....................................................................................................... 42
V.3 Les techniques NB‐OBIC et SCOBIC ............................................................................................ 43
VI. Conclusion .................................................................................................................................... 45
8
Chapitre 2 : Etude de l’interaction du laser 1064 nm avec les composants élémentaires….. ................................................................................................................ 49
I. Introduction .................................................................................................................................. 49
II. La jonction PN ............................................................................................................................... 50
II.1 La diode N+/Pwell ....................................................................................................................... 50
II.1.a Caractérisation expérimentale ............................................................................................................................... 51
II.1.b Simulations TCAD ................................................................................................................................................... 51
II.2 La diode P+/Nwell ....................................................................................................................... 52
II.2.a Caractérisation expérimentale ............................................................................................................................... 53
II.2.b Simulations TCAD ................................................................................................................................................... 53
II.3 Corrélations et conclusion .......................................................................................................... 55
III. Le transistor NMOS ....................................................................................................................... 55
III.1 Sensibilité des mesures à la position du laser ............................................................................ 56
III.2 Présentation des résultats .......................................................................................................... 58
III.2.a Mode bloqué.......................................................................................................................................................... 58
III.2.b Mode passant ........................................................................................................................................................ 59
III.3 Etude en fonction de la longueur L du transistor ....................................................................... 61
III.4 Investigations plus poussées grâce à la TCAD ............................................................................ 65
III.4.a Photocourants induits dans la source et le drain ................................................................................................... 65
III.4.b Etude du transistor bipolaire parasite ................................................................................................................... 66
III.5 Conclusion .................................................................................................................................. 68
IV. Le transistor PMOS ....................................................................................................................... 69
IV.1 Substrat flottant ......................................................................................................................... 70
IV.1.a Mode bloqué.......................................................................................................................................................... 70
IV.1.b Mode passant ........................................................................................................................................................ 71
IV.1.c Etude en fonction de la longueur L du transistor ................................................................................................... 73
IV.2 Substrat connecté à la masse ..................................................................................................... 74
IV.2.a Mode bloqué.......................................................................................................................................................... 74
IV.2.b Mode passant ........................................................................................................................................................ 76
IV.2.c Etude en fonction de la longueur L du transistor ................................................................................................... 77
IV.3 Etude des jonctions PN du transistor ......................................................................................... 79
IV.4 Conclusion .................................................................................................................................. 81
V. Calibration et développement de modèles .................................................................................... 81
V.1 Calibration de modèles universels déjà existants ...................................................................... 81
V.1.a Le transistor NMOS ................................................................................................................................................ 81
V.1.b Le transistor PMOS ................................................................................................................................................ 85
V.2 Développement de modèles adaptés à nos technologies .......................................................... 88
V.2.a Le transistor NMOS ............................................................................................................................................... 88
V.2.b Le transistor PMOS ................................................................................................................................................ 91
9
V.3 Conclusion .................................................................................................................................. 94
VI. Inverseur ...................................................................................................................................... 95
VI.1 Présentation de la structure utilisée et validation électrique .................................................... 95
VI.2 Stimulation du transistor PMOS ................................................................................................. 98
VI.3 Stimulation du transistor NMOS ..............................................................................................100
VI.4 Conclusion ................................................................................................................................101
VII. Conclusion .................................................................................................................................. 102
Chapitre 3 : Développements expérimentaux et méthodologies ............... 105
I. Introduction ................................................................................................................................ 105
II. Présentation de la plateforme utilisée ........................................................................................ 106
II.1 Description générale du système iPHEMOS Hamamatsu ........................................................107
II.2 La stimulation laser avec l’iPHEMOS ........................................................................................109
II.2.a Généralités sur le microscope .............................................................................................................................. 109
II.2.b Le balayage laser .................................................................................................................................................. 110
II.2.c L’amplificateur ..................................................................................................................................................... 112
II.2.d La DALS box .......................................................................................................................................................... 113
III. Description des modules ............................................................................................................. 113
III.1 Contrôle du balayage laser .......................................................................................................113
III.2 Génération du signal pass/fail ..................................................................................................114
III.3 Contrôle de l’alimentation/mesure de la consommation ........................................................115
III.4 Contrôle de la puissance laser ..................................................................................................115
III.5 Automatisation de la cartographie ...........................................................................................115
IV. Etudes de cas .............................................................................................................................. 116
IV.1 Cas d’étude n°1 : phénomène de latchup et transistors parasites ..........................................116
IV.1.a Traiter les problèmes de latchup ......................................................................................................................... 116
IV.1.b Cartographie complète de la puce par stimulation laser pseudo‐dynamique ..................................................... 118
IV.1.c Présentation des résultats ................................................................................................................................... 120
IV.2 Cas d’étude n°2 : sensibilité en température ...........................................................................123
IV.3 Cas d’étude n°3 : cartographies en courant .............................................................................126
V. Shmoo (seuil paramétrique en fonction de la puissance laser) .................................................... 128
V.1 Principe .....................................................................................................................................129
V.2 Cas d’étude : microcontrôleur (technologie 90nm) .................................................................132
VI. Conclusion .................................................................................................................................. 135
Chapitre 4 : Les perspectives de la stimulation photoélectrique laser statique………. ................................................................................................................... 137
I. Introduction ................................................................................................................................ 137
II. Etude de l’interaction du laser 1064nm avec la capacité MOS ..................................................... 138
10
II.1 Présentation des résultats ........................................................................................................138
II.2 Extraction du rayon effectif du spot laser ................................................................................141
II.3 Structures de test .....................................................................................................................142
II.4 Procédure pour l’extraction automatique de la densité de pièges ..........................................143
II.4.a Modélisation de la structure MOS ....................................................................................................................... 143
II.4.b Procédure d’extraction des paramètres .............................................................................................................. 144
II.5 Analyse des résultats ................................................................................................................146
II.5.a La capacité NMOS ................................................................................................................................................ 146
II.5.b La capacité PMOS................................................................................................................................................. 147
II.5.c Comparaison des capacités NMOS et PMOS ....................................................................................................... 148
II.6 Analyse des résultats après stress ............................................................................................149
II.7 Perspectives ..............................................................................................................................151
II.7.a Mesures du SILC ................................................................................................................................................... 151
II.7.b Effets sur le transistor .......................................................................................................................................... 156
II.8 Conclusion ................................................................................................................................158
III. Les limitations du statique .......................................................................................................... 158
IV. La stimulation laser dynamique .................................................................................................. 160
IV.1 Principe général ........................................................................................................................160
IV.2 Les techniques dérivées ...........................................................................................................161
IV.2.a La technique DVM ................................................................................................................................................ 161
IV.2.b La technique LADA ............................................................................................................................................... 163
V. Utilisation d’un laser modulé ...................................................................................................... 164
VI. La stimulation laser impulsionnelle ............................................................................................. 165
VI.1 Présentation .............................................................................................................................165
VI.1.a Le taux de génération .......................................................................................................................................... 166
VI.1.b La longueur d’onde et le coefficient d’absorption ............................................................................................... 166
VI.1.c La durée d’impulsion............................................................................................................................................ 167
VI.2 Les apports de la stimulation impulsionnelle ...........................................................................168
VI.3 Calibration d’un modèle existant et simulations ......................................................................168
VI.3.a Calibration du modèle ......................................................................................................................................... 168
VI.3.b Simulation d’un inverseur .................................................................................................................................... 169
VI.3.c Simulation d’une chaîne d’inverseurs .................................................................................................................. 173
VI.4 Mesures sur les plateformes ATLAS et Méridian IV .................................................................175
VI.4.a Présentation des plateformes .............................................................................................................................. 175
VI.4.b Mesures sur l’inverseur ....................................................................................................................................... 176
VI.4.c Mesures sur la chaine d’inverseurs ...................................................................................................................... 177
VII. Conclusion .................................................................................................................................. 179
Conclusion et perspectives ......................................................................................... 181
Contribution scientifique de l’auteur ..................................................................... 183
11
Références bibliographiques ..................................................................................... 185
Table des symboles ....................................................................................................... 197
Liste des acronymes et anglicismes ......................................................................... 199
Liste des figures .............................................................................................................. 201
Liste des tableaux .......................................................................................................... 209
13
Introduction générale
a microélectronique est de plus en plus présente dans notre vie quotidienne. La gamme de
produits n’a cessé de s’étendre, et on en retrouve aujourd’hui partout : applications nomades
(téléphonie mobile, tablettes, etc.), automobile, électroménager, aérospatial, multimédia, voire même dans
des domaines très prometteurs comme le médical. Nous allons bientôt en trouver dans nos chaussures et
dans des applications que nous n’aurions jamais imaginées. Il est probable que dans quelques années les
progrès apportés changent notre vie, par exemple, dans la médecine. La microélectronique est donc de plus
en plus présente dans nos vies et nous aurions, sans doute, bien du mal à nous en passer. Grâce aux progrès
remarquables que l’on constate ces dernières années, les performances des produits ne font qu’augmenter.
Le marché de la microélectronique est très porteur et a par conséquent besoin d’innover sans cesse. Pour
répondre à ce besoin grandissant, les technologies évoluent, les transistors sont de plus en plus petits, leur
nombre est de plus en plus grand, la consommation du produit doit être de plus en plus faible, etc. (Figure
0‐1). Ces évolutions technologiques ininterrompues, entraînant une course à la miniaturisation, rendent la
fabrication des circuits intégrés de plus en plus délicate et coûteuse. Or, une des conditions nécessaires à
cette course vers le progrès est d’avoir des bons rendements de fabrication et des composants fiables. En
effet, on ne peut pas imaginer que son airbag ne fonctionne pas au moment d’un choc, ou qu’un satellite
s’arrête subitement de fonctionner. Pour cela, de nombreux tests sont effectuées sur les puces de façon à
calculer le rendement de production et isoler celles qui sont défaillantes. Nous avons ensuite recours aux
laboratoires d’analyse de défaillance pour localiser le défaut et en déterminer l’origine. De cette façon, une
action corrective sera mise en place pour améliorer le rendement. Les laboratoires d’analyse de défaillance
disposent de tout un panel de techniques permettant d’adresser différents types de défauts. Cependant,
avec l’évolution des technologies, certaines techniques de test et d’analyse des circuits intégrés rencontrent
des limitations. Il est donc nécessaire de développer de nouveaux outils et/ou de nouvelles techniques, ou
de les améliorer. Les techniques les plus couramment utilisées pour la localisation de défauts sont basées sur
l’émission de lumière et la stimulation laser. Elles rencontrent un important succès dans les laboratoires
d’analyse de défaillance et sont par conséquent très utilisées.
L
Introduction générale
14
Figure 0‐1. Evolution du nombre de transistors intégrés dans un microprocesseur grand public (gauche) et réplique du premier transistor inventé par Bardeen, Shockley et Brattain, réalisée par Lucent Technologies à
l’occasion du 50ème anniversaire de son invention (droite).
L’objectif principal de ce travail de thèse est de mettre en œuvre la stimulation photoélectrique laser au
laboratoire d’analyse de défaillance de STMicroelectronics Rousset et de développer des méthodologies
associées, dédiées à la localisation de défauts pour les technologies 90nm. Ce travail de recherche s’articule
autour de deux axes. Le premier concerne la compréhension des phénomènes mis en jeu lors de l’interaction
du laser photoélectrique avec le silicium, le deuxième concerne la mise en pratique de cette technique au
travers de méthodologies que nous avons développées. Dans ce contexte, les études exposées sont décrites
aux travers de quatre chapitres couvrant des aspects théoriques jusqu’à la mise en œuvre des
méthodologies développées sur des cas d’études concrets.
Dans le premier chapitre nous présenterons les techniques d’analyse par stimulation laser statiques dédiées
à l’analyse de défaillance des circuits intégrés les plus couramment employées, ainsi que leur mise en œuvre.
Elles sont réparties en deux catégories suivant la longueur d’onde du laser utilisé : photoélectrique et
thermique. Ces techniques sont actuellement très employées dans le cadre de la localisation de défauts.
Nous préciserons également le contexte dans lequel elles sont utilisées dans le flot d’analyse de défaillance.
Le second chapitre est dédié à la compréhension et l’interprétation des résultats obtenus suite à la
stimulation photoélectrique laser d’un circuit. Pour cela, nous nous focaliseront sur les phénomènes
physiques mis en jeu lors de l’interaction du laser photoélectrique avec les dispositifs élémentaires (diode,
transistor, etc.). Les simulations présentées dans ce chapitre permettent d’améliorer la connaissance de
l’interaction laser photoélectrique‐circuit intégré. Grâce à cette étude, nous verrons que les techniques à
base de stimulation photoélectrique laser statiques, qui font l’objet de ce travail de thèse, rencontrent
certaines limitations et semblent mieux adaptées à une mise en œuvre dynamique.
Ainsi, diverses solutions sont proposées dans le troisième chapitre pour améliorer les techniques à base de
stimulation photoélectrique laser statique dans le but de les adapter et obtenir plus facilement des résultats
et/ou plus facilement interprétables. De plus, nous verrons que les solutions proposées sont également
1000
10000
100000
1000000
10000000
100000000
1000000000
1970 1980 1990 2000 2010
Nombre de transistors
Année
Introduction générale
15
applicables à la stimulation thermique laser, qu’elles permettent aussi d’automatiser les expériences et de
repousser les limites de notre équipement.
Le dernier chapitre est dédié aux perspectives de la stimulation photoélectrique laser statique et débute par
une étude qui montre que cette technique a un potentiel qui lui permet d’être utilisée dans un autre
domaine que l’analyse de défaillance. En effet, il s’avère que le laser photoélectrique peut être utilisé non
seulement comme un outil de localisation de défaut, mais aussi comme un outil de caractérisation. Ensuite,
nous présenterons les solutions qui ont été développées cers dernières années pour faire face aux
limitations du mode statique, à savoir, la stimulation dynamique et la stimulation impulsionnelle. Enfin, les
résultats obtenus par cette dernière technique, en simulation, et en mesures sur les plateformes que nous
avons à disposition, seront présentés.
Enfin, lors d’une conclusion, les différents résultats exposés dans ce manuscrit de thèse seront résumés.
Nous mettrons également en perspective le potentiel des méthodologies que nous avons présentées et les
travaux envisageables pour approfondir d’avantage les résultats obtenus dans le cadre de cette thèse.
17
Chapitre 1 : Contexte et état de l’art des techniques de stimulation laser infrarouge statiques
I. Introduction
e chapitre dresse un état de l’art des techniques de stimulation laser infrarouge statiques
appliquées à l’analyse de défaillance pour la localisation de défaut. Le terme "statique" signifie
que le circuit sous test est placé dans une configuration statique, il en est de même pour la stimulation laser
utilisée. Nous allons dans un premier temps présenter le contexte dans lequel sont utilisées ces techniques
dans le flot d’analyse de défaillance. Ensuite, nous les présenterons et classerons en deux catégories :
‐ Les techniques à base de stimulation thermique : elles sont bien connues et très couramment
employées dans le cadre de l’analyse de défaillance de nos jours.
‐ Les techniques à base de stimulation photoélectrique : elles ont fait leur preuve mais restent très
peu mises en œuvre de par leur interprétation difficile. Elles sont plutôt utilisées dans une
approche dynamique, pour améliorer par exemple leur sensibilité.
Ces techniques emploient un laser continu de longueur d’onde adaptée à la stimulation laser souhaitée
(thermique ou photoélectrique).
II. Les techniques laser dans le flot d’analyse
L’analyse de défaillance est le processus mis en œuvre pour trouver l’origine du dysfonctionnement
d’un circuit intégré (CI) et expliquer les mécanismes de défaillance. Il est important de souligner que la
défaillance d’un composant n’est pas exclusivement intrinsèque au CI, elle peut provenir aussi de son
assemblage ou de son environnement.
Il y a quelques années, les CI étaient réalisés dans des technologies microscopiques robustes et les
techniques d’assemblage étaient peu complexes. L’analyse de défaillance sur de tels dispositifs pouvait
C
Chapitre 1
18
parfois se limiter à un diagnostique électrique confirmant la défaillance, suivi d’une analyse physico‐
chimique. En effet, dans certains cas les défauts pouvaient être localisés visuellement par observation
optique. Dans les cas les plus difficiles, la microscopie électronique à balayage (couramment appelée SEM
pour Scanning Electron Microscopie) était mise en œuvre pour observer et localiser le défaut. Cependant,
aujourd’hui cette approche n’est plus possible car les CI sont issus de technologies submicroniques et mis en
boitier par des techniques d’assemblage complexes. La localisation du défaut devient pratiquement
impossible sans faire appel à des techniques et des outils d’analyse modernes et adaptés.
Lors d’une analyse de défaillance, tout commence par le diagnostique électrique mettant en évidence un
problème. Il peut être réalisé de différentes façons, plus ou moins complexes. Cela peut être fait de façon
statique en alimentant le circuit et en mesurant le courant de consommation en traçant des caractéristiques
courant‐tension (appelées couramment IV). Cela peut être aussi fait de façon dynamique en réalisant un test
fonctionnel faisant intervenir des vecteurs de test et des signaux variables dans le temps, voire même un
shmoo. Dans ce dernier cas, la fonctionnalité du circuit est testée en adressant l’ensemble des entrées et
sorties du composant. Deux résultats sont alors possibles :
‐ Le composant ne marche pas du tout on parle alors de défaut fonctionnel,
‐ Le composant fonctionne sur une partie de sa plage de fonctionnement nominale.
Dans ce dernier cas, la plage de fonctionnement est explorée selon deux paramètres, qui sont généralement
la tension d’alimentation et la fréquence de fonctionnement du circuit. La figure obtenue est appelée shmoo
(Figure 1‐1). Le circuit est dit "pass" lorsqu’il est fonctionnel, et "fail" lorsqu’il est défaillant. La frontière
entre ces deux zones est une région d’instabilité électrique où le CI peut fluctuer entre l’état fonctionnel et
défaillant. Dans ce cas, le défaut sera mis en évidence à l’aide de techniques présentées dans le dernier
chapitre de ce manuscrit.
Figure 1‐1. Exemples de Shmoo [MACHOUAT'08].
VDD (V)
Période (ns) Période (ns)
Période (ns) Période (ns)
VDD (V)
VDD (V)
Pass
Fail
Pass
Fail
Fail
Pass Pass
Fail
VDD (V)
Chapitre 1
19
Cette première étape de caractérisation électrique est essentielle et dévoile les premières informations sur
l’origine du défaut. Elle permet d’orienter l’étape suivante faisant l’objet de ce travail de thèse : la
localisation spatiale du défaut (Figure 1‐2).
Figure 1‐2. Flot simplifié d’une analyse de défaillance.
De nombreuses techniques ont fait l’objet de recherches approfondies ces dernières années et sont
aujourd’hui disponibles pour localiser précisément un défaut par la face arrière [SOELKNER'94, HEINRICH'90].
En fonction de sa signature électrique, la technique la plus adaptée sera choisie. L’analyse physique suite à
sa localisation mène à son identification et/ou à l’origine de son apparition, elle permet ainsi d’apporter les
corrections au problème qui était à l’origine du défaut. Il est important de préciser que cette étape est
destructive donc irréversible. Les techniques de localisation les plus couramment utilisées sont l’émission de
lumière, la thermographie, et les techniques à base de stimulation laser.
L’émission de lumière en analyse de défaillance est utilisée depuis la fin des années 80 en approche face
avant [KHURANA'86]. Cette technique a été ensuite améliorée afin de permettre son application à l’analyse
par la face arrière [BARTON'96, KASH'98]. Aussi appelée EMMI (EMission MIcroscopy) ou PEM (Photon
Emission Microscopy), elle est utilisée lorsque le diagnostique électrique indique une fuite de courant dans
le circuit et où les suspicions sont orientées vers des défauts de jonctions dans les zones actives du silicium.
L'analyse de circuits par émission de lumière consiste à activer électriquement le composant en le mettant
dans sa configuration de défaillance et à observer la lumière émise par le circuit. Les mécanismes de
l’émission de lumière ont lieu généralement dans les éléments semiconducteurs et sont le résultat de
différents phénomènes physiques. En effet, certains défauts comme les fuites dans les jonctions, les
transistors MOS en saturation lorsqu’ils sont parcourus par un courant, les fuites dans les oxydes (claquage),
les phénomènes de latchup et bien d'autres cas, peuvent induire des phénomènes physiques ayant pour
conséquence une photoémission de lumière. Il est important de souligner que des circuits de référence, c’est
à dire non défaillants, peuvent présenter des sites d’émission de lumière normaux car ils sont régis par les
lois de la physique des semiconducteurs.
La thermographie est une technique qui permet quant à elle de cartographier les émissions de chaleur
émises par un circuit intégré. En effet, certains défauts comme les court‐circuits dans les éléments
métalliques dissipent une forte chaleur lorsqu’ils sont soumis à des tensions et des courants importants. Les
longueurs d’onde d’émission ont lieu dans une large gamme allant du proche infrarouge (1µm) jusqu’à
l’infrarouge lointain (10µm). La détection de ce rayonnement nécessite par conséquent l’utilisation de
capteurs adaptés.
Chapitre 1
20
Dans ce chapitre nous allons nous intéresser aux techniques les plus utilisées pour la localisation de défauts
à base de stimulation laser infrarouge, elles présentent l’avantage d’être non destructives et facilement
mises en œuvre.
III. Mise en œuvre
Les différentes techniques d'analyse optiques vont être présentées et détaillées dans la suite de ce
chapitre, mais auparavant, nous allons brièvement présenter la façon dont elles sont mises en œuvre.
III.1 Mode pompe
Les techniques laser sont regroupées en deux principales catégories selon que le laser est utilisé en
mode sonde ou pompe. Dans l’approche dite sonde, le faisceau laser permet de prélever des informations
sans modifier le comportement du circuit en analysant la lumière transmise ou réfléchie par ce dernier. Dans
l’approche pompe, le fonctionnement du circuit sous test est perturbé par le faisceau laser qui est utilisé
comme source d’énergie et le détecteur de cette perturbation est le circuit lui‐même.
Nous nous intéresserons dans ce travail de thèse uniquement à des techniques basées sur l’approche
pompe. En effet, elles sont bien adaptées à la localisation de défaut puisque la perturbation générée par le
faisceau laser dépend directement de l’état électrique de la zone stimulée. Dans cette approche, le laser
apporte au composant de l’énergie de façon à modifier son comportement. L’approche sonde ne sera pas
abordée car elle n’est actuellement pas mise en application pour la localisation de défaut, et les contraintes
imposées par les nouvelles technologies ont fait privilégier l’approche pompe qui est plus simple à mettre en
œuvre.
La plupart des techniques pompes en environnement industriel sont implantées sur un microscope confocal
à balayage laser et permettent d’établir des cartographies de sensibilité avec une très bonne résolution
[COX'82, JUSKAITIS'94, FRITZ'90].
III.2 Microscopie confocale à balayage laser
Un système optique à base de lentilles permet de focaliser le laser qui balaie pixel par pixel
l’échantillon sous test (Figure 1‐3). Ce balayage est assuré par un élément appelé scanner, composé de deux
miroirs galvanométriques permettant le mouvement du faisceau laser selon deux axes perpendiculaires (x et
y). Une partie de l’onde laser incidente est réfléchie sur la face active du circuit, elle repasse alors par le
chemin optique et est déviée par un miroir semi‐réfléchissant vers une photodiode. Sur le chemin optique
entre la caméra et le CI, un diaphragme de faible dimension est placé au niveau du point focal. Ce
diaphragme agit comme un filtre et permet de sélectionner uniquement la composante réfléchie par le plan
observé et d’éliminer la composante réfléchie par la face arrière du circuit. Ainsi on élimine la lumière
diffractée par la surface du silicium qui est d’ailleurs réfléchie en dehors du plan d’observation. Ceci permet
Chapitre 1
21
d’améliorer la résolution et le rapport signal sur bruit. La profondeur de champ est réduite, c’est pourquoi
on parle de microscopie confocale. La photodiode convertit l’intensité lumineuse de l’onde réfléchie en
signal électrique analogique synchronisé avec le balayage laser qui est envoyé vers une entrée vidéo de
façon à obtenir une image optique du circuit sous test, couramment appelée "pattern". La partie de l’onde
absorbée par le circuit sous test affecte ses propriétés électriques. Ces variations électriques engendrées par
le laser sont également synchronisées avec le balayage laser et envoyées sur une autre entrée vidéo de
façon à obtenir une cartographie des variations électriques. La superposition de ces deux images permet
d’obtenir une localisation très précise des zones sensibles.
Figure 1‐3. Schéma de principe de la microscopie confocale à balayage laser.
Le circuit est généralement en mode statique (aucune activité interne), mais comme nous le verrons dans le
dernier chapitre, nous pouvons aussi le placer en mode dynamique (le circuit intégré sous test est activé par
une séquence de test, par exemple avec un testeur externe, ou automatiquement, par exemple lorsqu’il y a
des oscillateurs en anneaux). Deux cas sont ensuite possibles : une tension de polarisation constante est
appliquée au circuit et l’on cartographie les variations de courant électrique induites par le laser à l’aide d’un
système d’amplification ; ou bien un courant électrique constant est appliqué au circuit sous test et ce sont
les variations de tension qui sont cartographiées via un amplificateur.
III.3 Utilisation de longueurs d’onde proche infrarouge
Ces techniques utilisent les propriétés optiques du substrat en silicium des CI, c’est pourquoi nous
allons, avant de présenter les techniques de localisation de défauts, exposer ces propriétés.
Les longueurs d’onde dans le proche infrarouge (entre 1000nm et 1400nm) sont les plus utilisées parce
qu’elles sont bien adaptées à la localisation de défaut par la face arrière, et cela pour différentes raisons que
nous verrons par la suite. Il convient tout de même de minimiser les pertes optiques dans le substrat de
silicium du CI. Pour cela plusieurs possibilités peuvent être mises en œuvre comme amincir le substrat et
avoir un bon état de surface (poli miroir). Les pertes optiques sont liées au coefficient d’absorption optique
α par la loi de Beer Lambert donnant l’énergie transmise Ip à travers une épaisseur d en fonction du
coefficient de réflexion air‐semiconducteur R et de l’énergie incidente I0 :
Chapitre 1
22
1 Équation 1‐1
Le coefficient d’absorption du silicium aux longueurs d’onde généralement employées (1064nm et 1340nm)
est très faible et ces faisceaux laser possèdent une grande capacité de pénétration dans le silicium.
Cependant, nous verrons dans le paragraphe suivant que différents phénomènes d’absorption sont induits
lors de la propagation du faisceau laser à travers le substrat et il convient aussi de les prendre en compte.
Les longueurs d’onde des faisceaux laser utilisés dans les techniques d’analyse par la face arrière sont
optimisées en fonction de l’objectif de la technique et en fonction de la transmission à travers le substrat de
silicium. Par exemple, en ce qui concerne la stimulation photoélectrique, la génération maximale de paires
électron‐trou dans le silicium est à environ 800nm [MELINGER'94]. Mais nous sommes dans une situation face
arrière, nous devons donc prendre en compte l’absorption dans le silicium. Le coefficient d’absorption est
minimisé pour des photons d’énergie proche de la bande interdite du silicium. Par contre la génération de
porteurs est beaucoup moins efficace à ces longueurs d’onde. Il faut donc trouver un compromis entre
l’absorption optique et la génération de porteurs (Figure 1‐4).
C’est pourquoi l’amincissement du substrat est nécessaire pour d’une part diminuer le taux d’absorption et
d’autre part, maximiser la génération de porteurs dans le silicium. La technique de stimulation laser
thermique pose moins de problème lors de son application en face arrière car la longueur d’onde utilisée est
supérieure à la bande d’énergie interdite du silicium de façon à éviter la génération de porteurs. L’intensité
transmise à la zone active dépend uniquement du coefficient de réflexion et de l’absorption dans le silicium
si ce dernier est dopé. Dans ce cas, le silicium doit être aminci de façon à maximiser la transmission de
l’intensité laser à travers le substrat. En ce qui concerne la qualité de surface, toutes les techniques laser
nécessitent une surface polie optique miroir afin de minimiser la rugosité de surface et la diffraction.
Compte tenu des technologies étudiées (plusieurs niveaux et forte densité métallique) durant ces travaux de
thèse, nous avons mis en œuvre uniquement des techniques de type pompe par la face arrière du circuit.
Pour cela, nous avons privilégié deux longueurs d’onde : 1340nm pour la stimulation thermique laser, et
1064nm pour la stimulation photoélectrique laser.
Figure 1‐4. Coefficient d’absorption du silicium (dopé P) en fonction de la longueur d’onde et du dopage [JOHNSTON'93].
Chapitre 1
23
III.4 Les propriétés optiques du silicium
L’approche pompe est basée sur la capacité du faisceau laser à modifier localement les paramètres
physiques du circuit sous test. Afin de mieux comprendre ce phénomène et d’analyser les différentes
méthodologies de test qui en découlent, il convient de se pencher sur les propriétés optiques des métaux,
des oxydes, et des semiconducteurs. Dans ce manuscrit nous nous intéresserons aux technologies silicium.
En ce qui concerne les métaux, le faisceau laser est très fortement absorbé, l'énergie lumineuse absorbée est
entièrement convertie par effet photothermique en énergie thermique [ASPNES'83, PHILIPP'60]. Nous
retrouvons le même phénomène au niveau des semiconducteurs polycristallins [GERVAIS'93]. Concernant les
oxydes, ils sont généralement transparents et agissent sur la quantité d'énergie transmise ou réfléchie par
effet Fabry‐Perrot. Enfin, en ce qui concerne les semiconducteurs, les propriétés optiques sont
essentiellement gouvernées par le coefficient d'absorption optique, il convient de distinguer le cas du
silicium intrinsèque et du silicium extrinsèque.
III.4.a L’absorption dans le silicium intrinsèque (non dopé)
L’absorption optique dans le silicium est constituée essentiellement des mécanismes d’absorption
intrabande et interbande. Pour le silicium cristallin intrinsèque le mécanisme d’absorption est uniquement
interbande et dépend donc de la structure de bande du silicium. Un photon incident est absorbé seulement
s’il peut exciter un électron de la bande de valence jusqu’à la bande de conduction. Ainsi un photon
extérieur ne peut être absorbé que si son énergie est suffisante pour exciter un électron de la bande de
valence et lui faire faire une transition jusqu’à la bande de conduction. Cela signifie que seuls les photons
ayant des énergies supérieures ou égales à l’énergie de bande interdite du silicium sont absorbés, tandis que
les photons d’énergie inférieure le traversent. Le silicium cristallin intrinsèque est donc transparent pour des
longueurs d’ondes supérieures à 1,1μm (Figure 1‐5).
Figure 1‐5. Coefficient d’absorption en fonction de la longueur d’onde pour le silicium intrinsèque.
Chapitre 1
24
Le coefficient d’absorption du silicium intrinsèque est souvent considéré ne dépendre que de la longueur
d’onde du faisceau (entre 0,8µm et 1,06µm) [GERVAIS'93, SARITAS'87, SARITAS'88] :
cm 85,01λ 77,104 pour 0,8μm 1,06μ Équation 1‐2
Nous remarquons que le coefficient d’absorption devient négligeable pour des longueurs d’onde proches de
1,1µm, ce qui correspond à la longueur d’onde équivalente à sa bande d’énergie interdite (Egap = 1,12eV
λgap = 1,1µm). Pour des longueurs d’onde supérieures à λgap le coefficient d’absorption est nul. L’inverse du
coefficient d’absorption est alors directement représentatif de la profondeur de pénétration de l’onde laser :
Équation 1‐3
où d correspond à la distance pour laquelle l’amplitude de l’onde est atténuée d’un facteur 1/e. La Figure 1‐6
représente ce coefficient d’absorption ainsi que la distance de pénétration d’une onde laser comprise en
800nm et 1064nm pour le silicium monocristallin :
Figure 1‐6. Coefficient d’absorption et coefficient de pénétration en fonction de la longueur d’onde pour le silicium monocristallin.
On remarque que pour des longueurs d’ondes proches de 1064nm la transmission du silicium monocristallin
est très importante, mais elle diminue rapidement lorsque la longueur d’onde est plus petite. Le choix des
longueurs d’onde dans le proche infrarouge est donc bien adapté pour des analyses laser à travers un
substrat en silicium.
Cependant, le silicium monocristallin est très peu utilisé dans la fabrication des circuits intégrés, on utilise
généralement du silicium monocristallin ayant subit un dopage N ou P pour améliorer les performances
électriques.
III.4.b L’absorption dans le silicium extrinsèque (dopé)
Du point de vue optique, la concentration d’impuretés introduites volontairement dans le silicium
influe aussi sur le coefficient d’absorption optique [MELINGER'94, KOSKOVICH'88, KOSKOVICH'90, GERVAIS'93,
ESSICK'93], comme nous pouvons le voir sur la Figure 1‐7 qui donne l’évolution du coefficient d’absorption
Chapitre 1
25
optique en fonction de la longueur d’onde pour un substrat de type P pour différentes valeurs de dopage. La
transparence du substrat de silicium est maximale pour des substrats très faiblement dopés et pour des
photons ayant une énergie très légèrement supérieure à la bande d’énergie interdite (Figure 1‐4). De plus, le
silicium extrinsèque (dopé) n’est plus transparent dans l’infrarouge, car le mécanisme d’absorption
intrabande prédomine.
Figure 1‐7. Courbe de la transmission optique en fonction de la longueur d’onde pour un silicium dopé de type P pour différentes concentrations de dopants
La courbe de transmission optique sur la Figure 1‐7 indique que l’augmentation de la concentration des
dopants (taux d’impuretés) dans un substrat de type P, de faible dopage et d’une épaisseur de 625μm,
réduit considérablement le taux de transmission optique et donc réduit sa transparence même aux
longueurs d’ondes proches de l’infrarouge. Dans ce cas le coefficient d’absorption diminue et trois
phénomènes d’absorption vont limiter la transparence de ces matériaux [SPITZER'57, HARA'66] : l’absorption
interbande, l’absorption par impuretés, et l’absorption par porteurs libres (Figure 1‐8). Seul le premier
mécanisme participe à la génération de nouveaux porteurs libres et est exploitable dans les techniques
d’analyse par stimulation photoélectrique laser.
Figure 1‐8. Les principaux modes d’absorption dans un matériau semiconducteur dopé N : absorption interbande (gauche), absorption par impuretés (milieu) et absorption par porteurs libres (droite).
Chapitre 1
26
Le dopage du substrat limite fortement la profondeur de pénétration de l’onde laser en augmentant son
coefficient d’absorption. Ce dernier reste toutefois le plus faible pour des énergies de photons comprises
entre 1 et 1,1eV. Le silicium conserve donc une relative transparence pour les longueurs d’onde de 1340nm
et de 1064nm. Ces deux longueurs d’onde sont donc très utilisées pour les analyses de type thermique et
photoélectrique avec une possibilité d’accès en face avant et en face arrière au travers du substrat en
silicium des circuits intégrés.
Cela démontre clairement les avantages offerts par les propriétés optiques du silicium dans le spectre du
proche infrarouge, rendant possible l’observation de la face active d’un circuit à travers le substrat de
silicium.
III.4.c Amincissement et polissage du substrat
Certaines précautions doivent être prises en compte lors de l’utilisation des techniques lasers,
notamment concernant l’absorption dans le silicium. Ainsi pour les techniques pompes basées sur la
génération de photons (stimulation photoélectrique) un maximum de génération a lieu autour de la
longueur d’onde λ = 800nm, puisque l’énergie des photons est supérieure à la longueur d’onde équivalente
du silicium. Par contre, le coefficient d’absorption est minimal pour des longueurs d’onde proches de
l’énergie de la bande interdite du silicium mais la génération de porteurs est considérablement réduite par la
même occasion. A ces longueurs d’ondes, les techniques pompes ne sont donc pas très efficaces en termes
de photogénération. Il faut donc trouver un bon compromis entre l’absorption optique et la génération des
photo‐porteurs. Le taux de génération Gopt de paires électron‐trou créées optiquement par le faisceau laser
peut être calculé par la relation suivante :
Équation 1‐4
où est le flux de photons incidents issus du laser (cm‐2 s‐1), dE/dx est l’énergie perdue par centimètre de
parcours d’un photon dans le silicium (ce qui correspond aussi au coefficient d’absorption), x est la
profondeur dans le silicium, λ est la longueur d’onde laser, h la constante de Planck et c la vitesse de la
lumière. Mais seule une partie de ce flux de photons atteindra la zone active. Une partie sera perdue par
réflexion à l’interface air‐silicium et le reste par absorption dans le volume du silicium. Le flux optique
transmis à travers l’épaisseur du silicium est donné par la relation :
1 Équation 1‐5
où ΦT est le flux de photons incidents transmis à la face active, x est l’épaisseur du silicium, R est le
coefficient de réflexion du silicium à l’interface air‐silicium (dont la valeur approche les 30% dans le proche
infrarouge). On considérera que les variations de ce paramètre sont négligeables dans le spectre proche
infrarouge auquel sont destinées ces techniques. De nombreux systèmes commerciaux équipés de
techniques basées sur l’approche pompe (Optical Beam Induced Current) et sonde (Laser Voltage Probing)
utilisent la longueur d’onde laser de 1064nm, qui est considérée comme optimale pour le compromis
absorption‐stimulation. La relation ci‐dessus montre que l’amincissement de l’épaisseur du substrat et son
polissage jusqu’à une qualité poli miroir permettent de minimiser l’absorption et de maximiser la génération
de photons. Il est donc possible de réaliser une analyse et une observation en face arrière à travers le
substrat de silicium en ayant réalisé au préalable une préparation d’échantillon.
Chapitre 1
27
En ce qui concerne les techniques pompes basées sur la stimulation thermique laser, l’application en face
arrière ne rencontre pas les problèmes précédents puisque la longueur d’onde utilisée est supérieure à la
longueur d’onde équivalente du silicium. Avec ce type de longueur d’onde, le taux d’absorption est minimal
et le taux de génération est quasi inexistant. Ceci réduit fortement les pertes de flux de photons dans le
substrat. Les seules pertes résiduelles sont dues à la réflexion (échantillon mal préparé et/ou surface
rugueuse) et à l’absorption dans le volume du silicium lorsque celui‐ci est dopé. Comme dans le premier cas,
le substrat de silicium doit être aminci et de qualité poli miroir afin d’optimiser la transmission à travers son
épaisseur.
Le fait d’utiliser une longueur d’onde plus grande permet de limiter les pertes dans le substrat de silicium.
Cependant, en face arrière, dans le cas d’approche de type pompe photoélectrique ou bien dans le cas d’un
substrat fortement dopé où l’absorption par porteur libre ne peut plus être négligée, il est impératif
d’optimiser les autres paramètres sur lesquels nous pouvons agir comme l’épaisseur du substrat, et donc de
disposer de techniques de préparation et d’amincissement d’échantillon maîtrisées. Il est donc
généralement nécessaire d’amincir le substrat puis de polir la surface de façon à obtenir un état poli miroir.
III.5 Taille du spot laser
Le faisceau laser est considéré comme une onde gaussienne. Par conséquent, la structure radiale du
taux de génération est du même type. Afin de réduire au maximum la taille du faisceau laser, on le focalise
par le biais d’objectifs adaptés à la gamme de longueurs d’onde que délivre le laser. On définie le col du
faisceau ω0 au point de focalisation comme étant la demi largeur de la gaussienne à 1/e², et la taille du spot
comme le double de celui‐ci. La taille minimale que l’on puisse obtenir expérimentalement est
approximativement de 1μm. Il est important de comparer cette taille de spot laser par rapport à celle des
structures actuelles et futures. En effet, comme le montre la Figure 1‐9, il y a quelques années le faisceau
laser n’affectait qu’un seul transistor à la fois. Aujourd’hui, le laser en perturbe plusieurs et ce nombre va
augmenter très rapidement dans les années à venir de façon critique [ITRS]. Il existe des solutions à ce
problème, décrites dans le paragraphe suivant, qui par l'augmentation de l'ouverture numérique viennent
améliorer la résolution spatiale. Malgré un gain en résolution nettement visible, ce problème va persister
[IPPOLITO'05].
Chapitre 1
28
Figure 1‐9. Evolution des nœuds technologiques et du nombre de transistors sous un faisceau laser de 1 µm de diamètre dans les années à venir [ITRS].
III.6 Résolution spatiale
La résolution spatiale correspond à la distance minimale que le système d’observation peut distinguer.
Dans le cas de la microscopie confocale à balayage laser elle est alors directement liée à la longueur d’onde
du faisceau laser et aux caractéristiques optiques des objectifs de focalisation (ouverture numérique et
grossissement). Dans un tel système, la résolution longitudinale (suivant l’axe de propagation z du faisceau
laser) et la résolution latérale (dans le plan perpendiculaire à l’axe de propagation, x et y) sont différentes
car elles ne dépendent pas des mêmes propriétés.
En effet, la résolution latérale dépend de tous les paramètres qui régissent la taille du spot laser
(grossissement de l’objectif et longueur d’onde). La résolution longitudinale dépend aussi fortement de la
densité de puissance suivant l’axe de propagation et donc de l’ouverture numérique de la lentille de
focalisation. On remarque plusieurs aspects liés au choix de la longueur d’onde. Pour un même système de
focalisation et pour une puissance laser constante, quand la longueur d’onde diminue la profondeur de
pénétration diminue et la photogénération de porteurs libres augmente. Par contre, la résolution latérale
d’une petite longueur d‘onde est meilleure que pour une longueur d’onde importante [ZIEGLER'87].
La variation de l’ouverture numérique affecte le cône de focalisation du faisceau. La résolution longitudinale
est donc meilleure pour une ouverture numérique importante
Figure 1‐10).
Chapitre 1
29
Figure 1‐10. Ouverture numérique d’un objectif optique.
La taille du spot laser, et donc la résolution latérale, dépend du grossissement choisi. Le Tableau 1‐1
présente les valeurs théoriques du diamètre du spot laser de l’iPHEMOS Hamamatsu du laboratoire RCCAL à
STMicroelectronics Rousset pour différents objectifs.
1340nm 1064nm
Objectif Ouverture
numérique Diamètre spot Diamètre spot
2,5X 0,1 15,9µm 13,0µm
20X 0,4 3,97µm 3,25µm
50X 0,76 2,09µm 1,71µm
100X 0,5 3,17µm 2,60µm
Tableau 1‐1. Valeurs théoriques du diamètre du spot laser de l’iPHEMOS Hamamatsu en fonction de la longueur d’onde et de l’objectif.
Nous pouvons aussi citer l’introduction récente dans le domaine de l’analyse de défaillance des lentilles à
immersion solides, généralement appelées SIL pour Solid Imersion Lens [IPPOLITO'01, KOYAMA'03, VICKERS'03].
Ce type de lentille de focalisation, dont le principe de fonctionnement apparaît sur la Figure 1‐11, améliore
fortement la résolution latérale et longitudinale.
Figure 1‐11. Principe de la lentille à immersion solide ou liquide (gauche) comparé à celui d’une lentille conventionnelle (droite).
NA=(n)sin(µ)
Chapitre 1
30
Ce type de lentille est utilisé pour la stimulation laser par la face arrière des CI. Les systèmes actuellement
commercialisés proposent généralement des lentilles à immersion solide en silicium qui sont généralement
conçues pour être utilisées pour des substrats d’environ 100µm d’épaisseur. Il faut donc au préalable
amincir le substrat.
Une dernière approche permettant d’améliorer la résolution latérale est l’utilisation de lentilles à diffraction
(lentilles de Fresnel). Ce type de lentille est conçu pour une seule longueur d’onde donc il est spécifique aux
techniques d’analyse par stimulation laser. Une méthodologie récente [ZACHARIASSE'05] propose d’intégrer
directement la lentille sur le substrat de silicium en la réalisant par gravure FIB (Focused Ion Beam).
L’avantage est qu’il n’est pas nécessaire de modifier le microscope à balayage laser, l’inconvénient majeur
est qu’il faut réaliser cette étape pour chaque nouvelle position d’observation ce qui est couteux en temps.
La résolution spatiale de la technique laser est un paramètre très important. En effet, pour les circuits VLSI
(Very Large Scale Integration), la réduction des dimensions des tailles de transistors vers des dimensions
nanométriques peut apparaître problématique quant à la mise en œuvre de la stimulation laser.
Une première approche consiste à estimer que la résolution spatiale est limitée de manière ultime par le
phénomène de diffraction (critère de Raleigh) et est ainsi égale à la taille minimale du spot laser que l’on
peut obtenir, et qui dans ce cas est de l’ordre de la longueur d’onde. Il suffit donc pour réduire la taille du
spot laser d’utiliser un objectif de microscope qui permet d’obtenir un rayon de l’ordre de λ/NA avec λ la
longueur d’onde et NA l’ouverture numérique de l’objectif de microscope (NA < 1) [SIEGMAN'86]. Toutefois,
dans le cas de la stimulation laser par la face arrière le paramètre longueur d’onde est fixé par des impératifs
tels que les pertes optiques dans le substrat, le taux de génération, la nécessité de ce pas avoir d’effet
photoélectrique dans le cas des techniques basées sur la stimulation thermique, etc. De plus, pour des
raisons d’accessibilité, l’emploi d’un objectif de microscope possédant une grande distance de travail
(supérieure à 1 cm) peut être requis, ce qui entraîne une diminution de l’ouverture numérique.
Une deuxième approche consiste à considérer que la résolution spatiale peut être inférieure à la taille du
spot laser dès lors que l’on utilise des techniques de stimulation basées sur le balayage d’un faisceau laser
sur le circuit intégré. La résolution ne serait alors limitée que par le pas de déplacement du faisceau laser.
Dans ce cas, on réalise une opération de convolution entre le spot laser (dont la distribution radiale en
intensité est gaussienne dans la majorité des cas) et la zone où se produit l’interaction laser‐circuit intégré. Il
suffirait alors de réaliser une opération de déconvolution pour affiner la résolution spatiale. Toutefois il est
important de noter que lorsque le faisceau laser interagit avec le circuit intégré en le stimulant par effet
photoélectrique ou thermique, les mécanismes physiques mis en jeu sont inévitablement accompagnés de
mécanismes de diffusion, et dans ce cas les cartographies obtenues ne résultent plus simplement d’une
convolution entre le circuit intégré et le faisceau laser. L’augmentation de la résolution spatiale par
traitement d’image, qui doit prendre en compte les longueurs de diffusion attachées aux différents
processus physiques, devient alors difficile à mettre en œuvre. Une étude permettant d’évaluer les
longueurs de diffusion de porteurs électriques a été réalisée et des résultats expérimentaux ont montré que,
sous certaines conditions, la résolution spatiale peut être inférieure à la taille du spot laser [LEWIS'02a].
Chapitre 1
31
Une autre limitation liée à la dynamique des mécanismes physiques mis en jeu peut apparaître. En effet, lors
du balayage laser le temps d’analyse du signal électrique (issu du CI lui même pour une technique de type
pompe) produit un retard temporel qui se traduit par un décalage spatial plus ou moins important suivant la
vitesse de déplacement du faisceau. Enfin, dans le cas d’un balayage avec un laser continu (donc
ininterrompu), il convient alors de prendre en compte la dynamique globale des processus physiques
observés afin d’adapter la vitesse de déplacement à celle‐ci.
Il est important de noter que la taille minimale du faisceau 2ω0 n’est pas affectée théoriquement par la
propagation à travers le substrat et ne dépend pas de l’indice de réfraction du semiconducteur tant que ce
dernier peut être considéré comme homogène dans tout plan perpendiculaire à la direction de propagation.
Cette propriété est imposée par la continuité du champ électromagnétique à l’interface air‐semiconducteur
et par le principe de retour inverse de la lumière, et peut être rapidement démontrée en utilisant le
formalisme matriciel [KOGELNIK'66, YARIV'97]. La Figure 1‐12 illustre l’influence de l’indice de réfraction n sur
la convergence du faisceau laser dans l’air comparée à celle dans le substrat de silicium.
Figure 1‐12. Propagation d’un faisceau laser focalisé sur la face avant d’un circuit intégré à travers son substrat
Deux effets induits par la stimulation laser sont principalement exploités : l’échauffement thermique et la
génération de paires électron‐trou par absorption de photons. C’est pourquoi de nos jours, la plupart des
outils d’analyse et de localisation de défauts à base de stimulation laser en mode pompe proposent deux
longueurs d’onde, choisies au‐dessus et au‐dessous de la longueur d’onde limite 1,1µm permettant la
génération de paires électron‐trou dans le silicium : 1064nm et 1340nm.
Chapitre 1
32
IV. La stimulation thermique
Apparue il y a plusieurs années elle est beaucoup utilisée. Un faisceau laser de longueur d’onde
supérieure à la largeur de bande interdite du silicium est utilisé de façon à éviter la génération de paires
électron‐trou dans le silicium. Les techniques basées sur la stimulation thermique laser permettent
d’exploiter uniquement l’effet de l’échauffement thermique sur les paramètres électriques.
Le principe consiste à détecter la variation de résistance par le biais d’une variation de consommation du
circuit. Le phénomène d’interaction exploité est la variation locale de température induite par la stimulation
laser. En effet, lors de la stimulation laser infrarouge, une partie de l’énergie absorbée est convertie en
chaleur. Ce phénomène se produit surtout au niveau des matériaux fortement absorbants (comme les
métaux) pour lesquels l’élévation de température est par conséquent importante. La longueur d’onde
généralement utilisée est d’environ 1300nm, permettant à la fois d’éviter une photogénération dans le
silicium et d’avoir localement un échauffement thermique des zones métalliques ou du polysilicium. Deux
principaux mécanismes modifiant les paramètres électriques du circuit sous test peuvent résulter d’une
augmentation locale de température dans un circuit intégré : la variation de la résistance et la création d’une
force électromotrice [BEAUDOIN'03a].
IV.1 Variation de résistance
L’augmentation de température peut entrainer une variation de résistivité qui se traduit globalement
par une variation de résistance. En effet, l’élévation de température affecte d’une part la mobilité des
porteurs libres qui participent à la conduction du courant électrique (électrons dans le cas des métaux).
D’autre part, le volume du matériau considéré augmente (phénomène de dilatation). La résistance
électrique d’un matériau varie donc en fonction de la température. En synchronisant les mesures de
variation de résistance avec le balayage laser, il est dont possible de cartographier les zones sensibles à la
stimulation laser.
En fonction de la variation de température ΔT, la variation de la résistance ΔR d’une ligne de métal est
donnée par l’équation :
2 Équation 1‐6
où ρ0 est la résistivité du matériau à la température de référence, αTCR le coefficient de variation thermique
de la résistivité, δT le coefficient de dilatation thermique linéaire, L et S la longueur et la section de la piste
métallique. Dans le cas des métaux, la contribution de la dilatation thermique est très inférieure à celle de la
variation de la résistivité. De plus, les pistes métalliques sont enrobées d’oxyde ce qui limite un peu plus leur
dilatation. Une variation de résistance sera donc très fortement liée à la variation de résistivité et dans la
majorité des cas le phénomène de dilatation pourra être négligé. Il est aussi important de préciser que dans
le cas de la stimulation thermique laser, la variation locale de température ne peut être que positive. Dans le
cas où le phénomène de dilatation est négligeable, la variation de résistance est seulement dépendante de la
propriété des matériaux. Par conséquent, les métaux qui ont un coefficient de variation thermique αTCR
Chapitre 1
33
positif subissent une augmentation de résistance. Dans certains cas il peut être négatif (c’est le cas des
matériaux semiconducteurs), donc la variation de leur résistance est négative si la température augmente
[BEAUDOIN'03a]. Dans l’éventualité où la variation induite par la dilatation n’est pas négligeable, il est
impossible de prévoir par avance si la résistance va augmenter ou diminuer.
Dans tous les cas, la variation de résistance des éléments stimulés affecte les propriétés électriques du
circuit puisque tension et courant sont liés par la résistance. Le faisceau laser chauffe les zones qu’il balaye
induisant ainsi des modifications de résistances dans les éléments parcourus par un courant électrique. En
cartographiant les variations de résistance, il est alors possible de localiser avec précision les éléments
présentant une sensibilité thermique anormale pouvant être liée à la présence d’un défaut.
IV.2 Les techniques OBIRCH et TIVA
IV.2.a Présentation
Ces deux techniques consistent à détecter la variation de la résistance induite par le faisceau laser.
La technique OBIRCh (Optical Beam Induced Resistance Change), proposée pour la première fois il y a une
vingtaine d’années [NIKAWA'93], consiste à détecter la variation de courant induite par l’échauffement
thermique d’un élément métallique et à la mesurer aux bornes de l’alimentation du circuit lorsque ce
dernier est soumis à une tension constante [NIKAWA'97]. Quant à la technique TIVA (Thermally Induced
Voltage Alteration), proposée il y a une quinzaine d’années [COLE JR.'98, BARTON'99], elle consiste à alimenter
le circuit avec un courant constant et à détecter les variations de tension induites par le laser [NIKAWA'97]. La
différence entre ces deux techniques réside donc dans la méthode d’alimentation des composants sous test
et de détection des signaux (Figure 1‐13).
OBIRCh TIVA
∆ ∆
² ∆ .
Figure 1‐13. Principe des techniques OBIRCh et TIVA.
Ces techniques de stimulation thermique laser sont principalement utilisées pour détecter des court‐circuits
et des défauts dans les pistes métalliques ou dans les vias puisque lorsque le laser chauffe un endroit où il y
a un défaut, la variation de la résistance du métal sera affectée par ce défaut.
Chapitre 1
34
Cas d’étude OBIRCh :
Le circuit sous test est un microcontrôleur de technologie 130nm. La pièce a été analysée au
laboratoire de STMicroelectronics Rousset dans le cadre de cette thèse et présente une consommation 1000
fois plus importante qu’une pièce bonne à 5V. La technique EMMI ne donne aucun résultat. Les résultats de
la localisation OBIRCh à l’objectif 100X ainsi que la coupe réalisée à l’endroit du spot OBIRCh sont présentés
sur la figure ci‐dessous et montrent un court‐circuit métal 1 ‐ métal 1.
Figure 1‐14. Exemple de localisation OBIRCh et cross‐section FIB au niveau du spot révélant un court‐circuit métal 1 ‐ métal 1.
Cas d’étude TIVA :
Le circuit sous test est un microcontrôleur de technologie 130nm. La pièce analysée présente un
court‐circuit entre ses bornes d’alimentation (VDD et la masse). Les résultats de la localisation TIVA à l’objectif
50X ainsi que la coupe réalisée à l’endroit du spot OBIRCh sont présentés sur la figure ci‐dessous et montrent
une détérioration et un affaissement local de l’oxyde IMD (Inter Metal Dielectric) au niveau métal 3
entraînant un affaissement local du métal 4, ce qui provoque un court‐circuit métal 4 – métal 4.
Figure 1‐15. Exemple de localisation TIVA et cross‐section FIB au niveau du spot révélant un court‐circuit métal 4 ‐ métal 4.
10 µm
Chapitre 1
35
Les résultats de la cartographie OBIRCh réalisée dans les mêmes conditions sont présentés sur la Figure 1‐16,
avec cette technique le spot est diffue. L’épicentre du défaut parait difficilement localisable en raison de la
forte sensibilité du défaut à l’échauffement et des fortes amplitudes des variations de résistance induites par
le balayage laser.
Figure 1‐16. Localisation OBIRCh sur la même pièce et dans les mêmes conditions.
IV.2.b Effet du laser photoélectrique
Lorsque le laser photoélectrique de longueur d’onde 1064nm est utilisé, les deux contributions
thermique et photoélectrique sont en fait présentes. Cependant, en fonction de l’échantillon analysé, une
contribution sera toujours prépondérante devant la première. A partir du moment où l’effet photoélectrique
apparait, l’effet thermique sera négligeable. Nous nous intéressons dans ce paragraphe à mettre en
évidence l’effet OBIRCh que l’on peut obtenir en utilisant le laser 1064nm. Cet effet peut être mis en
évidence uniquement s’il n’y a pas de dissociation de paires électron‐trou (auquel cas l’effet photoélectrique
masquerait complètement l’effet thermique). C’est pourquoi l’échantillon sous test est une ligne de métal 1
reliée entre 2 plots (Figure 1‐17 et Figure 1‐18).
Chapitre 1
36
Figure 1‐17. Layout de la structure.
Figure 1‐18. Caractéristique électrique IV de la structure.
Les résultats de la stimulation réalisée avec les lasers de longueur d’onde 1340nm et 1064nm disponibles sur
l’iPHEMOS Hamamatsu du laboratoire RCCAL de STMicroelectronics Rousset sont présentés sur la Figure
1‐19. Nous observons qu’il y a bien variation de résistance induite par le balayage de la piste métallique avec
le laser 1064nm. Il n’y a aucune Zone de Charge d’Espace (ZCE) présente sur cet échantillon mais seulement
des pistes métalliques, la variation de résistance obtenue ne peut donc pas être la conséquence de la
génération d’un photocourant, et ne peut être qu’un effet OBIRCh, c'est‐à‐dire purement thermique, obtenu
avec le laser 1064nm. Une autre information importante est qu’approximativement la même variation de
courant est obtenue avec le laser 1340nm ou 1064nm à puissance laser équivalente [GLOWACKI'10].
Chapitre 1
37
1340nm 1064nm
Objectif 50X, Puissance laser 30% ≈ 33,2 mW Objectif 50X, Puissance laser 100% ≈ 33,3 mW
Figure 1‐19. Résultats de la stimulation laser thermique (gauche) et photoélectrique (droite).
IV.3 La technique SEI
La technique SEI (Seebeck Effect Imaging) consiste à mesurer la variation de potentiel induite par les
gradients de température dans un thermocouple formé par un empilement de matériaux de natures
différentes ou dans un élément métallique non connecté et dans lequel aucun courant ne peut circuler
(circuit ouvert) [COLE JR.'98, BEAUDOIN'03a, KOYAMA'95, COLE JR.'99, ARX'96] (Figure 1‐21). Dans ce cas, la
stimulation thermique laser crée une force électromotrice (appelée aussi tension Seebeck). En effet, lorsque
le circuit n’est pas alimenté un défaut dans une structure telle qu’un via ou un contact engendrera une force
électromotrice qui trouve son origine dans la perturbation de la mobilité des électrons le long du gradient de
température. Cette force électromotrice, ou différence de potentiels, au niveau d’une jonction est régie par
l’équation :
Équation 1‐7
où Q1 et Q2 sont respectivement les pouvoirs thermoélectriques de matériaux 1 et 2, T la température de la
zone localement chauffée, T0 la température initiale ou ambiante, et Q1‐2 est le pouvoir thermoélectrique
relatif des deux matériaux (
Figure 1‐20).
Figure 1‐20. Jonction latérale (gauche) et jonction verticale (droite) non polarisées et soumise à stimulation thermique laser.
Chapitre 1
38
Le Tableau 1‐2 présente quelques coefficients Seebeck pour différents couples de matériaux généralement
utilisés en microélectronique. On remarque que le pouvoir thermoélectrique relatif peut être positif ou
négatif en fonction de l’interface considérée. La différence de potentiels créée lors de la stimulation
thermique laser ne sera pas forcément de la même direction que le gradient de température. On remarque
aussi qu’il y a une très forte variation de ce coefficient en fonction du type de matériau.
Interfaces Coefficient de Seebeck [µV.K‐1]
Al/Cu ‐3,4
W/Cu 3,6
Au/Cu 0,2
Métal/Poly N+ ‐121
Métal/Poly P+ 189
Métal/Si N+ 287
Métal/Si P+ ‐202
Tableau 1‐2. Coefficients de Seebeck pour quelques couples de matériaux généralement utilisés en microélectronique.
Les anomalies locales d’interface induisent des différences de génération Seebeck en comparaison à celles
obtenues pour une zone de référence. Il est donc possible de localiser avec précision des interfaces
défectueuses en observant les variations de tension ou de courant électriques aux bornes du circuit lorsque
le laser les balaie.
Les interfaces les plus sensibles sont celles qui mettent en jeu des métaux et des éléments semiconducteurs
ou semiconducteurs polycristallins. Cependant, ce type d’interface est très peu présent dans les circuits
intégrés VLSI car elles ne sont pas de bonne qualité électrique. En effet, un certain nombre d’alliages utilisés
pour augmenter la conductivité du polysilicium, comme par exemple la siliciuration des contacts, a pour
effet de baisser le pouvoir thermoélectrique de ces interfaces.
∆ . ∆
Figure 1‐21. Principe de la technique SEI.
Chapitre 1
39
Cas d’étude SEI :
Le circuit sous test est une chaîne de vias 3 (connectant le métal 3 au métal 4) en technologie 130nm.
La pièce analysée présente une valeur de résistance trop élevée et hors spécification. Les résultats de la
localisation SEI à l’objectif 50X ainsi que la coupe réalisée à l’endroit du spot sont présentés sur la figure ci‐
dessous et montrent un défaut à l’interface via 3 ‐ métal 4.
Figure 1‐22. Exemple de localisation SEI et cross‐section FIB au niveau du spot révélant un défaut à l’interface via 3 – métal 4.
Les techniques OBIRCh/TIVA et SEI diffèrent essentiellement par leur mode d’alimentation (en courant, en
tension, pas d’alimentation) et le mode de détection utilisé (en tension ou en courant) [BEAUDOIN'03a].
V. La stimulation photoélectrique
Peu avant les années 1980 les premières techniques de localisation de défauts en approche pompe
ont été développées [WILSON'87a, FRITZ'90, STEVENS'90] avec la technique OBIC (Optical Beam Induced
Current). Contrairement à la stimulation laser thermique, dans ce cas la longueur d’onde du faisceau est
choisie de façon à générer des paires électron‐trou excédentaires lors du passage du laser dans le silicium,
qui en fonction des conditions électriques peuvent donner lieu à la génération d’un photocourant. Les
techniques basées sur la stimulation photoélectrique laser permettent d’exploiter l’effet de la génération de
ce photocourant sur les paramètres électriques.
V.1 Interaction laser photoélectrique/circuit intégré
L’énergie des photons apportés par le laser est choisie supérieure à la largeur de la bande interdite du
silicium, ce qui va permettre la transition d’un électron de la bande de valence vers la bande de conduction.
Chapitre 1
40
Un électron et un trou sont alors disponibles dans la bande de valence pour la conduction du courant, ils
sont considérés comme porteurs libres (Figure 1‐23).
Figure 1‐23. Processus de photogénération dans un matériau semiconducteur.
Le processus de photogénération correspond à deux changements de niveau d’énergie dans le diagramme
de bande. En effet, un électron de la bande de valence est injecté dans la bande de conduction, laissant ainsi
place à un trou dans la bande de valence. Il est donc nécessaire que l’énergie apportée par le photon
incident soit supérieure ou égale à la largeur de bande interdite du matériau semiconducteur considéré.
Cette énergie E est reliée à la longueur d’onde λ par l’équation :
Équation 1‐8
avec h la constante de Planck et c la célérité de la lumière dans le vide. Pour que le processus de
photogénération ait lieu il faut que l’énergie des photons apportés par le laser soit supérieure à l’énergie de
la bande interdite du silicium Egap = 1,12eV, ce qui correspond à λ < 1,1µm. Dans le cas du silicium, le
minimum de la bande de conduction n’est pas aligné avec le maximum de la bande de valence, on dit que
c’est un matériau à transition indirecte (Figure 1‐24). Deux types de photogénération de porteurs sont alors
possibles. Le premier est une transition directe ћω1 du haut de la bande de valence vers la bande de
conduction. Le second est une transition indirecte ћω2 possible uniquement par un apport d’énergie d’un
phonon. Un électron va alors être injecté du haut de la bande de valence dans le bas de la bande de
conduction. L’énergie minimale est celle de la bande interdite du silicium Egap = 1,12eV.
Chapitre 1
41
Figure 1‐24. Diagramme d’état d’un semiconducteur à transition indirecte.
Une fois que le phénomène de photogénération a eu lieu, des porteurs libres vont être générés en excès
dans le silicium (Figure 1‐25). Dans les zones dépourvues de champ électrique, ces porteurs libres en excès
vont diffuser et se recombiner rapidement. Cependant, en présence d’un champ électrique les électrons et
les trous vont être dissociés et accélérés dans des directions opposées, engendrant ainsi un courant appelé
photocourant, détectable sur les bornes du circuit.
Le phénomène de photogénération va donc généralement avoir lieu dans les Zones de Charge d’Espace (ZCE)
des jonctions PN, par exemple au niveau des régions source ou drain des transistors. Les propriétés
électriques du circuit vont être perturbées par la génération de ces courants et c’est ce phénomène
d’interaction qui va être exploité par la stimulation laser.
Figure 1‐25. Génération d’un photocourant dans un transistor NMOS.
Chapitre 1
42
Le volume de photogénération des porteurs libres est proportionnel à l’intensité laser. En effet, nous
sommes en régime de faible inversion, le nombre de porteurs minoritaires est très inférieur au nombre de
porteurs majoritaires. La modification des paramètres optiques induits par la génération de photocourant
peut donc être négligée. La génération des porteurs étant maximale lorsque l’intensité laser est maximale,
nous considérons qu’elle se situe dans le volume de focalisation du faisceau [VAN ROOSBROECK'53, WILSON'87c,
PESTER'89, PESTER'88, LAPUIYADE'96] qui est défini comme le volume limité par une décroissance de 1/e² de
l’intensité laser incidente. Plusieurs techniques utilisent ce principe de stimulation laser.
V.2 Les techniques OBIC et LIVA
Le principe de ces deux techniques est identique aux techniques OBIRCh et TIVA, la seule différence
réside dans la valeur de longueur d’onde du faisceau laser utilisé. Elles consistent également à détecter la
variation de la résistance induite par le faisceau laser (Figure 1‐26). Plus précisément, la technique OBIC
consiste à détecter une génération de photocourant s’ajoutant au courant nominal du circuit et à la mesurer
aux bornes de l’alimentation du circuit lorsque ce dernier est soumis à une tension constante [WILSON'87b].
Quant à la technique LIVA (Light Induced Voltage Alteration), elle diffère de la technique OBIC par son mode
de polarisation. Dans ce cas précis, le circuit est alimenté avec un courant constant et ce sont les variations
de tension induites par le laser qui sont détectées [COLE JR'94, COLE'04]. La différence entre ces deux
techniques réside donc dans la méthode d’alimentation des composants sous test et de détection des
signaux.
OBIC LIVA
∆ ∆
Figure 1‐26. Principe des techniques OBIC et LIVA.
La technique OBIC peut être utilisée par exemple pour cartographier des défauts dans les jonctions et
la sensibilité au latchup ou aux basculements logiques des circuits intégrés [FOUILLAT'90, LEWIS'01]. L’étude du
basculement logique permet entre autres de déterminer la sensibilité aux SEU (Single Event Upset)
[POUGET'00a, BUCHNER'90] ou de cartographier les états logiques internes du circuit [FOUILLAT'92]. Elle a aussi
été mise en œuvre pour localiser des défauts fonctionnels de la même façon que la technique LIVA
[GRASSO'89, ITO'98, HARAGUCHI'94, NISHIKAWA'97, TAN'97].
Chapitre 1
43
Les défauts qui ont pu être détectés par la technique LIVA sont des courants de fuite dans les cellules
mémoires, des défauts au niveau du diélectrique dans les capacités ou dans les oxydes de grille, des défauts
de type circuit‐ouvert ou court‐circuit, etc.
Ces techniques vont être essentiellement utilisées pour localiser des défauts dans les jonctions, des fuites
dans les jonctions ou encore des défauts dans le substrat.
Cas d’étude OBIC et LIVA :
La Figure 1‐27 présente deux exemples d’application de localisation de défauts utilisant ces deux
techniques [FIRITI'04]. Le cas d’étude est ici une structure de protection ESD (ElectroStatic Discharge)
endommagée par un stress de type HBM (Human Body Model) [KELLY'93]. L’image de gauche présente une
cartographie OBIC superposée à l’image laser réfléchie de la structure sous test. La superposition permet
une localisation précise du défaut qui après analyse correspondait à un court‐circuit dans la jonction PN.
L’image de droite présente la cartographie LIVA localisant le même défaut sur la même structure.
Figure 1‐27. Exemples de localisation de défaut par les techniques OBIC (gauche) et LIVA (droite).
V.3 Les techniques NB-OBIC et SCOBIC
Les techniques NB‐OBIC (Non‐Biased Optical Beam Induced Current) et SCOBIC (Single Contact OBIC)
cartographient les photocourants induits par le laser lorsque le circuit n’est pas alimenté. Le principal intérêt
est de simplifier le chemin de détection des photocourants. Elles permettent de localiser les jonctions et de
déceler les anomalies physiques qui influent sur la génération ou la recombinaison des porteurs libres
[BEAUCHENE'02].
Contrairement à la technique NB‐OBIC, un seul contact est utilisé dans la technique SCOBIC. Les
photocourants générés sont détectables grâce aux effets capacitifs [CHIN'00]. Cette technique permet de
visualiser par la face arrière les jonctions silicium des circuits intégrés [PALANIAPPAN'00].
Chapitre 1
44
Cas d’étude NB‐OBIC [HALLER'09] :
Le circuit sous test est un microcontrôleur de technologie 90nm. La pièce analysée présentait une
défaillance dans sa chaîne de scan. Un diagnostique ATPG [MACHOUAT'08] a été réalisé pour localiser le
défaut, plusieurs nœuds suspects pouvant expliquer la défaillance ont été proposés. Une analyse physique
ne pouvait pas être réalisée car la zone d’investigation était trop étendue. Une analyse OBIRCh fit apparaître
2 spots : le premier sur un des nets proposé par le diagnostique ATPG et le second sur un autre n’ayant
normalement aucun lien. Dans ce cas, la technique NB‐OBIC a été utilisée pour vérifier que ce nœud est bien
impacté par le défaut et pour identifier quel(s) nœud(s) est aussi impacté par le défaut. Pour cela 2 probe‐
points sont réalisés sur le nœud proposé par le diagnostique ATPG et mis en évidence par l’analyse OBIRCh.
La technique NB‐OBIC permet de mettre en évidence les diodes de protection de ce nœud. Si d’autres diodes
apparaissent, ce qui fut le cas ici, c’est que le nœud est court‐circuité à un ou plusieurs autres. Les résultats
de la localisation sont présentés sur la Figure 1‐28.
Figure 1‐28. Cartographie NB‐OBIC mettant en évidence 1 spot normal et 4 spots anormaux.
Une analyse layout a ensuite permit d’identifier une zone où un court‐circuit métal 3, entre le nœud proposé
par le diagnostique ATPG et trois autres nœuds, pourrait expliquer la défaillance (Figure 1‐29).
Chapitre 1
45
Figure 1‐29. Zone suspectée au niveau métal 3 : en orange le nœud proposé par le diagnostique ATPG ; les nœuds blanc, bleu et rouge expliquent la signature NB‐OBIC.
Après un déprocessing parallèle à cet endroit, l’hypothèse a bien été confirmée puisqu’un court‐circuit entre
les nœuds suspectés au niveau métal 3 apparaît (Figure 1‐30).
Figure 1‐30. Observation SEM de la zone suspectée confirmant le court‐circuit métal 3 (gauche) et cross‐section du défaut (droite).
VI. Conclusion
Ce chapitre dresse un état de l’art des techniques de localisation de défaut à base de stimulation laser
thermique et photoélectrique appliquées à l’analyse de défaillance des CI, et plus particulièrement à
l’approche en mode pompe en milieu industriel, donc par la face arrière (substrat) du circuit sous test. Dans
Chapitre 1
46
ce cas, l’énergie apportée par le faisceau laser altère localement les propriétés électriques du CI sous test. La
modification de ces propriétés dépend des propriétés générales du composant, de son environnement
physique et électrique, et de la présence ou non d’un défaut. Il est alors possible d’identifier et de localiser
ce défaut en synchronisant l’observation des variations électriques avec le balayage laser.
Ces procédés ont été développés au début des années 80 avec l’utilisation de longueur d’onde dans le
spectre du visible. La principale perturbation générée par ces ondes laser est la génération de porteurs libres
dans le silicium. Ces techniques utilisées pour la localisation de défauts dans les jonctions PN, les problèmes
de latchup ou bien le diagnostic de portes CMOS [HEMPEL'92, FRITZ'90] ont permis également le
développement des moyens d’analyse par microscopie laser. De nouvelles approches ont alors été
introduites avec l’exploitation des phénomènes thermiques qui génèrent de faibles perturbations
électriques dans les interconnexions métalliques. Les court‐circuits, ou de façon générale les problèmes de
résistivité anormale, peuvent alors être identifiés et localisés facilement.
De nouvelles longueurs d’onde ont alors été utilisées, dans le proche infrarouge, pour ne pas générer de
porteurs libres dans le silicium et de façon à optimiser la stimulation laser thermique. Seul l’effet thermique
est ainsi exploité. Ces longueurs d’onde dans le proche infrarouge ont ouvert la voie aux techniques
d’analyse par stimulation laser par la face arrière des CI, à travers le substrat en silicium, qui est
partiellement transparent dans le proche infrarouge. Ceci a permis de résoudre avec succès la
problématique liée à l’augmentation du nombre de niveaux métalliques et de leur densité, rendant de plus
en plus critique les analyses par la face avant des circuits. De plus, pour les analyses dites statiques (circuit
sans activité interne) les moyens de mesures à base d’amplificateur et de filtrage, proposés et développés au
cours de ces années, sont restés relativement simples à mettre en œuvre. Ils sont efficaces et offrent une
utilisation facile et une rapidité d’analyse très appréciables.
Pour toutes ces raisons, les techniques à base de stimulation laser en mode pompe ont rencontré un grand
succès dans les laboratoires d’analyse de défaillance, surtout pour les approches thermiques qui sont très
efficaces pour la localisation d’un grand nombre de défauts dans les interconnexions métalliques et leurs
résultats sont relativement simples à interpréter. Elles restent encore aujourd’hui très utilisées malgré la
réduction technologique des éléments mis en œuvre dans la conception des CI. Ceci est rendu possible par
les récentes évolutions qui ont permis d’améliorer la résolution latérale de ces techniques d’analyse par
stimulation laser (lentilles à immersion solide, lentille à diffraction, etc.).
Les techniques décrites dans ce chapitre présentent l’avantage d’être rapidement mises en œuvre et
d’adresser de nombreux types de défauts. Leurs principes, leurs avantages et inconvénients ont été exposés.
Les techniques basées sur la stimulation laser thermique (OBIRCh, TIVA, SEI, etc.), l’émission de lumière
(EMMI) et l’émission de chaleur (thermographie) sont utilisées quotidiennement dans le laboratoire RCCAL
de STMicroelectronics Rousset, elles rencontrent beaucoup de succès dans les laboratoires d’analyse de
défaillance et sont bien connues aujourd’hui. Beaucoup de recherche et de développement ont été menés
sur ces techniques.
On constate que les approches basées sur la stimulation thermique laser (STL) restent largement privilégiées
par rapport aux approches basées sur la stimulation photoélectrique laser (SPL). Cela est du en partie au fait
Chapitre 1
47
que la stimulation thermique laser permet dans la plupart des cas de pointer plus directement le défaut
cherché. Ce dernier est bien souvent l’élément le plus sensible, ce qui n’est pas forcément le cas en mode
photoélectrique où de nombreuses structures sont sensibles bien qu’elles ne présentent aucune anomalie.
De plus, la réponse photoélectrique du circuit sous test qui se traduit par la propagation d’un photocourant à
travers les défauts actifs et passifs est difficile à interpréter.
C’est pourquoi, les techniques à base de stimulation photoélectrique laser (OBIC, LIVA, etc.) sont très peu
employées et ne font pas partie de notre flot d’analyse de défaillance. En effet, les effets de l’interaction
d’un laser photoélectrique avec un CI sont peu connus et difficiles à interpréter. Ces techniques ont pourtant
fait leur preuve et nous sommes convaincus qu’elles sont prometteuses et que leur potentiel n’est pas
totalement exploité. De plus, un seul et même équipement peut être utilisé et un simple changement de
longueur d’onde permet d’induire différents phénomènes physiques comme les effets thermiques et
photoélectriques. L’objectif de cette thèse est donc de mener un travail de recherche et de développement
pour bien comprendre et être capable d’interpréter les résultats obtenus, mais aussi et surtout pour bien
évaluer le potentiel de cette technique pour les applications en laboratoire d’analyse de défaillance. Pour
cela il nous faut dans un premier temps apporter des explications sur l’interaction du laser photoélectrique
avec les circuits, cet aspect sera très largement abordé dans le chapitre 2. A la suite de cela, il sera possible
de mettre en application ces techniques, en faisant évoluer et en développant des méthodologies à base de
stimulation photoélectrique laser statiques qui pourront être utiles et intégrées dans le flot d’analyse de
défaillance. Ce thème sera exposé dans le chapitre 3.
Toutes ces techniques d’analyse de défaillance sont complémentaires, faciles à mettre en œuvre et
permettent d’obtenir des localisations précises. Le fait de maîtriser les techniques à base de stimulation
photoélectrique laser nous permettra d’approfondir notre savoir faire et d’étoffer le panel de techniques
dont nous disposons.
49
Chapitre 2 : Etude de l’interaction du laser 1064 nm avec les composants élémentaires
I. Introduction
our arriver finalement à être capable de comprendre et d’interpréter les résultats obtenus suite à
une SPL sur un produit, un travail pas à pas est nécessaire, plusieurs étapes doivent être mises en
œuvre avec un degré de complexité croissant. En effet, notre objectif est dans un premier temps de
comprendre le comportement des dispositifs élémentaires soumis à la technique SPL tels que les diodes,
capacités MOS et les transistors NMOS et PMOS. De plus, cela permettra ensuite de les modéliser et ainsi
pouvoir prédire le comportement de circuits complexes. Cette étude est également motivée par le besoin
d’optimiser les méthodologies d’analyse de défaillance basées sur l’interaction du laser 1064nm avec le
silicium.
Ce deuxième chapitre a ainsi pour objectif d’expliquer et surtout de comprendre la répartition des
photocourants induits dans les dispositifs élémentaires ainsi que les perturbations électriques engendrées.
Par conséquent, il nous faut étudier les phénomènes physiques mis en jeu lors de l’interaction du laser
photoélectrique avec le semiconducteur. Pour cela nous avons travaillé sur des diodes et des transistors
isolés, embarqués dans des structures de test de technologie 90nm et nous avons confronté les mesures sur
silicium à des modélisations physiques. En effet, la simulation facilite l'étude de l’effet photoélectrique induit
par le laser sur le semiconducteur et surtout permet de donner des explications qui vont confirmer ou
infirmer les hypothèses formulées suite aux mesures. Ensuite, grâce à ces études nous avons extrait et/ou
calibré des modèles électriques qui permettront d’étudier, par simulation, l’impact du laser photoélectrique
sur des structures plus complexes.
Tout d’abord, nous allons décrire l’effet de la SPL sur les jonctions PN. Ensuite, nous présenterons une étude
détaillée de l’impact de la SPL sur les transistors NMOS et PMOS en fonction de leur état (bloqué ou passant)
et leur longueur L. Nous avons ensuite utilisé ces résultats pour calibrer les modèles de la littérature et
P
Chapitre 2
50
même développer des modèles plus précis et adaptés à nos technologies. Enfin, nous terminerons ce
chapitre par la mise en pratique des conclusions de ces différentes études sur le cas d’un inverseur CMOS.
La compréhension et l’explication des phénomènes mis en jeu lors de l’interaction du laser photoélectrique
avec les dispositifs élémentaires n’est pas immédiate et est loin d’être simple, nous avons donc pris soin
dans ce chapitre de bien détailler les différentes études et nous nous sommes souciés d’avoir les explications
les plus claires possible. C’est pourquoi ce chapitre sera le plus conséquent de ce manuscrit de thèse.
II. La jonction PN
Dans ce paragraphe, l’effet de la SPL sur une jonction PN (diodes N+/Pwell et P+/Nwell) est
caractérisé, bien que ce travail ait déjà été effectué [BEAUCHENE'04, WIRTH'64]. Notre objectif est en fait
double. Premièrement, cela a permis en début de thèse de se former sur l’équipement, de mettre en
pratique la technique, de vérifier la théorie et ce qui a déjà été fait. Deuxièmement, cette étude sert de base
aux simulations TCAD qui vont avoir un rôle très important pour les études suivantes où elles vont permettre
de confirmer ou non certaines hypothèses, et d’expliquer les chemins empruntés par les photocourants
induits. En effet, dans ce paragraphe les caractérisations expérimentales de l’effet de la SPL sur une jonction
PN sont comparées à des simulations TCAD dans le but de valider et calibrer les modèles utilisés sur un cas
déjà étudié et par conséquent dont le résultat est connu. Les mesures sont réalisées sur un système
iPHEMOS d’Hamamatsu (décrit dans le chapitre 3).
II.1 La diode N+/Pwell
La structure étudiée est embarquée dans une structure de test de technologie 90nm et sa surface est
d’environ 200µm² (Figure 2‐1).
Figure 2‐1. Layout de la diode N+/Pwell.
Chapitre 2
51
II.1.a Caractérisation expérimentale
La puissance laser est ajustable entre 0 et 45mW, et le spot laser est positionné au centre de la diode.
La caractéristique courant‐tension (IV) est tracée pour différentes puissances laser (Figure 2‐2) [GLOWACKI'10,
GLOWACKI'07]. Quand la jonction PN est polarisée en inverse en‐dessous de 0,6V, la Zone de Charge d’Espace
(ZCE) atteint sa largeur maximum et le photocourant est quasiment constant en fonction de la tension
appliquée puisque la largeur de la ZCE ne varie pas significativement avec la tension appliquée. Le
photocourant induit est plus important que la fuite en inverse de la diode et dépend de l’intensité laser.
Lorsque la tension appliquée augmente au‐delà de 0,6V, la largeur de la ZCE commence à diminuer donc la
quantité de photocourant induite décroît également. Quand la tension atteint la tension de seuil de la diode
(croix noire sur la Figure 2‐2), la largeur de la ZCE décroît, le photocourant induit est donc réduit et devient
négligeable par rapport au courant direct de la diode. De plus, les résistances jusqu’ici négligeables des
régions de type N et P commencent à jouer un rôle significatif en mode direct et sont réduites sous
illumination, ce qui mène à une diminution du courant avec l’intensité laser.
Figure 2‐2. Caractéristique IV mesurée d’une diode N+/Pwell en fonction de la puissance laser.
II.1.b Simulations TCAD
L’objectif de cette simulation est de reproduire le photocourant induit dans la ZCE de la structure.
Dans ce travail, les outils de simulation Synopsys sont utilisés et particulièrement Sentaurus Device Editor
(SDE) pour le maillage et SDevice pour la simulation de la structure. La structure a été générée avec l’outil
Sentaurus Process en reproduisant toutes les étapes de fabrication utilisées pour fabriquer le dispositif. La
structure simulée est une jonction drain/substrat (ou de façon équivalente source/substrat) obtenue en
ôtant la grille et en coupant en deux un transistor NMOS (Figure 2‐3). Les avantages à procéder de cette
façon sont qu’une seule structure est générée (pour simuler un transistor et une diode) et des informations à
propos des phénomènes ayant lieu dans les diodes d’un transistor sont obtenues. Les caractéristiques IV
sont simulées en fonction de la puissance du laser 1064nm (de 1W.cm‐² à 30W.cm‐²) considéré en simulation
comme une onde plane (Figure 2‐4).
‐1,0E‐04
‐5,0E‐05
‐2,0E‐18
5,0E‐05
1,0E‐04
1,5E‐04
2,0E‐04
2,5E‐04
3,0E‐04
‐0,8 ‐0,6 ‐0,4 ‐0,2 0 0,2 0,4 0,6 0,8
Courant (A)
Tension (V)
0%40%60%80%100%
Chapitre 2
52
Figure 2‐3. Structure utilisée pour les simulations TCAD de la diode N+/Pwell.
Figure 2‐4. Caractéristique IV simulée d’une diode N+/Pwell en fonction de la puissance laser.
II.2 La diode P+/Nwell
Le circuit sous test est embarqué dans une structure de test de technologie 90nm et sa surface est
d’environ 200µm² (Figure 2‐5).
Figure 2‐5. Layout de la diode P+/Nwell.
0.43µm
‐1,0E‐06
‐5,0E‐07
‐2,0E‐20
5,0E‐07
1,0E‐06
1,5E‐06
2,0E‐06
2,5E‐06
3,0E‐06
‐0,8 ‐0,4 0 0,4 0,8
Courant (A)
Tension (V)
1W/cm²10W/cm²20W/cm²30W/cm²
Chapitre 2
53
II.2.a Caractérisation expérimentale
Le spot laser est positionné au centre de la diode et la puissance laser est ajustable jusqu’à environ
40mW. La caractéristique IV est tracée pour différentes puissance laser et présentée sur la Figure 2‐6. Les
résultats sont identiques à ceux obtenus pour la diode N+/Pwell. Quand la jonction PN est polarisée en
inverse en‐dessous de 0,6V, le photocourant est quasiment constant indépendamment de la tension
appliquée puisque la largeur de la ZCE ne varie pas significativement avec la tension appliquée. Le
photocourant induit est plus important que la fuite en inverse de la diode et dépend de l’intensité laser.
Ensuite, lorsque la tension appliquée augmente au‐delà de 0,6V, la largeur de la ZCE commence à diminuer
et la quantité de photocourant induite est également réduite. Quand la tension appliquée atteint la tension
de seuil de la diode (croix noire sur la Figure 2‐6), la largeur de la ZCE décroît, le photocourant induit est
donc réduit et devient négligeable par rapport au courant direct de la diode. De plus, les résistances jusqu’ici
négligeables des régions de type N et P commencent à jouer un rôle significatif en mode direct et sont
réduites sous illumination, ce qui mène à une diminution du courant avec l’intensité laser.
Figure 2‐6. Caractéristique IV mesurée d’une diode P+/Nwell en fonction de la puissance laser.
II.2.b Simulations TCAD
L’objectif de ces simulations est de reproduire le photocourant induit dans la ZCE du dispositif. Dans ce
travail, les outils de simulation utilisés sont les mêmes que pour la diode N+/Pwell. Le dispositif simulé est
une jonction drain/substrat (ou de façon équivalente source/substrat) obtenue en ôtant la grille et en
coupant en deux un transistor PMOS (Figure 2‐7). Ainsi, une seule structure est générée et des informations
à propos des phénomènes ayant lieu dans les jonctions du transistor sont obtenues.
‐2,0E‐04
‐1,0E‐04
0,0E+00
1,0E‐04
2,0E‐04
3,0E‐04
4,0E‐04
5,0E‐04
‐0,8 ‐0,4 0 0,4 0,8
Courant (A)
Tension (V)
0%
40%
60%
80%
100%
Chapitre 2
54
Figure 2‐7. Structure utilisée pour les simulations TCAD de la diode P+/Nwell.
Les caractéristiques IV de la diode sont simulées en fonction de l’intensité laser (de 100W.cm‐2 à 500W.cm‐2)
du simulateur d’onde plane 1064nm (Figure 2‐8). Les résultats sont corrélés aux mesures. Il est important de
préciser que les niveaux de courant ne sont pas identiques aux mesures parce que le simulateur TCAD n’est
pas calibré pour corréler aux résultats sur silicium, il est uniquement utilisé pour avoir des tendances.
Figure 2‐8. Caractéristique IV simulée d’une diode P+/Nwell en fonction de la puissance laser.
NwellNwell
P-sub P-sub
‐1E‐08
‐5E‐09
1E‐22
5E‐09
1E‐08
1,5E‐08
2E‐08
2,5E‐08
3E‐08
3,5E‐08
4E‐08
‐0,6 ‐0,4 ‐0,2 ‐1E‐15 0,2 0,4 0,6
Courant (A)
Tension (V)
100 W.cm²
300 W.cm²
500 W.cm²
Chapitre 2
55
II.3 Corrélations et conclusion
Les mêmes tendances sont obtenues en les mesures et en simulations TCAD : en polarisation inverse
une diode stimulée par un laser photoélectrique (1064nm) peut être modélisée par une source de courant,
et la quantité de photocourant ne dépend pas significativement de la tension inverse appliquée (ceci est
valable pour cette technologie). Il est important de préciser que les niveaux de courant ne sont pas
identiques parce que le simulateur TCAD n’est pas calibré pour corréler aux résultats silicium, il est
uniquement utilisé pour avoir des tendances.
Bien que les diodes utilisées pour les mesures et les simulations soient différentes en termes de géométrie,
l’objectif de cette étude n’est pas d’avoir une comparaison quantitative (amplitudes des courants) mais
plutôt une comparaison qualitative (tendances des courants) entre les mesures expérimentales et les
simulations. L’objectif de cette étude est de valider les modèles de simulation sur un dispositif simple et
déjà étudié afin de simuler après cela l’effet de la SPL sur un composant plus complexe, comme un transistor
NMOS, avec confiance.
III. Le transistor NMOS
Dans ce paragraphe, l’effet induit par un laser statique de longueur d’onde 1064nm sur un transistor
NMOS de technologie 90nm est caractérisé et analysé. Nous présentons une comparaison entre les
photocourants induits dans un transistor à canal court ou long, ou bien en fonction de son état (bloqué ou
passant). Les mesures expérimentales sont corrélées à des analyses Finite Elements Modeling Technology
computer Aided Design (TCAD), ce qui donne un aperçu physique de la génération et du déplacement des
porteurs dans les dispositifs.
Des mesures électriques associées à des simulations TCAD sont les outils nécessaires pour comprendre et
caractériser l’impact de la SPL. En effet, la TCAD modélise le flot complexe des étapes de fabrication du
semiconducteur fournissant ainsi des informations détaillées sur les formes géométriques et les distributions
des profils de dopage des dispositifs concernés (comme un transistor). Ces informations sont également
utilisées pour prédire les caractéristiques des dispositifs, menant ainsi à des modèles de simulation d’un
circuit dans n’importe quel simulateur comme PSPICE [MINIXHOFER'06]. La simulation en 3 dimensions (3D)
requiert de nombreux calculs et des temps de simulation importants, par conséquent, uniquement des
simulations TCAD en 2D ont été réalisées. Nous supposons que la 3ème dimension de l’espace n’affecte pas
significativement le comportement des mécanismes fondamentaux impliqués dans les résultats suivants,
puisque la 3ème dimension du dispositif (largeur W du transistor) est choisie suffisamment longue de manière
à négliger les effets de bord (W = 10µm). De plus, les comparaisons entre mesures et simulations seront
plutôt qualitatives que quantitatives parce que la simulation TCAD est utilisée en tant qu’outils d’analyse des
lois physiques dans les structures, et doit être précisément calibrée avant une quelconque analyse
quantitative.
Chapitre 2
56
Dans une première partie, l’influence de la position du spot laser est étudiée puisque le centrer au milieu
d’une dimension de 100nm peut s’avérer critique. Ensuite, une analyse détaillée de l’impact de la SPL sur un
transistor NMOS est présentée. Enfin, des investigations TCAD sont proposées pour répondre aux nouvelles
questions soulevées par les résultats précédents.
III.1 Sensibilité des mesures à la position du laser
Pour chaque mesure, le laser est positionné manuellement au centre de la structure par l’utilisateur.
La croix jaune sur la Figure 2‐9 représente le centre du spot laser (son diamètre théorique est 1,7µm). Ce
dernier peut être assez facilement positionné au centre du transistor dans le cas d’un canal long (5µm à
plus), alors que pour des longueurs plus petites il devient difficile de distinguer le canal sur l’image laser, et
par conséquent, de correctement positionner le spot du laser en son centre.
Figure 2‐9. Image laser de transistors de largeur W = 10µm en fonction de leur longueur : L = 10µm (gauche) et L = 0,1µm (droite).
L’influence de la position du spot laser est étudiée parce qu’il a été observé que cela peut modifier les
amplitudes des courants mesurés [SANCHEZ'05a]. Un transistor NMOS de dimension 10µm x 5µm a été
caractérisé avec le spot laser en son centre (Figure 2‐10 haut) et près du drain (Figure 2‐10 bas). Lorsque le
laser est centré au milieu du canal, les contributions source et drain sont identiques, alors que lorsque le
laser est proche du drain, le courant de drain devient plus important que celui de source. Néanmoins, les
mesures vérifient toujours la loi de conservation des courants :
Équation 2‐1
Lors de nos mesures, le spot laser est toujours positionné entre le drain et la source mais dans le cas d’un
transistor à canal court il se peut qu’il ne soit pas réellement au milieu mais plus près du drain ou de la
source. Cependant, les résultats présentés ci‐dessous montrent que cela ne modifie pas le photocourant
total généré puisque la conservation des courants est maintenue.
Chapitre 2
57
Dans une moindre mesure, le fait que les diodes source et drain soient polarisées à des tensions différentes
induit également un léger décalage dans les courbes, ce qui est accentué à un troisième ordre par le fait que
les diodes ne sont jamais rigoureusement identiques d’un point de vue fabrication.
Figure 2‐10. Courants dans un transistor à canal moyen (10µm x 5µm) en fonction de la puissance laser lorsque le spot laser est au centre du canal (haut) ou près du drain (bas).
L’effet de la SPL impulsionnelle sur un transistor NMOS a déjà été étudié [POUGET'00b, DOUIN'06]. Cependant,
nous souhaitons comprendre l’effet de la SPL statique (1064nm) ce qui nous aidera à interpréter les
cartographies OBIC ou LIVA obtenues dans le cadre des analyses de défaillance.
‐4,0E‐05
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
0,0E+00
1,0E‐05
2,0E‐05
3,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
SubstratSourceGrilleDrainSomme
‐4,0E‐05
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
‐5,0E‐19
1,0E‐05
2,0E‐05
3,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
SubstratSourceGrilleDrainSomme
Chapitre 2
58
III.2 Présentation des résultats
Les dispositifs étudiés dans ce paragraphe sont embarqués dans des structures de test de technologie
90nm, et la puissance laser est ajustable entre 0 et 40mW. Pour chaque étude, le spot laser est positionné au
centre du transistor, et les courants de grille, drain, source et substrat sont mesurés en fonction de la
puissance laser [BRAHMA'08].
III.2.a Mode bloqué
Canal long
Un transistor NMOS de dimension 10µm x 10µm est polarisé comme suit : grille, source et substrat
sont à la masse, la tension de drain est 1,2V. L’allure des courants à ces électrodes en fonction de la
puissance laser est présentée sur la Figure 2‐11. Le courant de grille est toujours nul et la loi de conservation
des courants est respectée puisque la somme de tous les courants (drain, source et substrat) peu importe la
puissance laser est toujours nulle. Les amplitudes des photocourants collectés sur la source et le drain sont
identiques.
Figure 2‐11. Courants du transistor à canal long en fonction de la puissance laser (état bloqué).
Canal court
Un transistor NMOS de dimension 10µm x 0,1µm est étudié. L’allure des courants à ces électrodes en
fonction de la puissance laser est présentée sur la Figure 2‐12, et la conclusion est la même que dans le cas
d’un transistor à canal long. Cependant, dans ce cas la quantité de photocourant induite est deux fois
moindre que dans le cas du transistor à canal long : par exemple, à puissance laser maximum, dans le cas du
‐6,0E‐05
‐5,0E‐05
‐4,0E‐05
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
‐8,0E‐19
1,0E‐05
2,0E‐05
3,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Substrat
Source
Grille
Drain
Somme
Chapitre 2
59
canal court IDrain = 12,3µA alors que dans le cas du canal long IDrain = 26,5µA (ce point sera expliqué par la
suite).
Figure 2‐12. Courants du transistor à canal court en fonction de la puissance laser (état bloqué).
III.2.b Mode passant
Canal long
Un transistor NMOS de dimension 10µm x 10µm est polarisé comme suit : source et substrat sont à la
masse, les tensions de grille et de drain sont de 1,2V. L’allure des courants à ces électrodes en fonction de la
puissance laser est présentée sur la Figure 2‐13 et la conclusion est la même qu’en mode bloqué. Cependant,
dans ce cas l’effet de la SPL devient significatif (c’est à dire que l’on observe une variation de 5% par rapport
à la valeur initiale) seulement lorsque la puissance laser est supérieure à 50% (≈16mW), parce que les
courants du transistor sont plus importants que les photocourants sous ce seuil. De plus, la même quantité
de photocourant est induite que le transistor à canal long soit passant (dans ce cas la valeur initiale sans
stimulation laser est soustraite à la valeur totale mesurée) ou bloqué (Figure 2‐14): environ 25µA dans les
jonctions source ou drain et 50µA dans la jonction substrat à puissance laser maximum.
‐2,5E‐05
‐2,0E‐05
‐1,5E‐05
‐1,0E‐05
‐5,0E‐06
0,0E+00
5,0E‐06
1,0E‐05
1,5E‐05
0% 20% 40% 60% 80% 100%
Courant(A)
Puissance laser (%)
SubstratSourceGrilleDrainSomme
Chapitre 2
60
Figure 2‐13. Courants du transistor à canal long en fonction de la puissance laser (état passant).
Figure 2‐14. Photocourants induits dans le transistor à canal long en fonction de la puissance laser à l’état bloqué et passant.
Canal court
Un transistor NMOS de dimension 10µm x 0,1µm est étudié. L’allure des courants à ces électrodes en
fonction de la puissance laser est présentée sur la
‐2,0E‐04
‐1,5E‐04
‐1,0E‐04
‐5,0E‐05
0,0E+00
5,0E‐05
1,0E‐04
1,5E‐04
2,0E‐04
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Substrat
Source
Grille
Drain
Somme
‐6,0E‐05
‐5,0E‐05
‐4,0E‐05
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
1,0E‐20
1,0E‐05
2,0E‐05
3,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Substrat (bloqué)
Substrat (passant)
Source (bloqué)
Source (passant)
Drain (bloqué)
Drain (passant)
∑ (bloqué)
∑ (passant)
Chapitre 2
61
Figure 2‐15. Contrairement au transistor à canal long, l’effet de la stimulation laser n’est pas visible
même à puissance laser maximum. En effet, les amplitudes des courants mesurés quand ce transistor à canal
court est en mode passant sont très importantes (environ 5mA pour la source et le drain) par rapport à la
quantité de photocourant générée (environ 25µA), donc l’effet de la SPL n’est pas significatif sur la
fonctionnalité d’un transistor à canal court. Le courant de drain (à tension de grille fixe) varie
proportionnellement à 1/L, pour cette raison l’effet de la SPL peut être observé sur un transistor à canal long
mais pas sur un transistor à canal court.
Figure 2‐15. Courants du transistor à canal court en fonction de la puissance laser (état passant).
En conclusion :
- En mode bloqué le photocourant induit dans le transistor à canal long est deux fois plus important
que le photocourant induit dans le transistor à canal court.
- En mode passant l’effet de la SPL n’est pas visible sur le transistor à canal court, même à puissance
laser maximum.
L’effet de la SPL statique dépend donc de la longueur L du transistor, c’est pourquoi une étude détaillée de la
quantité de photocourant induite en fonction de ce paramètre est proposée dans le paragraphe suivant.
III.3 Etude en fonction de la longueur L du transistor
D’après le paragraphe précédent il apparaît qu’en mode bloqué la quantité de photocourant induite
dans le cas d’un transistor à canal court est deux fois petite que dans le cas d’un transistor à canal long. C’est
pourquoi nous étudions dans ce paragraphe les courants induits en fonction de la longueur L du transistor
(0,09µm, 0,1µm, 0,12µm, 0,24µm, 0,5µm, 1,2µm, 5µm, 10µm et W = 10 µm dans tous les cas). Les résultats
‐6,0E‐03
‐4,0E‐03
‐2,0E‐03
0,0E+00
2,0E‐03
4,0E‐03
6,0E‐03
8,0E‐03
0% 20% 40% 60% 80% 100%
Courant(A)
Puissance laser (%)
Substrat
Source
Grille
Drain
Somme
Chapitre 2
62
sont présentés sur la Figure 2‐16 et montrent que les photocourants induits dans chaque électrode (drain,
source et substrat) augmentent avec la longueur L du transistor.
Figure 2‐16. Photocourant induit en fonction de la longueur L du transistor à puissance laser maximum (haut) et zoom pour les faibles longueurs de grille (bas).
La même expérience est simulée avec l’outil TCAD, les résultats sont présentés sur la Figure 2‐17. Les allures
des courbes présentées dans la Figure 2‐16 et la Figure 2‐17 sont différentes parce que dans le cas de la
simulation le laser est simulé comme une onde plane donc il y a la même intensité laser sur toute la
structure, alors qu’en mesures, l’intensité du laser est de profil gaussien. En‐dessous de L ≈ 3µm (valeur
théorique du diamètre du spot laser) les mesures et les simulations sont dans les mêmes conditions, mais
pour des valeurs plus grandes, en mesure les régions de drain et source sont moins éclairées que le centre
du canal (contrairement aux simulations où l’éclairement est uniforme), donc les niveaux de photocourant
sont plus petits et c’est pour cela que la pente de la courbe est moins forte.
‐6,0E‐05
‐5,0E‐05
‐4,0E‐05
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
1,0E‐20
1,0E‐05
2,0E‐05
3,0E‐05
0 2 4 6 8 10
Courant (A)
Longueur L du transistor (µm)
Substrat
Source
Drain
Somme
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
0,0E+00
1,0E‐05
2,0E‐05
0 0,2 0,4 0,6
Courant (A)
Longueur L du transistor (µm)
Substrat
Source
Drain
Somme
Chapitre 2
63
Figure 2‐17. Simulation du courant de drain en fonction de la longueur de grille du transistor.
En conclusion, que ce soit en simulations ou bien en mesures, dans tous les cas (de L = 0,09µm à 10µm) la
conservation des courants est vérifiée, mais la quantité de photocourant induite est plus petite pour les
petites valeurs de L bien que le transistor soit en mode bloqué (la tension de grille est nulle), et que la
largeur et le volume des jonctions source et drain soient identiques (W = 10µm et la surface des jonctions
source et drain est de 10 x 0,6µm²). Une hypothèse est qu’une partie du photocourant total collecté sur
l’électrode de la source ou du drain soit un photocourant provenant de la zone de déplétion du canal. Pour
vérifier cette hypothèse deux transistors NMOS identiques et différentiés uniquement par leur longueur de
grille (L = 0,1µm et 10µm) sont investigués en régime d’accumulation de la capacité MOS : la source et le
substrat sont à la masse, le potentiel de drain est 1,2V et la tension de grille est ‐1,2V (tension maximum
autorisée pour cette technologie). Ceci assure le fait que le transistor soit en régime d’accumulation et par
conséquent il n’y a pas de ZCE dans le canal, donc aucune contribution en courant (s’il y en a une) ne peut
provenir du canal. Le Tableau 2‐1 résume les valeurs mesurées et simulées (grâce à l’outil TCAD) des
courants de source, drain et substrat dans le cas du canal court et long pour Vgrille= 0V et ‐1,2V en fonction de
la longueur de grille du transistor (rappelons que W = 10µm). Les mêmes tendances sont obtenues que ce
soit en mesures ou en simulations. Il est important de préciser que les niveaux de courant ne sont pas
identiques parce que le simulateur TCAD n’est pas calibré pour corréler aux mesures silicium, il est
seulement utilisé pour étudier des tendances.
10µm x 0,1µm 10µm x 10µm
Drain Source Substrat Drain Source Substrat
Mesures
Vgrille = 0V 12,3µA 11,8µA ‐23,2µA 26,5µA 24µA ‐50,8µA
Vgrille = ‐1,2V 14,5µA 9,2µA ‐26µA 5µA 6,5µA ‐11,5µA
Simulations
Vgrille = 0V 2,37nA 1,78nA ‐3,82nA 41,3nA 36,29nA ‐77,6nA
Vgrille = ‐1,2V 2,43nA 1,78nA ‐4,22nA 7,09nA 6,25nA ‐13,35nA
Tableau 2‐1. Courants mesurés et simulés à puissance laser maximum en fonction de la longueur L du transistor et de la tension de grille.
0,0E+00
5,0E‐09
1,0E‐08
1,5E‐08
2,0E‐08
2,5E‐08
3,0E‐08
3,5E‐08
4,0E‐08
4,5E‐08
0 2 4 6 8 10
Courant (A)
Longueur L du transistor (µm)
Chapitre 2
64
Voici les informations importantes que nous pouvons déduire de ce tableau :
- Transistor à canal court : que la tension de grille soit 0V ou ‐1,2V, les photocourants induits ont les
mêmes amplitudes, ce qui signifie qu’il n’y a pas de contribution du canal. La raison est que bien
que la tension de grille du transistor à canal court soit négative, les ZCE des jonctions de source et
de drain se chevauchent et la région de déplétion du canal n’est pas seulement contrôlée par
l’électrode de grille mais aussi par les électrodes de source et de drain. Une tension de grille
négative n’est pas suffisante pour mettre le canal en régime d’accumulation et ainsi supprimer la
région de déplétion.
- Transistor à canal long : quand la tension de grille est ‐1,2V les photocourants sont presque cinq
fois plus petits que lorsque la grille est à la masse, donc il y a une relation entre la taille de la ZCE du
canal et la quantité de photocourant collectée aux électrodes de source et drain.
- Mesures à Vgrille = ‐1,2V : les photocourants dans le transistor à canal court sont plus importants
que dans le transistor à canal long. Cela peut être expliqué par le fait que dans le cas du canal
court, source, drain et canal sont complètement recouverts pas le spot laser (ce qui correspond au
sommet de la gaussienne du profil de l’énergie laser) alors que dans le cas du canal long seulement
une partie du canal est couverte par le spot laser (donc source et drain sont éclairés par les "pieds"
de la gaussienne).
Toutes ces remarques sont confirmées par des cartographies TCAD simulées. En effet, les densités de
courant des transistors à canal court et long sont cartographiées en mode bloqué et passant, avec et sans
SPL, ces résultats sont présentés sur la Figure 2‐18. Quand le laser est éteint et la tension de grille est nulle,
une petite fuite entre la source et le drain apparaît, correspondant au Ioff du transistor (courant de fuite
lorsque le transistor est bloqué). Pour une même tension de grille si le laser est allumé, des chemins de
courants verticaux apparaissent de la source et du drain vers le substrat et viennent s’ajouter au Ioff. Ceci
confirme le fait qu’à tension de grille nulle il y a deux contributions : une première provenant du canal et une
seconde correspondant aux photocourants induits dans les jonctions source et drain. Enfin, si le transistor
est sous SPL mais que la tension de grille est ‐1,2V, la contribution canal disparaît et il ne reste plus que les
chemins de courants verticaux de la source et du drain vers le substrat, ce qui confirme l’hypothèse formulée
précédemment.
Chapitre 2
65
Figure 2‐18. Densité de courant dans le canal et les régions source et drain du transistor en fonction de la tension de grille et s’il y a SPL ou non pour L = 0,12µm et L = 10µm (haut) et zoom sur le canal (bas).
En conclusion, l’effet de la SPL sur un transistor NMOS dépend de sa longueur L et des tensions qui lui sont
appliquées conditionnant l’existence et la taille de ZCE (dans la source et le drain et éventuellement le canal)
où les photocourants sont générés. Dans la partie suivante, des investigations plus poussées se concentrent
sur la compréhension de l’origine de ces chemins de courant dans la structure.
III.4 Investigations plus poussées grâce à la TCAD
La simulation TCAD donne un aperçu physique des comportements basiques ou plus complexes de
structures élémentaires, ceci sera utilisé dans ce paragraphe pour expliquer l’origine de courants privilégiés
dans un transistor NMOS soumis à la SPL, et pour étudier le déclenchement du transistor bipolaire NPN
parasite présent dans le transistor NMOS.
III.4.a Photocourants induits dans la source et le drain
L’objectif est d’expliquer la distribution des densités de courant dans un transistor NMOS soumis à
SPL. La Figure 2‐19 représente la cartographie du champ électrique dans un transistor NMOS de dimension
VGrille=0V VGrille=0V VGrille=-1.2VLaser OFF Laser ON Laser ON
10x0.12µm²
10x10µm²0.4µm
1.0E+00
1.0E-06
1.0E-01
1.0E-02
1.0E-03
1.0E-04
Total current density[A*cm-2]
VGrille=0V VGrille=0V VGrille=-1.2VLaser OFF Laser ON Laser ON
10x0.12µm²
10x10µm²
Chapitre 2
66
10µm x 0,12µm dont la grille est connectée à la masse et soumis à la SPL. Du fait que le gradient de
concentration de dopage soit plus important dans les parties peu profondes des jonctions de source et drain
sous la grille, le champ électrique dans les jonctions PN est localement plus grand sous la grille (la ZCE, tracée
en lignes blanches sur la Figure 2‐19 droite, est plus petite sous la grille qu’en profondeur), augmentant donc
la barrière de potentiel que les porteurs doivent franchir pour atteindre les électrodes. C’est pourquoi le
photocourant induit dans les jonctions de source et drain circule verticalement vers le substrat et moins de
courant circule à travers les jonctions PN sous le canal (Figure 2‐19 droite). Dans le paragraphe suivant, le
déclenchement du transistor bipolaire parasite présent dans la structure du transistor NMOS est étudié
[BEAUDOIN'02].
Figure 2‐19. Cartographie du champ électrique avec superposition des vecteurs de courant (gauche) et cartographie de la densité de courant (droite) pour une tension de grille nulle.
III.4.b Etude du transistor bipolaire parasite
Un transistor NMOS soumis à l’injection de paires électron‐trou dans le substrat peut déclencher le
transistor bipolaire parasite constitué par la source, le substrat et le drain en augmentant localement le
potentiel du substrat et en activant la diode source‐substrat en direct. Les mesures présentées dans les
paragraphes précédents ne montrent pas un tel déclenchement sinon les amplitudes des courants auraient
été bien plus grandes. Des simulations TCAD ont été effectuées pour vérifier cela. Pour différencier le
courant punch‐through entre le drain et la source (ce phénomène apparaît lorsque la ZCE du côté du drain
en profondeur dans le substrat entre en interaction avec la ZCE du côté de la source) du courant du
transistor bipolaire parasite, la grille (polysilicium et oxyde) est enlevée (Figure 2‐20).
0.2µm 0.4µm
0.2µm
0.1µm
-0.1µm
0
0
Electric Field [V*cm-1]
8.0E+05
6.4E+05
4.8E+05
3.2E+05
1.6E+05
0.2µm 0.4µm
0.2µm
0.1µm
-0.1µm
0
0
Total currentdensity[A*cm-2]
2.3E-01
3.1E-02
4.1E-03
5.5E-04
1.0E-05
7.4E-05
Chapitre 2
67
Figure 2‐20. Structure simulée pour l’étude du déclenchement du transistor bipolaire parasite.
Ce transistor dépourvu de grille est polarisé de la façon suivante : la source est à la masse, la tension du drain
est 1,2V et la tension du substrat varie de 0 à 1,2V. Les courants simulés en fonction de la tension du
substrat (sans stimulation laser) sont présentés sur la Figure 2‐21.
Figure 2‐21. Simulation des courants de drain, source et substrat (sans stimulation laser).
Comme cela est prévisible pour un transistor bipolaire NPN, quand la tension du substrat est supérieure à
0,6V, la diode source‐substrat est polarisée en direct, et les électrons injectés de la source vers le substrat
sont collectés par le drain, jouant le rôle de collecteur (Figure 2‐22).
0.2µm 0.4µm0
Drain (Emetteur)
Source (Collecteur)
Substrat P (Base)
N+N+
0,0E+00
5,0E‐07
1,0E‐06
1,5E‐06
2,0E‐06
2,5E‐06
3,0E‐06
3,5E‐06
0 0,2 0,4 0,6 0,8 1 1,2
Courant (A)
Tension du substrat (V)
Drain
Source
Substrat
Chapitre 2
68
Figure 2‐22. Cartographie simulée de la densité de courant sans stimulation laser pour une tension de
substrat inférieure à 0,6V (gauche) et supérieure à 0,6V (droite).
Ainsi, pour déclencher le transistor bipolaire sans stimulation laser il est nécessaire d’augmenter la tension
du substrat à 0,6V ou plus. Pour remplir cette condition sous SPL, les photocourants induits doivent
augmenter localement le potentiel du substrat (qui est la base du transistor bipolaire) jusqu’à au moins 0,6V.
La cartographie de la densité de courant du transistor sous SPL est présentée sur la Figure 2‐23 (gauche).
Aucun courant entre la source et le drain n’est en fait créé dans la structure simulée, seulement deux
chemins verticaux de la source et du drain vers le substrat, donc le laser ne déclenche pas le transistor
bipolaire parasite. La cartographie de la distribution du potentiel (Figure 2‐23 droite) confirme que le
potentiel local du substrat près de la jonction n’atteint pas 0,6V. En conclusion, la gamme des puissances
laser impliquées dans la SPL statique ne permet pas de déclencher le transistor bipolaire parasite.
Figure 2‐23. Cartographies simulées de la densité de courant (gauche) et du potentiel électrostatique (droite) sous SPL.
III.5 Conclusion
Les effets de la SPL sur un transistor NMOS ont été étudiés. Des comparaisons entre les photocourants
induits dans un transistor à canal court ou long, ou bien en mode, bloqué ou passant sont présentées. Cette
étude donne l’opportunité d’optimiser les méthodologies d’analyse de défaillance. En effet, la SPL statique
0.2µm 0.4µm
0.2µm
0.3µm
0.1µm
0
0
0.4µm
0.1µm 0.3µm
Total currentdensity[A*cm-2]
9.8E-02
6.4E-03
4.2E-04
2.7E-05
1.2E-07
1.8E-06
0.2µm
0.3µm
0.1µm
0.2µm 0.4µm
0
0 0.1µm 0.3µm
Total currentdensity[A*cm-2]
1.9E+03
9.0E+02
4.4E+02
2.1E+02
5.0E+01
1.0E+02
0.2µm
0.2µm 0.4µm
0
0
0.4µm
Total currentdensity[A*cm-2]
2.9E-01
3.5E-03
4.1E-05
4.9E-07
6.9E-11
5.8E-09
0.2µm
0.2µm 0.4µm
0
0
0.4µm
Electrostaticpotential
[V]
1.7E+00
1.3E+00
8.6E-01
4.2E-01
-4.5E-01
-1.5E-020.3µm
0.1µm
Chapitre 2
69
induit des fuites non négligeables dans un transistor (plusieurs micros ampères dans un seul transistor qui
plus est non défaillant) ce qui explique pourquoi les cartographies OBIC sont difficiles à interpréter et
confirme le fait que la technique OBIC ne peut pas être appliquée comme la technique OBIRCh. De plus, la
SPL statique n’apporte pas assez d’énergie pour faire changer d’état un transistor puisque nous sommes
dans un cas de SPL en régime de faible inversion et la densité de porteurs générés n’est pas assez importante
pour induire la dysfonction d’une porte logique saine. Cela confirme à nouveau que la technique OBIC ne
peut pas être appliquée comme la technique OBIRCh et doit plutôt être utilisée dans une approche
dynamique. Ainsi, en présence de défauts ou dans des modes électriques en limites de fonctionnalités, les
variations induites par le laser seront capables de modifier la fonctionnalité du CI, permettant la localisation
des zones sensibles. Il sera par exemple aussi possible de localiser les sources de déclenchement en latchup
[LLIDO'11] ou les avances/retards dans les portes CMOS [T. KIYAN'10]. L’étude de l’effet de la stimulation
photoélectrique avec un laser impulsionnel doit aussi être menée pour explorer l’effet de rangs d’énergie
plus importants [PERDU'05].
IV. Le transistor PMOS
Cette étude est la suite logique de la précédente investigation sur le transistor NMOS [LLIDO'12c,
SARAFIANOS'12b]. Nous étudions ici les effets de la SPL statique sur un transistor PMOS de technologie 90nm,
en fonction de sa longueur L et de son état (bloqué ou passant). L’effet de la SPL impulsionnelle sur un
transistor a déjà été analysé [POUGET'00b, DOUIN'06]. Cependant, nous aspirons à comprendre les effets de la
SPL statique sur un transistor PMOS ce qui peut nous aider à interpréter une cartographie OBIC ou LIVA
obtenue dans le cadre d’une analyse de défaillance.
Cette étude a pour objectif de caractériser et analyser l’effet induit par la SPL sur un transistor PMOS de
technologie 90nm. Des comparaisons entre les courants induits dans un transistor à canal court ou long et à
l’état passant ou bloqué sont faites. Les mesures expérimentales sont corrélées à des simulations TCAD. Ces
simulations physiques donnent un aperçu des phénomènes de génération de porteurs et de transport de
charges dans les dispositifs. Une analyse détaillée de l’impact de la SPL sur un transistor PMOS est présentée
en fonction de la polarisation du substrat.
Les dispositifs testés sont embarqués dans une structure de test de technologie 90nm et la puissance laser
est ajustable jusqu’à environ 40mW. Pour chaque étude, le spot laser est positionné au centre du transistor
et le courant dans chaque électrode est mesuré en fonction de la puissance laser [BRAHMA'08]. Dans le cas
d’un transistor PMOS, deux cas doivent être envisagés : lorsque le substrat P est flottant ou à la masse.
Chapitre 2
70
IV.1 Substrat flottant
IV.1.a Mode bloqué
Canal long
Un transistor PMOS de dimension 10µm x 10µm est polarisé de la façon suivante : grille, source et
caisson Nwell sont polarisés à 1,2V et le drain est à la masse. L’évolution des courants dans ces quatre
électrodes en fonction de la puissance laser est donnée sur la Figure 2‐24. Le courant de grille est toujours
nul et la loi de conversation du courant est respectée puisque la somme de tous les courants est toujours
nulle. De plus, la même quantité de courant est approximativement générée dans les jonctions drain‐
substrat et source‐substrat.
Figure 2‐24. Courants du transistor à canal long en fonction de la puissance laser (état bloqué).
Canal court
Un transistor PMOS de dimension 10µm x 0,09µm est étudié. L’évolution des courants des électrodes
en fonction de la puissance laser est présentée sur la Figure 2‐25. La quantité de photocourant induite est
environ trois fois plus petite que dans le cas du transistor à canal long (par exemple dans le cas du canal
court Idrain = ‐8,1µA et dans le cas du canal long Idrain = ‐27µA). Dans les deux cas (canal long et canal court) la
quantité de photocourant induite dans la source et le drain est identique.
‐4,0E‐05
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
1,0E‐20
1,0E‐05
2,0E‐05
3,0E‐05
4,0E‐05
5,0E‐05
6,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Nwell
Source
Grille
Drain
Somme
Chapitre 2
71
Figure 2‐25. Courants du transistor à canal court en fonction de la puissance laser (état bloqué).
IV.1.b Mode passant
Canal long
Un transistor de dimension 10µm x 10µm est polarisé de la façon suivante : grille et drain sont à la
masse, source et caisson Nwell sont polarisés à 1,2V. L’évolution des courants dans ces électrodes en
fonction de la puissance laser est présentée sur la Figure 2‐26, et la conclusion est la même qu’en mode
bloqué. De plus, |Isource| diminue puisque la mise en conduction du canal conduit à un courant additionnel
qui s’oppose à la circulation du photocourant de la source. D’autre part, |Idrain| augmente parce qu’il vient
s’ajouter à la circulation normale des électrons du canal (due à sa mise en conduction). Finalement, la même
quantité de photocourant est induite dans le transistor à canal long dans les modes passant et bloqué
(Figure 2‐27). : environ 30µA dans les jonctions source‐Nwell et drain‐Nwell, et 65µA dans la jonction
Nwell/substrat P, à puissance laser maximum.
‐1,5E‐05
‐1,0E‐05
‐5,0E‐06
1,0E‐20
5,0E‐06
1,0E‐05
1,5E‐05
2,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Nwell
Source
Grille
Drain
Somme
Chapitre 2
72
Figure 2‐26. Courants du transistor à canal long en fonction de la puissance laser (mode passant).
Figure 2‐27. Photocourants induits dans le transistor à canal long en fonction de la puissance laser à l’état bloqué et passant.
Canal court
Un transistor de dimension 10µm x 0,09µm est étudié. Le courant à ces électrodes en fonction de la
puissance laser est présenté sur la Figure 2‐28. Contrairement au transistor à canal long, l’effet de la
stimulation laser n’est pas visible même à puissance laser maximum. En effet, les amplitudes de courant
mesurées quand ce transistor à canal court est passant sont très importantes (environ 2,7mA pour la source
‐8,0E‐05
‐6,0E‐05
‐4,0E‐05
‐2,0E‐05
0,0E+00
2,0E‐05
4,0E‐05
6,0E‐05
8,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
NwellSourceGrilleDrainSomme
‐5,0E‐05
‐4,0E‐05
‐3,0E‐05
‐2,0E‐05
‐1,0E‐05
3,0E‐20
1,0E‐05
2,0E‐05
3,0E‐05
4,0E‐05
5,0E‐05
6,0E‐05
7,0E‐05
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Nwell (bloqué)
Nwell (passant)
Source (bloqué)
Source (passant)
Drain (bloqué)
Drain (passant)
Somme (bloqué)
Somme (passant)
Chapitre 2
73
et le drain) comparé à la quantité de photocourant générée (environ 20µA), donc l’effet de la SPL est
négligeable. En effet, le courant de drain (à tension de grille fixe) varie proportionnellement à 1/L, c’est
pourquoi l’effet de la SPL peut être observé en mode passant sur un transistor à canal long mais pas sur un
transistor à canal court. Une étude en fonction de la longueur L du transistor est proposée dans la partie
suivante.
Ces résultats sont identiques à ceux obtenus lors de l’étude du transistor NMOS [LLIDO'12c], donc l’effet de la
SPL est le même sur transistor à canal court que ce soit un NMOS ou un PMOS (avec substrat flottant).
Figure 2‐28. Courant du transistor à canal court en fonction de la puissance laser (état passant).
En conclusion :
- en mode bloqué la quantité de photocourant induite est trois fois plus importante quand le
transistor est à canal long plutôt que canal court,
- en mode passant l’effet de la SPL n’est pas visible quand le transistor est à canal court.
L’effet de la SPL statique semble donc dépendre de la longueur L du transistor.
IV.1.c Etude en fonction de la longueur L du transistor
La partie précédente souligne le fait qu’en mode bloqué la quantité de photocourant induite dans le
transistor à canal long est trois fois plus petite que dans le cas du transistor à canal court. Ce point est
investigué dans ce paragraphe à travers l’étude de la variation de la longueur L du transistor. Les valeurs de
courant sont mesurées à puissance laser maximum pour différentes longueurs (0,09µm, 0,1µm, 0,24µm,
0,5µm, 1,2µm, 5µm et 10µm), les résultats sont présentés sur la Figure 2‐29 et montrent que les
photocourants augmentent avec la longueur du transistor. Les mêmes résultats sont obtenus avec l’outil de
simulation TCAD. Dans tous les cas (de L = 0,09µm à 10µm) la conservation en courant est vérifiée, mais la
‐4,0E‐03
‐3,0E‐03
‐2,0E‐03
‐1,0E‐03
0,0E+00
1,0E‐03
2,0E‐03
3,0E‐03
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Nwell
Source
Grille
Drain
Somme
Chapitre 2
74
quantité de photocourant induite est plus petite pour les valeurs de L petites bien que le transistor soit en
mode bloqué (tension de grille nulle), les largeurs sont identiques (W = 10µm), et les volumes des jonctions
source et drain sont identiques. La raison est la même que dans le cas du transistor NMOS [LLIDO'12c] : une
partie du photocourant total collecté sur le contact de source et drain est une contribution qui vient de la
région de déplétion du canal.
En conclusion, l’effet de la SPL sur un transistor PMOS avec son substrat P flottant est similaire à celui
obtenu sur un transistor NMOS : il dépend de la longueur de grille et des tensions appliquées, conditionnant
l’existence et la taille des régions de déplétion dans la source et le drain, et éventuellement dans la région du
canal où des photocourants sont générés [LLIDO'12c]. Cependant, la situation la plus réaliste des technologies
CMOS est lorsque le substrat est polarisé au potentiel de référence (la masse). Dans ce cas, le comportement
sous SPL du transistor PMOS est très différent.
Figure 2‐29. Photocourant induit dans le transistor en fonction de sa longueur à puissance laser maximum (W = 10µm).
IV.2 Substrat connecté à la masse
IV.2.a Mode bloqué
Canal long
La même expérience que dans la partie précédente est réalisée avec cette fois‐ci le substrat P à la
masse. Les résultats sont présentés sur la Figure 2‐30. Le courant de grille est toujours nul et la loi de
conservation des courants est respectée. Quand le substrat P est à la masse, les amplitudes des
‐6,0E‐05
‐4,0E‐05
‐2,0E‐05
0,0E+00
2,0E‐05
4,0E‐05
6,0E‐05
8,0E‐05
0 2 4 6 8 10
Courant (A)
Longueur L du transistor (µm)
NwellSourceGrilleDrainSomme
Chapitre 2
75
photocourants collectés à la source et au drain sont petites comparées au photocourant induit dans la
jonction Nwell‐substrat.
Figure 2‐30. Courants du transistor à canal long en fonction de la puissance laser (état bloqué).
Canal court
La même expérience que dans la partie précédente est réalisée sur un transistor PMOS de dimension
10µm x 1,2µm avec cette fois‐ci son substrat P à la masse. Les résultats sont présentés sur la Figure 2‐31 et la
conclusion est la même que pour le transistor à canal long. De plus, les amplitudes des courants mesurées
sont légèrement plus grandes que dans le cas du canal long (par exemple dans le cas du transistor à canal
court Isource = ‐8,6µA, INwell = 1,6mA et dans le cas du transistor à canal long Isource = ‐9µA, INwell = 1,48mA) et les
amplitudes des photocourants collectés à la source et au drain sont petites comparées au photocourant
induit dans la jonction Nwell‐substrat.
En conclusion, en mode bloqué nous pouvons considérer que la stimulation laser a un effet dominant sur la
jonction Nwell‐substrat.
Figure 2‐31. Courants du transistor à canal court en fonction de la puissance laser (état bloqué).
‐1,5E‐03
‐1,0E‐03
‐5,0E‐04
0,0E+00
5,0E‐04
1,0E‐03
1,5E‐03
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Nwell
Source
Grille
Drain
Substrat P
Somme
‐1,8E‐03
‐1,2E‐03
‐6,0E‐04
1,0E‐18
6,0E‐04
1,2E‐03
1,8E‐03
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
NwellSourceGrilleDrainSubstrat PSomme
Chapitre 2
76
IV.2.b Mode passant
Canal long
La même expérience que dans la partie précédente est réalisée avec cette fois‐ci le substrat P à la
masse. Les résultats sont présentés sur la Figure 2‐32, et les amplitudes des courants de source et drain sont
plus grandes qu’en mode bloqué (puisque le canal est en conduction). Finalement la même quantité de
photocourant est induite que le transistor à canal long soit à l’état passant ou bloqué (Figure 2‐33).
Figure 2‐32. Courants du transistor à canal long en fonction de la puissance laser (état passant).
Figure 2‐33. . Photocourants induits dans le transistor à canal long en fonction de la puissance laser à l’état bloqué et passant.
‐1,5E‐03
‐1,0E‐03
‐5,0E‐04
0,0E+00
5,0E‐04
1,0E‐03
1,5E‐03
0% 20% 40% 60% 80% 100%Courant (A)
Puissance laser (%)
Nwell
Source
GrilleDrain
Substrat P
Somme
‐1,5E‐03
‐1,0E‐03
‐5,0E‐04
0,0E+00
5,0E‐04
1,0E‐03
1,5E‐03
0% 20% 40% 60% 80% 100%
Courant (A)
Puissance laser (%)
Nwell (bloqué)
Nwell (passant)
Source (bloqué)
Source (passant)
Drain (bloqué)
Drain (passant)
Substrat P (bloqué)
substrat P (passant)
Somme (bloqué)
Somme (passant)
Chapitre 2
77
Canal court
La même expérience que dans la partie précédente est réalisée sur un transistor PMOS de dimension
10µm x 1,2µm avec cette fois‐ci son substrat P à la masse. Les résultats sont présentés sur la Figure 2‐34.
Comme dans le cas du transistor à canal long, les amplitudes des courants de source et drain sont plus
importantes qu’à l’état bloqué (puisque le canal est en conduction). De plus, les elles sont légèrement plus
grandes que dans le cas du canal long. Les amplitudes des photocourants collectés à la source et au drain
sont petites comparées au photocourant induit dans la jonction Nwell‐substrat.
Figure 2‐34. Courants du transistor à canal court en fonction de la puissance laser (état passant).
En conclusion, pour les deux états (bloqué et passant) :
- Le photocourant induit dans le transistor à canal long est légèrement inférieur au photocourant
induit dans le transistor à canal court : l’effet de la SPL statique dépend de la longueur L du
transistor. Nous allons donc étudier la variation de ce paramètre.
- Les photocourants induits dans le drain et la source sont beaucoup plus petits que ceux induits
dans le caisson Nwell : le laser a un effet prépondérant sur la jonction Nwell. Nous allons donc par
la suite étudier les jonctions du transistor.
IV.2.c Etude en fonction de la longueur L du transistor
Les photocourants induits dans source, drain, Nwell, et substrat en fonction de la longueur du
transistor lorsque ce dernier est en mode bloqué sont étudiés dans ce paragraphe. Les valeurs de courant
sont mesurées à puissance laser maximum pour différentes longueurs (0,09µm, 1,2µm, 5µm, et 10µm), les
résultats sont présentées sur la Figure 2‐35 et montrent que le photocourant induit dans chaque électrode
augmente légèrement entre 0 et 2µm, et reste constant au‐delà de 2µm. La même expérience est simulée
avec l’outil TCAD, les résultats sont présentés sur la Figure 2‐36. Les tendances des courbes présentées sur la
‐1,8E‐03
‐1,2E‐03
‐6,0E‐04
1,0E‐18
6,0E‐04
1,2E‐03
1,8E‐03
0% 20% 40% 60% 80% 100%Courant (A)
Puissance laser (%)
Nwell
Source
Grille
Drain
substrat P
Somme
Chapitre 2
78
Figure 2‐35 et la Figure 2‐36 sont différentes parce qu’en simulation le laser est considéré comme une onde
plane donc il y a la même densité de puissance sur toute la structure. Alors qu’en mesures, la densité de
puissance laser a le profil d’une gaussienne (voir Figure 2‐37). Cela signifie que dans le cas d’un transistor à
canal très court (L = 0,09µm) la source et le drain sont complètement recouverts et centrés sous le spot
laser, donc ils sont irradiés avec la puissance laser maximum et leurs amplitudes de photocourant sont
maximum. Pour un transistor à canal court (entre 0,1 et 2µm), la source et le drain sont au bord du spot
laser, donc les amplitudes des photocourants de source et de drain sont plus petites pour des longueurs de
grille plus petites. Quand la longueur du transistor est supérieure à 2µm, la source et le drain sont en dehors
du spot laser, donc ils sont irradiés par les pieds de la gaussienne et les niveaux de photocourants sont plus
petits que pour les longueurs plus petites, et restent quasiment constants.
En conclusion, quand le substrat P du transistor PMOS est à la masse, la même quantité de photocourant est
théoriquement induite que le transistor soit à canal long ou court. En pratique, plus de photocourant est
induit dans les transistors qui possèdent une longueur de grille plus petite que le diamètre du spot laser.
Figure 2‐35. Photocourants induits mesurés en fonction de la longueur du transistor à puissance laser maximum (W = 10µm).
‐2,0E‐03
‐1,5E‐03
‐1,0E‐03
‐5,0E‐04
0,0E+00
5,0E‐04
1,0E‐03
1,5E‐03
2,0E‐03
0 2 4 6 8 10Courant (A)
Longueur L du transistor (µm)
Nwell
Source
Grille
Drain
Substrat P
Somme
Chapitre 2
79
Figure 2‐36. Photocourants induits simulés en fonction de la longueur du transistor à puissance laser maximum (W = 10µm).
Figure 2‐37. Taille du spot laser (≈ 2µm) par rapport à la longueur du transistor.
IV.3 Etude des jonctions PN du transistor
Nous avons remarqué suite à l’étude sur le transistor PMOS que les photocourants induits dans la
source et le drain étaient beaucoup plus petits que celui induit dans le caisson Nwell. En effet, lorsque le
substrat P d’un transistor PMOS à canal long est à la masse, l’effet de la SPL est dominant sur la jonction
Nwell‐substrat comparé aux jonctions source‐Nwell et drain‐Nwell. Deux raisons expliquent cette conclusion.
Raison 1
Si ces trois jonctions avaient la même surface, le photocourant généré dans le caisson Nwell serait plus
important que dans la source ou le drain parce que le dopage de la région Nwell est plus faible (Figure 2‐38),
par conséquent la largeur de cette ZCE est plus grande que celle de la source et du drain. Le fait que dans un
transistor PMOS la surface de la jonction Nwell est plus importante accentue d’avantage ce point.
‐8,0E‐07
‐6,0E‐07
‐4,0E‐07
‐2,0E‐07
0,0E+00
2,0E‐07
4,0E‐07
6,0E‐07
8,0E‐07
1,0E‐06
0 2 4 6 8 10
Courant (A)
Longueur L du transistor (µm)
Nwell
Source
Drain
Substrat P
Somme
Chapitre 2
80
Figure 2‐38. Cartographie de la concentration de dopant dans le transistor et ZCE dessinées en lignes blanches (a) et profil de dopage selon la ligne blanche verticale dessinée en pointillés sur la figure a (b).
Raison 2
Finalement, si ces trois jonctions avaient le même dopage, le photocourant induit dans la jonction
Nwell serait plus important que dans les jonctions source et drain puisque le photocourant est proportionnel
à la surface de la jonction (Figure 2‐39).
Figure 2‐39. Surface de la jonction Nwell (vert) par rapport à la surface des jonctions source et drain (rouge), schéma pas à l’échelle.
Pour ces deux raisons, le photocourant induit dans la jonction Nwell est plus important que dans celle de
source ou drain.
Chapitre 2
81
IV.4 Conclusion
Les effets de la SPL sur un transistor PMOS ont été étudiés. La comparaison des photocourants induits
dans le cas d’un transistor à canal court ou long, ou bien à l’état bloqué ou passant est présentée. De plus, si
le substrat P du transistor est flottant, le comportement du transistor PMOS sous SPL est équivalent à celui
du transistor NMOS. La conclusion de cette étude est semblable à celle de l’étude sur le transistor NMOS,
dans le sens où elle confirme de nouveau que la technique OBIC ne peut pas être mise en œuvre comme la
technique OBIRCh et est plutôt adaptée à une approche dynamique.
Basé sur ces deux études (transistor NMOS et transistor PMOS), nous avons développé des modèles ELDO de
transistors soumis à SPL. Leur utilisation sera utile pour prédire les résultats de SPL sur des structures plus
complexes.
V. Calibration et développement de modèles
Nous avons vu que dans le cas de la SPL les perturbations induisent un photocourant résultant de la
génération de porteurs libres dans le silicium et de leur séparation sous l’action d’un champ électrique
interne au circuit intégré. Les champs électriques peuvent être dus aux polarisations externes et/ou sont
présents dans les jonctions PN (ZCE). Les éléments métalliques subissent une élévation de température mais
cette dernière influe peu sur les paramètres électriques du CI comparé à la contribution des photocourants.
En effet, la stimulation photoélectrique perturbe essentiellement les éléments actifs : transistors NMOS et
PMOS. Leurs propriétés statiques et les leurs comportements dynamiques vont donc être modifiés sous
stimulation laser, affectant la fonctionnalité globale du circuit sous test.
Grâce aux études présentées dans ce chapitre nous avons dans un premier temps calibré des modèles de la
littérature. Ces modèles étant universels au détriment de leur précision, nous avons ensuite développés des
modèles plus précis adaptés à nos technologies.
V.1 Calibration de modèles universels déjà existants
V.1.a Le transistor NMOS
Dans le cas d’un transistor NMOS implanté sur un substrat en silicium de type P, il y a deux ZCE : au
niveau de la source et du drain (Figure 2‐40). Quand on le stimule avec un laser photoélectrique en régime
de faible injection il y a une génération de porteurs libres dans le substrat en silicium. Les ZCE de source et
de drain vont alors séparer et collecter une partie de ces porteurs libres en induisant des photocourants
dans la structure. L’intensité et la répartition de ces photocourants dépendent de la polarisation du
transistor et de ses caractéristiques (matériaux, dopage, forme géométrique, etc.). Lorsque le transistor
passe de l’état bloqué à l’état passant, la tension de drain augmente donc le volume de cette ZCE augmente
aussi puisque cette jonction est polarisée en inverse. La tension de grille augmente également, elle modifie
les propriétés électriques du canal et dans une moindre mesure le volume de la ZCE de la source et du drain.
Chapitre 2
82
Par contre, les tensions de source et de substrat ne varient pas et le volume de la ZCE de la jonction de
source reste constant.
Figure 2‐40. Vue en coupe d’un transistor NMOS sous SPL en régime d’accumulation ou de déplétion [SANCHEZ'07].
Les électrons et les trous générés à proximité des jonctions de drain et de source sont séparés et collectés
par les volumes des ZCE respectives. Les trous sont injectés dans le substrat puis collectés par le contact de
substrat. On observe donc une variation positive des courants électriques de drain et de source et une
variation négative du courant de substrat.
L’augmentation de la tension de grille à l’état passant active la conduction des porteurs minoritaires dans le
canal du transistor (couche d’inversion, voir Figure 2‐41) et permet la circulation des électrons de la source
vers le drain. Les trous sont toujours repoussés en profondeur dans le substrat en silicium. Il y a donc un
courant additionnel dans le drain de même sens que le courant normal. Dans la source on observe un
courant qui s’oppose au flux normal des électrons. Le courant du substrat est toujours négatif alors qu’il est
inexistant en temps normal dans ce modèle simplifié.
Figure 2‐41. Vue en coupe d’un transistor NMOS à enrichissement en régime d’inversion [SANCHEZ'07].
Enfin, l’augmentation de la tension de drain va en plus de modifier le flux d’électrons entre la source et le
drain, augmenter le volume de la ZCE du drain et donc accroître son pouvoir de séparation des porteurs
libres. Le courant additionnel de drain subit donc une augmentation et par opposition celui de substrat
décroît alors que celui de source reste stable.
Le comportement électrique d’un transistor NMOS sous SPL dépend fortement de la technologie employée,
de la position du spot laser, de l’environnement du transistor, etc. Il est donc difficile de proposer un modèle
Chapitre 2
83
applicable dans toutes les situations [POUGET'00b]. Plus le modèle est précis, plus il va être valable
uniquement pour une configuration et une technologie définie. Le modèle utilisé ici (Figure 2‐42) proposé
par K. Sanchez [SANCHEZ'05a] est universel au détriment de sa précision.
Figure 2‐42. Modèle de premier niveau d’un transistor NMOS sous SPL [SANCHEZ'07].
Les mesures présentées précédemment nous permettent de le calibrer : les sources de courant ont la valeur
de 8,5µA (Figure 2‐43).
Figure 2‐43. Modèle de premier niveau d’un transistor NMOS sous SPL calibré à partir de nos mesures.
Les simulations pour un transistor NMOS donnent des valeurs de courant relativement proches de ce qui est
obtenu en mesures, que le transistor soit bloqué (Figure 2‐44 haut) ou passant (Figure 2‐44 bas). Nous
rappelons que le modèle utilisé ici est de premier ordre, ce qui explique le fait qu’elles ne soient pas
rigoureusement identiques aux valeurs mesurées (Tableau 2‐2).
Chapitre 2
84
Figure 2‐44. Courants du transistor bloqué (haut) et passant (bas) avec et sans laser.
Néanmoins, les tendances et les amplitudes des courants sont cohérentes, ce modèle calibré peut donc être
utilisé pour étudier de manière assez réaliste le comportement d’une porte ou d’une structure CMOS de
même technologie soumise à SPL.
Chapitre 2
85
Drain Source Substrat
Transistor
bloqué
Mesures 12,3µA 11,8µA ‐23,2µA
Simulations 13,2µA 13,2µA ‐24,1µA
Transistor
passant
Mesures 3,8mA ‐3,8mA ‐29µA
Simulations 3,8mA ‐3,8mA ‐35µA
Tableau 2‐2. Courants du transistor NMOS mesurés et simulés en fonction de l’état du transistor (bloqué ou passant).
V.1.b Le transistor PMOS
Nous sommes dans la configuration d’un transistor PMOS dédié aux technologies CMOS sur un
substrat en silicium de type P. Le transistor NMOS peut être directement implanté sur ce substrat alors que
le transistor PMOS doit être implanté dans un caisson de dopage N (Figure 2‐45) qui est lui‐même sur le
substrat de type P. Il existe donc pour le transistor PMOS un contact supplémentaire par rapport au
transistor NMOS, utilisé pour la polarisation du caisson N.
Figure 2‐45. Vue en coupe d’un inverseur CMOS implanté sur un substrat de type P [SANCHEZ'07].
Dans le cas du transistor PMOS, l’orientation des jonctions source et drain (P+ dans Nwell) est de direction
opposée à celle du transistor NMOS (N+ dans Pwell). La séparation des porteurs libres générés dans le
silicium se fait donc dans un sens opposé puisque les électrons sont injectés dans le caisson de dopage N,
alors que les trous sont collectés par les contacts de source et de drain.
Considérons dans un premier temps le cas où le contact du substrat P est laissé flottant. Quand le transistor
passe de l’état bloqué à l’état passant, sous SPL on observe donc une diminution générale des courants de
source et de drain, et par compensation, une augmentation du courant du substrat (dans ce cas au niveau du
contact de caisson) [SANCHEZ'05a, ROWLETTE'03]. Le photocourant de drain varie avec la tension de drain
puisque cette dernière modifie le volume de la ZCE et donc sa capacité à séparer les porteurs générés. Dans
le cas du transistor PMOS, le comportement est opposé à celui du transistor NMOS, l’augmentation de la
tension de drain diminue l’intensité du photocourant. Il y a également une dépendance du photocourant de
drain en fonction de la tension de grille. Quand elle augmente, elle se rapproche de la tension du substrat. Il
y a alors disparition de la couche d’inversion et donc une fermeture du canal. La collection des porteurs
générés dans le canal n’est donc plus possible et seules les jonctions de source et de drain permettent la
séparation des paires électron‐trou, le courant de drain diminue.
Chapitre 2
86
Cependant, la situation la plus réaliste des technologies CMOS intervient quand le substrat est polarisé à la
masse. Nous avons vu dans le chapitre 2 que dans ce cas le comportement du transistor PMOS est différent.
En effet, dans cette configuration il y a une grande jonction PN, celle du caisson, naturellement polarisée en
inverse. Pour un fonctionnement normal le potentiel du caisson Nwell est plus élevé (VDD) que le potentiel du
substrat (masse). Nous avons donc une très grande ZCE qui entoure totalement le transistor PMOS et qui va
être un centre important de séparation des paires électron‐trou. Sous SPL, un courant important circule
entre la prise du caisson et la prise du substrat, ce courant est bien plus important que les variations
observées dans les contacts de source et de drain. Ce phénomène est observé sur les mesures des courants
présentées précédemment dans ce chapitre.
Les variations induites par la SPL sur les courants de source et de drain sont très faibles comparées aux
variations induites sur le courant électrique circulant entre les prises de caisson et de substrat. Il y a donc
une circulation directe de charges entre la prise d’alimentation positive (prise de polarisation du caisson) et
le contact relié au potentiel de référence (la masse). Cette circulation modifie le potentiel du caisson en
l’abaissant. Ce comportement est pris un compte dans le modèle proposé par K. Sanchez et présenté sur la
Figure 2‐46 [SANCHEZ'07]. Les mesures présentées précédemment nous permettent de le calibrer : la
différence de potentiel a une valeur de 120mV.
Figure 2‐46. Modèle de premier niveau d’un transistor PMOS sous SPL [SANCHEZ'07].
Les simulations pour un transistor PMOS donnent des valeurs de courant relativement proches de ce qui est
obtenu en mesures, que le transistor soit à l’état bloqué (Figure 2‐47 haut) ou à l’état passant (Figure 2‐47
bas). Nous rappelons que le modèle utilisé ici est de premier ordre, ce qui explique le fait que les valeurs
simulées et mesurées ne soient pas rigoureusement identiques (Tableau 2‐3).
Chapitre 2
87
Figure 2‐47. Courants du transistor bloqué (haut) et passant (bas) avec et sans laser.
Les tendances et les amplitudes de courant sont cohérentes, ce modèle calibré peut donc être utilisé pour
étudier de manière assez réaliste le comportement d’une porte ou d’une structure CMOS de même
technologie soumise à SPL.
Chapitre 2
88
Drain Source Substrat
Transistor
bloqué
Mesures ‐1,6µA ‐8,6µA ‐1,57mA
Simulations ‐1,7µA ‐8,8 A ‐1,58mA
Transistor
passant
Mesures ‐282µA 267µA ‐1,52mA
Simulations ‐282µA 270µA ‐1,52mA
Tableau 2‐3. Courants du transistor PMOS mesurés et simulés en fonction de l’état du transistor (bloqué ou passant).
V.2 Développement de modèles adaptés à nos technologies
De façon à obtenir un comportement en simulation le plus fidèle possible à ce qui se passe au niveau
silicium, nous avons développé des modèles adaptés à nos technologies, élaborés et calibrés directement à
partir de nos mesures. Contrairement aux précédents, ils seront donc plus précis mais ne seront valables que
pour une technologie et pour une configuration données.
V.2.a Le transistor NMOS
La première étape consiste à modéliser une simple jonction PN soumise à SPL. A partir de cela, nous
avons ensuite développé le modèle d’un transistor soumis à SPL. Les mesures de la diode N+/Pwell soumise
à SPL ont été présentées précédemment. D’après ces résultats, nous pouvons dans une première
approximation considérer que pour des puissances laser faibles (inférieures à 50mW en sortie de l’objectif)
le photocourant généré en inverse dans la diode est constant et ne dépend pas de la polarisation de la diode
mais seulement de la puissance laser. A partir de ces mesures, nous avons extrait l’équation qui relie la
valeur du courant de la diode en inverse (Ilaser en A) en fonction de la puissance laser ( en W.cm‐2)
[SARAFIANOS'12b] :
5. 10 ² 4. 10 4. 10 Equation 2‐1
Il est ensuite nécessaire d’étudier la valeur du photocourant en fonction de la position du spot laser par
rapport à la diode, puisque la quantité de photocourant générée dans la diode dépend fortement de la
distance entre le spot et la diode. Lorsque le spot est centré sur la diode le photocourant est maximum, plus
le spot va s’éloigner du centre de la diode plus le photocourant va décroître. Pour cette étude, plutôt que de
travailler sur une diode isolée embarquée dans une structure de test, nous avons directement travaillé sur la
diode drain‐substrat d’un transistor (ce dernier étant isolé et embarqué dans une structure de test de
technologie 90nm). Le substrat est polarisé à la masse, le drain à 1,2V et les contacts de source et de grille
sont laissés flottants. Le spot laser est balayé sur la face arrière du transistor en suivant une ligne partant du
centre de la diode jusqu’à une distance de 30µm, à chaque pixel (≈ 0,5 à 1,3µm en fonction de l’objectif
utilisé) le courant est mesuré grâce à une méthodologie développée à base de modules de setup et d’analyse
[LLIDO'12a]. Le profil du courant mesuré a une forme de gaussienne (Figure 2‐48).
Chapitre 2
89
Figure 2‐48. Photocourant induit normalisé en fonction de la distance d du spot laser par rapport au centre de la diode drain‐substrat pour les objectifs 2,5X, 20X et 50X de l’iPHEMOS (haut) et zoom pour une distance
inférieure à 40µm (bas).
A partir de la Figure 2‐48 nous avons extrait l’équation mathématique décrivant le photocourant généré Iph
en fonction de la distance d du spot par rapport au centre de la diode drain‐substrat :
² ²
Equation 2‐2
avec les coefficients a, b, c1 et c2 (Tableau 2‐4) extraits pour chaque objectif à partir des courbes de la Figure
2‐48. Nous avons également tracé sur cette figure les courbes obtenues à partir de l’équation ci‐dessus.
0
0,1
0,2
0,3
0,4
0,5
0,6
0,7
0,8
0,9
1
0 50 100 150 200 250 300
Photocourant norm
alisé
d (µm)
Mesures 2.5XIph 2.5XMesures 20XIph 20XMesures 50XIph 50X
0
0,1
0,2
0,3
0,4
0,5
0,6
0,7
0,8
0,9
1
0 10 20 30 40
Photocourant norm
alisé
d (µm)
Mesures 2.5XIph 2.5XMesures 20XIph 20XMesures 50XIph 50X
Chapitre 2
90
2,5 X 20 X 50 X
a 0,4 0,6 0,7
b 0,6 0,4 0,3
c1 2,5 23,8 1000
c2 55 654 15000
Tableau 2‐4. Coefficients extraits à partir des mesures pour chaque objectif.
Pour simuler une diode N+/Pwell soumise à SPL appartenant à cette technologie, nous avons choisi de
définir un sous‐circuit qui servira ainsi à simuler la génération de photocourant dans les jonctions de source
et de drain. Ce sous‐circuit est constitué d’une source de courant dont la valeur dépend de la surface S (en
µm²) de la diode et des paramètres Ilaser et Iph définis précédemment :
Equation 2‐3
Grâce à cette équation, nous pouvons désormais simuler la quantité de photocourant générée dans une
jonction drain ou source d’un transistor NMOS appartenant à la même technologie, en fonction de la surface
de la diode, la distance du spot par rapport au centre de la diode, l’objectif utilisé et la puissance laser, et la
résistance du substrat.
Pour modéliser un transistor NMOS l’utilisateur doit utiliser ce sous‐circuit dans sa netlist à chaque endroit
où il y a une jonction N+/Pwell, c'est‐à‐dire, à la source ainsi qu’au drain. Il définit ensuite les paramètres
correspondant à son cas d’étude : surface S, puissance laser Plaser et distance du spot d par rapport au centre
de la diode (Figure 2‐49).
Figure 2‐49. Modèle ELDO (basé sur du langage SPICE) d’un transistor NMOS sous SPL [SARAFIANOS'12b].
Les courants simulés en utilisant ce modèle ont été confrontés aux mesures que nous avons présentées
précédemment dans ce chapitre dans des conditions rigoureusement identiques (Figure 2‐50) : transistor
Chapitre 2
91
stimulé de dimension 10µm x 0,1µm, en mode bloqué, objectif 20X, spot centré au milieu du transistor. Une
très bonne corrélation est obtenue ce qui signifie que le modèle reproduit bien la réalité du silicium.
Figure 2‐50. Photocourants mesurés et simulés dans les mêmes conditions pour un transistor NMOS.
V.2.b Le transistor PMOS
La même démarche a été appliquée dans le cas du transistor PMOS : nous avons d’abord modélisé une
diode P+/Nwell (la jonction drain ou source‐caisson Nwell) et ensuite il suffit d’utiliser ce sous‐circuit et celui
correspondant à la diode N+/Pwell (jonction caisson Nwell‐substrat) présenté dans le paragraphe précédent
pour modéliser le transistor PMOS. En effet, ce dernier est composé de trois diodes susceptibles de donner
lieu à un photocourant : deux diodes P+/Nwell (source et drain) et une diode N+/Pwell (caisson Nwell‐
substrat).
D’après les résultats, nous pouvons dans une première approximation, considérer que pour des puissances
laser faibles (inférieures à 50mW en sortie de l’objectif) le photocourant généré en inverse dans la diode est
constant et ne dépend pas de la polarisation de la diode mais seulement de la puissance laser. A partir de ces
mesures, nous avons extrait l’équation qui relie la valeur du courant de la diode en inverse (Ilaser en A) en
fonction de la puissance laser ( en W.cm‐2) [SARAFIANOS'12b] :
323. 10 ² 3335. 10 1624. 10 Equation 2‐4
Comme nous l’avons dit dans le paragraphe précédent, il est ensuite nécessaire d’étudier la valeur du
photocourant en fonction de la position du spot laser par rapport au centre de la diode, puisque la quantité
de photocourant qui y est générée dépend fortement de sa distance par rapport au spot laser. Lorsque le
spot est centré sur la diode le photocourant est maximum, plus le spot va s’éloigner du centre de la diode
plus le photocourant va décroître.
‐25
‐20
‐15
‐10
‐5
0
5
10
15
0 20 40 60 80 100 120
Courant (µA)
Puissance laser (kW.cm‐²)
Susbtrat_mesures
Substrat_simu
Source_mesures
Source_simu
Grille_mesures
Grille_simu
Drain_mesures
Drain_simu
Chapitre 2
92
Pour cette étude, plutôt que de travailler sur une diode isolée embarquée dans une structure de test, nous
avons directement travaillé sur la diode caisson Nwell‐substrat d’un transistor PMOS (isolé et embarqué
dans une structure de test de technologie 90nm). Le substrat est polarisé à la masse, le caisson Nwell à 1,2V
et les contacts de source et de grille sont laissés flottants. Le spot laser est balayé sur la face arrière du
transistor en décrivant une ligne partant du centre de la diode jusqu’à une distance de 300µm, à chaque
pixel (≈ 0,5 à 1,3µm en fonction de l’objectif) le courant est mesuré grâce à une méthodologie développée à
base de modules de setup et d’analyse [LLIDO'12a]. Comme pour la jonction drain‐caisson, le profile du
courant a une forme de gaussienne. A partir de ces mesures nous avons extrait l’équation mathématique
décrivant le photocourant généré Iph en fonction de la distance du spot d par rapport au centre de la diode
drain‐substrat :
² ²
Equation 2‐5
avec les coefficients a, b, c1 et c2 (Tableau 2‐5) extraits pour chaque objectif à partir des courbes
représentant le courant normalisé en fonction de la distance du spot laser par rapport au centre de la diode
P+/Nwell.
2,5 X 20 X 50 X
a 0,5 0,6 0,7
b 0,5 0,4 0,3
c1 2 1000 1500
c2 48 15000 17000
Tableau 2‐5. Coefficients extraits à partir des mesures pour chaque objectif.
Pour simuler une diode P+/Nwell soumise à une SPL appartenant à cette technologie, nous avons choisi de
définir un sous‐circuit qui servira à simuler la génération de photocourant dans les jonctions de source et de
drain. Ce sous‐circuit est constitué d’une source de courant dont la valeur dépend de la surface S (en µm²)
de la diode et des paramètres Ilaser et Iph définis précédemment :
Equation 2‐6
Grâce à cette équation, nous pouvons désormais simuler la quantité de photocourant générée dans une
jonction drain ou source d’un transistor PMOS appartenant à la même technologie, en fonction de la surface
de la diode, la distance du spot par rapport au centre de la diode, l’objectif utilisé et la puissance laser, et la
résistance du substrat.
Pour modéliser un transistor PMOS l’utilisateur doit utiliser ce sous‐circuit dans sa netlist à chaque endroit
où il y a une jonction P+/Nwell, c'est‐à‐dire, au caisson Nwell. Il définit ensuite les paramètres correspondant
à son cas d’étude : puissance laser Plaser et distance du spot d par rapport au centre de la diode (Figure 2‐51).
Chapitre 2
93
Figure 2‐51. Modèle ELDO (basé sur du langage SPICE) d’un transistor PMOS sous SPL [SARAFIANOS'12a].
Les courants simulés en utilisant ce modèle ont été confrontés aux mesures que nous avons présentées
précédemment dans ce chapitre dans des conditions rigoureusement identiques (Figure 2‐52) : transistor
stimulé de dimension 10µm x 0,09µm, en mode bloqué, objectif 20X, spot centré au milieu du transistor. Et
en mode passant : transistor PMOS de dimension 10µm x 1,2µm, objectif 20X, spot centré au milieu du
transistor (Figure 2‐53). Une très bonne corrélation est obtenue ce qui signifie que le modèle reproduit bien
la réalité du silicium.
Figure 2‐52. Photocourants mesurés et simulés dans les mêmes conditions pour un transistor PMOS à l’état bloqué.
‐2
‐1,5
‐1
‐0,5
0
0,5
1
1,5
2
0 100 200 300 400 500Courant (m
A)
Puissance laser (kW.cm‐2)
Substrat_mesuresSubstrat_simuSource_mesureSource_simuDrain_mesureDrain_simuNwell_mesuresNwell_simu
Chapitre 2
94
Figure 2‐53. Photocourants mesurés et simulés dans les mêmes conditions pour un transistor PMOS à l’état passant.
V.3 Conclusion
Il existe dans la littérature des modèles d’un transistor NMOS ou PMOS sous SPL, ils sont universels et
peuvent être rapidement calibrés. L’inconvénient est que, par conséquent, ils perdent en précision. Les
résultats que nous avons obtenus sont tout de même relativement corrects dans le sens où ils sont
relativement proches de ce que nous avons mesuré sur silicium.
Nous avons aussi développé des modèles plus précis mais qui par conséquent ne sont valables que pour une
seule technologie voire même une seule configuration. D’après les corrélations des simulations aux mesures
présentées, nous constatons que ces modèles sont fidèles à la réalité sur silicium. Leur utilisation est
relativement facile puisque de simples sous‐circuits doivent être ajoutés à la netlist. De plus, si les modèles
doivent être calibrés sur une nouvelle/autre technologie, quelques rapides mesures sur deux structures de
test permettent d’extraire les coefficients et de calibrer le modèle, ce qui rend leur utilisation et mise en
œuvre simple et rapide. Il faut souligner que cette calibration est un petit peu plus longue à effectuer que
celle des modèles universels dont nous avons parlé précédemment.
L’utilisation de modèles est utile en analyse de défaillance pour comparer la réponse d’un circuit de
référence (que l’on ne possèderait pas) sous SPL aux mesures obtenues dans le cadre de l’analyse. Ce travail
a été effectué pour les transistors NMOS et PMOS. Nous pourrons également simuler le comportement sous
SPL de portes logiques plus complexes faites à partir de transistors PMOS et NMOS et ainsi prédire ou
interpréter leur réponse à une SPL.
‐2,0E‐03
‐1,5E‐03
‐1,0E‐03
‐5,0E‐04
0,0E+00
5,0E‐04
1,0E‐03
1,5E‐03
2,0E‐03
0 100 200 300 400 500
Courant (A)
Puissance laser (kW.cm‐2)
Nwell_mesures
Substrat_simu
Source_mesures
Source_simu
Drain_mesures
Drain_simu
Substrat_mesures
Substrat_simu
Chapitre 2
95
VI. Inverseur
Nous allons utiliser les modélisations électriques présentées précédemment pour appréhender le
comportement dynamique d’une porte CMOS soumise à une stimulation photoélectrique laser. Les modèles
sont utilisés pour évaluer le type de variations temporelles qu’une stimulation photoélectrique laser peut
induire sur un inverseur (Figure 2‐45). Les effets d’une stimulation tour à tour sur le transistor NMOS puis sur
le transistor PMOS sont modélisés. Différents mesures sont réalisées pour évaluer l’impact de la stimulation
laser.
VI.1 Présentation de la structure utilisée et validation électrique
Une structure de test a été spécialement conçue (Figure 2‐54) pour permettre de mesurer l’impact du
laser sur les temps de propagation dans un inverseur (Figure 2‐55). Pour cela, des buffers ont été placés en
entrée et en sortie de la structure pour palier aux problèmes des importantes capacités rapportées par les
pads. Ensuite, la structure est constituée de deux alimentations séparées, ce qui permet de caractériser
l’influence du laser sur l’alimentation de l’inverseur indépendamment de celle du reste du circuit.
Figure 2‐54. Structure utilisée constituée d’un inverseur.
Figure 2‐55. Principe pour la mesure du temps de propagation à travers l’inverseur.
Tinverseur = Tinverseur total - Tsuiveur
Chapitre 2
96
De plus, les deux transistors sont isolés du reste de la circuiterie (bufferisation, etc.), ils ne sont pas trop
proches l’un de l’autre ce qui rend théoriquement possible d’irradier séparément les transistors NMOS et
PMOS, et leur taille est choisie volontairement de l’ordre de grandeur d’un spot laser (Figure 2‐56).
Figure 2‐56. Layout de l’inverseur.
Dans un premier temps, la fonctionnalité de la structure a été validée en mode inverseur (Figure 2‐57) puis
en mode suiveur (Figure 2‐58).
Chapitre 2
97
Figure 2‐57. Validation électrique de la structure en mode inverseur (Calibration = 1).
Figure 2‐58. Validation électrique de la structure en mode suiveur (Calibration = 0).
La structure de test étant fonctionnelle, nous avons décidé de modéliser cet inverseur lorsqu’il est soumis à
SPL pour ainsi savoir quels résultats nous devrions obtenir par la mesure. Pour cela nous avons utilisé les
modèles universels développés par K. Sanchez [SANCHEZ'07] et calibrés à partir de nos mesures (voir
paragraphe précédent). Nous avons regardé l’influence d’une stimulation laser si le spot laser est placé sur le
transistor PMOS ou sur le transistor NMOS. En effet, nous considérons que même si les deux transistors sont
irradiés par le laser, il y aura toujours un des deux transistors que sera irradié avec une puissance plus
grande que l’autre et dans ce cas en simulation nous faisons comme ci le plus irradié est le seul à l’être.
Plusieurs paramètres ont été étudiés :
- TR : temps de montée
- TF : temps de descente
- Tp‐LH : temps de propagation de l’état bas (Low) à l’état haut (High)
- Tp‐HL : temps de propagation de l’état haut (High) à l’état bas (Low)
Chapitre 2
98
- Tp : temps de propagation à travers l’inverseur seulement
- Vout : tension de sortie
- VOL : niveau haut de la tension
- VOH : niveau bas de la tension
VI.2 Stimulation du transistor PMOS
Dans ce paragraphe nous simulons l’effet de la SPL statique lorsque le spot laser est localisé sur le
transistor PMOS. Le layout correspondant est présenté sur la Figure 2‐59.
Figure 2‐59. Modèle de premier niveau d’un transistor PMOS sous SPL calibré à partir de nos mesures.
Un signal carré de fréquence 1MHz est envoyé en entrée de la structure. Les différents temps de
propagation et la tension de sortie sont simulés avec et sans stimulation laser, les résultats sont présentés
sur la Figure 2‐60. Nous remarquons que les temps de montée et de propagation de l’état haut à l’état bas
diminuent, alors que les temps de descente et de propagation de l’état bas à l’état haut augmentent. Les
variations avec et sans stimulation laser sont de l’ordre de la dizaine, voire centaine, de picosecondes.
Chapitre 2
99
Figure 2‐60. Caractéristiques temporelles du signal de sortie simulées avec et sans stimulation laser du transistor PMOS (attention sur ces chronogrammes, la largeur d’impulsion est légèrement modifiée pour faire
correspondre l’échelle des pentes des TR et TF).
De la même façon nous avons simulé l’impact de la stimulation laser du transistor PMOS sur le temps de
propagation à travers l’inverseur uniquement (Figure 2‐61). Ce dernier a tendance à augmenter et l’ordre de
grandeur est la centaine de picosecondes.
Figure 2‐61. Simulation du temps de propagation à travers l’inverseur uniquement lorsque le transistor PMOS est stimulé.
Enfin, la stimulation laser du transistor PMOS n’a aucun impact sur les niveaux haut et bas de la tension de
sortie (Figure 2‐62).
Chapitre 2
100
Figure 2‐62. Simulation des niveaux haut et bas de la tension en sortie de la structure lorsque le transistor PMOS est stimulé.
VI.3 Stimulation du transistor NMOS
Dans ce paragraphe nous simulons l’effet de la SPL statique lorsque le spot est localisé sur le transistor
NMOS. Un signal carré de fréquence 1MHz est envoyé en entrée de la structure. Les différents temps de
propagation et la tension de sortie sont simulés avec et sans stimulation laser, les résultats sont présentés
sur la Figure 2‐63. Nous remarquons que les temps de montée et de propagation de l’état haut à l’état bas
diminuent, alors que les temps de descente et de propagation de l’état bas à l’état haut augmentent. Les
variations avec et sans stimulation laser sont de l’ordre de la dizaine, voire centaine, de picosecondes.
Figure 2‐63. Caractéristiques temporelles du signal de sortie simulées avec et sans stimulation laser du transistor NMOS (attention sur ces chronogrammes, la largeur d’impulsion est légèrement modifiée pour
faire correspondre l’échelle des pentes des TR et TF).
De la même façon nous avons simulé l’impact de la stimulation laser du transistor NMOS sur le temps de
propagation à travers l’inverseur uniquement (Figure 2‐64). Ce dernier a tendance à augmenter et l’ordre de
grandeur est la centaine de picosecondes.
Chapitre 2
101
Figure 2‐64. Simulation du temps de propagation à travers l’inverseur uniquement lorsque le transistor NMOS est stimulé.
Enfin, la stimulation laser du transistor NMOS n’a aucun impact sur les niveaux haut et bas de la tension de
sortie (Figure 2‐65).
Figure 2‐65. Simulation des niveaux haut et bas de la tension en sortie de la structure lorsque le transistor NMOS est stimulé.
VI.4 Conclusion
Ces simulations nous donnent l’évolution des temps de propagation et de la tension de sortie. Grâce à
elles nous pouvons prévoir les résultats que nous devrions obtenir en mesures sur silicium, mais dans ce cas,
elles nous permettent de nous rendre compte que nous ne disposons pas des outils nécessaires pour
mesurer des échelles de temps si petites (ordre de la picoseconde).
Nous pouvons aussi en déduire que le laser photoélectrique statique a très peu d’effet sur les temps de
propagation à travers l’inverseur, et que pour pouvoir mesurer des temps plus importants il faudrait
certainement mettre en jeu des puissances laser plus élevées.
Dans notre cas, il n’y a donc pas de mesures sur silicium possibles et envisageables, nous avons néanmoins
dressé un cahier des charges des améliorations possibles pour une version future de la structure de test :
Chapitre 2
102
- Inclure un outil de mesure directement sur silicium permettant de mesurer des temps très petits.
- Espacer d’avantage les transistors NMOS et PMOS car nous savons qu’en pratique la zone irradiée
par le laser est bien plus importante que la taille du spot.
- Utiliser des transistors plus gros (10µm x 10µm) pour pouvoir dissocier l’effet du laser lorsqu’il est
sur le drain ou au centre du canal par exemple.
VII. Conclusion
Ce deuxième chapitre permet de comprendre et d’expliquer la répartition des photocourants induits
dans les dispositifs élémentaires. En effet, nous venons de présenter un aperçu des différents photocourants
qui peuvent être induits au niveau des diodes et des transistors MOS sous stimulation photoélectrique laser
statique. Les phénomènes physiques mis en jeu lors de l’interaction du laser avec le silicium sont présentés.
La simulation TCAD nous a permis de confirmer nos hypothèses et de pouvoir faire des cartographies qu’il
n’est pas possible d’obtenir par la mesure, comme par exemple, du champ électrique. Grâce à ces études
nous avons extrait et/ou calibré des modèles électriques qui permettront d’étudier et d’anticiper, par
simulation, l’impact du laser photoélectrique sur des structures complexes. A travers cette étude nous
confirmons ce que nous annoncions en conclusion du chapitre 1, à savoir que la compréhension et
l’explication des phénomènes mis en jeu lors de l’interaction du laser photoélectrique avec les dispositifs
élémentaires ne peut pas être immédiate car elle est loin d’être simple.
Les modèles de simulation TCAD ont été dans un premier temps testés sur des dispositifs basiques tels que
les jonctions PN, parce que leur réponse à une SPL est bien connue. Ceci nous a permis de pouvoir simuler
après cela avec confiance l’effet de la SPL sur un composant comme le transistor MOS. Cependant, avant
d’étudier le comportement des transistors sous SPL, nous avons étudié la réponse des capacités MOS. Nous
nous sommes rendu compte que de nombreuses informations très intéressantes, prometteuses, et surtout
nouvelles peuvent être tirées du comportement des oxydes soumis à la SPL. En effet, cette étude laisse
entrevoir le fait que le laser photoélectrique pourrait être utilisé comme outils de caractérisation des oxydes
voire permette d’étudier leur fiabilité. Ces résultats étant prometteurs et les travaux étant à poursuivre,
nous avons décidé de présenter cette étude dans le dernier chapitre de ce manuscrit, car elle offre des
perspectives nouvelles puisque le laser photoélectrique pourrait ne plus simplement être considéré comme
un outil pour localiser les défauts.
Les effets de la SPL sur un transistor MOS ont été étudiés [LLIDO'12c, LLIDO'12d]. Cette étude donne
l’opportunité d’optimiser les méthodologies d’analyse de défaillance et met en évidence pourquoi les
cartographies OBIC sont difficiles à interpréter, confirmant par la même occasion le fait que la technique
OBIC ne peut pas être appliquée comme la technique OBIRCh et est plutôt adaptée à une approche
dynamique. En présence de défauts ou dans des modes électriques en limites de fonctionnalités, les
variations induites par le laser seront capables de modifier la fonctionnalité du CI, permettant la localisation
de zones sensibles.
Chapitre 2
103
Ce travail sur les transistors a abouti au développement de modèles ELDO, la corrélation des mesures sur
silicium et des simulations montre qu’ils sont fidèles à la réalité. Un des avantages est que leur utilisation est
relativement simple. Ils sont utiles pour l’analyse de défaillance pour comparer la réponse d’un circuit de
référence (par exemple que l’on ne possèderait pas) sous SPL aux mesures obtenues dans le cadre de
l’analyse du circuit sous test. Ce travail a été effectué pour les transistors NMOS [SARAFIANOS'12b] et PMOS
[SARAFIANOS'12a]. Avant que nos modèles soient développés, nous avons utilisé des modèles de la littérature
[SANCHEZ'07] que nous avons calibrés à partir de nos mesures. Ces derniers présentent l’avantage d’être
universels, simple d’utilisation et de donner un très bon aperçu du résultat que l’on devrait obtenir sur
silicium.
A la suite de ces études nous avons tenté de mettre en application les résultats obtenus en travaillant sur un
inverseur embarqué dans une structure de test. Nous souhaitions cette fois‐ci mesurer l’impact de la SPL sur
le temps de propagation des signaux à travers l’inverseur. Les simulations nous ont permis de constater que
les échelles de temps mises en jeu étaient trop petites pour être mesurées avec les équipements dont nous
disposons (ordre de la dizaine de picosecondes). La structure de test n’est en réalité pas bien adaptée à ce
que nous voulons faire et une deuxième version devra être envisagée. Cette étude nous a tout de même
permis de déduire que le laser photoélectrique statique a très peu d’effets sur les temps de propagation des
signaux, et que pour que les échelles mises en jeu soient plus importantes il faut certainement mettre en jeu
des puissances laser plus élevées, comme c’est le cas lors des stimulations impulsionnelle. Un laser
impulsionnel pourrait aussi être utilisé sur le transistor NMOS pour confirmer qu’avec plus de puissance
nous arriverions à déclencher le transistor bipolaire parasite.
En conclusion, la technique OBIC ne peut pas être mise en œuvre aussi facilement que la technique OBIRCh
et est plutôt adaptée à des stimulations dynamiques. Dans le chapitre suivant nous allons présenter les
méthodologies que nous avons développées suite à cette conclusion et qui permettent en particulier de
mettre en œuvre la SPL statique en mode "pseudo‐dynamique". Nous verrons aussi que ce mode proposé
étend le champ d’application des techniques statiques qui, comme nous le verrons dans le chapitre 4,
présentent dans certains cas des limitations.
105
Chapitre 3 : Développements expérimentaux et méthodologies
I. Introduction
es techniques de stimulation laser sont souvent mises en œuvre dans les laboratoires d’analyse de
défaillances pour la localisation de défauts dans les CI, et deux lasers sont généralement utilisés. D’une
part, un laser de longueur d’onde 1340nm est utilisé pour faire de la stimulation laser thermique et chauffer
localement les structures, en particulier les éléments conducteurs. Cette terminologie regroupe différentes
techniques comme l’OBIRCh [NIKAWA'96, BEAUDOIN'02] et le TIVA [FALK'01] que nous avons décrites dans le
chapitre 1. D’autre part, un laser de longueur d’onde 1064nm est utilisé pour faire de la stimulation
photoélectrique laser et induire un photocourant dans les jonctions PN. Cette terminologie regroupe plusieurs
techniques comme l’OBIC [HARAGUCHI'94] et le LIVA [FALK'01] que nous avons également présentées dans le
premier chapitre.
Comme nous l’avons vu dans le chapitre 2, la technique OBIC ne peut pas être mise en œuvre aussi
facilement que la technique OBIRCh et est plutôt adaptée à des stimulations dynamiques. En effet, les
cartographies OBIC obtenues à partir de stimulation statique sont très difficiles à interpréter, dans la mesure
où il a été possible d’en obtenir une convenable. Avec la technique de stimulation photoélectrique laser
statique, les composants élémentaires sont beaucoup stimulés, même s’ils ne sont pas défaillants. On
imagine donc bien que si plusieurs sont assemblés (comme dans un circuit plus complexe qu’une simple
structure élémentaire) nous ne parviendrons pas à trouver une zone sensible. C’est pourquoi dans ce
chapitre nous décrivons un moyen d’améliorer les techniques à base de stimulation laser photoélectrique
statique. Pour cela, plusieurs modules de setup et d’analyse ont été développés. L’utilisation de tels modules
va nous permettre d’adapter les techniques statiques traditionnelles et obtenir plus facilement des résultats
et/ou plus facilement interprétables. Ces modules vont par la même occasion offrir d’autres possibilités. En
effet, grâce à eux il est possible d’adapter les techniques à base de stimulation photoélectrique laser pour
répondre à un besoin spécifique, comme la caractérisation d’un CI. La possibilité d’automatiser les
expériences est aussi offerte. De plus, dans certains cas les techniques à base de stimulation thermique
laser, bien qu’elles soient bien plus simples à mettre en œuvre que les techniques à base de stimulation
photoélectrique laser, ne sont pas suffisantes en elles‐mêmes pour conclure une analyse de défaillance.
L
Chapitre 3
106
C’est pourquoi il est aussi possible, grâce à ces modules, d’enrichir ces techniques pour être capable de
traiter les cas d’analyses atypiques. En fait, l’utilisation de ces modules de setup et d’analyse permet de
repousser les limites de l’équipement iPHEMOS d’Hamamatsu dont nous disposons.
Rapidement assemblés, combinables et facilement adaptables entre eux, les modules de setup et d’analyse
permettent donc de rendre plus facile, voire réalisables, les analyses à base de stimulation photoélectrique
statique, mais nous pouvons aussi bien traiter les cas d’analyse à base de stimulation thermique laser
atypiques. La méthodologie proposée étend les capacités des techniques de stimulation laser au debug
design et au domaine de la caractérisation. C’est donc un moyen d’améliorer les techniques à base de
stimulation laser statique couramment utilisées dans les laboratoires d’analyse de défaillance.
En plus de cela, nous avons développé une méthodologie que nous appelons par abus de langage "shmoo"
dans le sens où elle permet de tracer un tableau dont les abscisses et ordonnées sont respectivement la
puissance laser et un seuil en courant ou tension. Nous pouvons envisager plusieurs applications possibles
comme savoir dans quelles conditions on fait de l’injection de faute plutôt que de la localisation de défaut,
évaluer la sensibilité à la lumière d’une puce, déterminer les conditions optimales pour faire une
cartographie OBIC ou LIVA, ou faire de l’OBIC/LIVA traditionnel en appliquant un seuil.
Dans ce chapitre nous commencerons par présenter la plateforme qui a été utilisée tout au long de ces
travaux de thèse, à savoir l’équipement iPHEMOS d’Hamamatsu. Cette présentation pourrait être très
exhaustive mais nous nous limiterons aux éléments qui seront impliqués dans l’utilisation des modules et du
shmoo. Ensuite, nous présentons les différents modules que nous avons développés dans un environnement
industriel, chacun remplissant une tâche particulière, et permettant la rapide mise en place d’un banc pour
adresser une analyse de défaillance. Trois cas d’étude sont ensuite présentés pour montrer l’efficacité de
cette méthodologie et sa facile implémentation. Enfin, nous présenterons une méthodologie, comme nous
l’avons dit, inspirée du shmoo qui permet d’offrir une palette plus importante de méthodologies pour
orienter une analyse.
II. Présentation de la plateforme utilisée
Le microscope inversé iPHEMOS est un système d’analyse de défaillance du semiconducteur
développé spécifiquement pour les analyses par la face arrière des dispositifs (Figure 3‐1). Les analyses par
émission de lumière, stimulation laser thermique et photoélectrique sont possibles en sélectionnant
simplement le détecteur adéquat. Les analyses dynamiques sont également réalisables en connectant
directement le testeur. En combinant un prober dédié à l’observation face arrière, le système peut effectuer
des mesures aussi bien sur un wafer entier qu’une simple puce en fonction des besoins.
Chapitre 3
107
Figure 3‐1. Système iPHEMOS d’Hamamatsu.
II.1 Description générale du système iPHEMOS Hamamatsu
Le système iPHEMOS du laboratoire RCCAL de STM Rousset est notamment constitué de :
- un microscope optique dual, c'est‐à‐dire, avec une source de lumière blanche et une source de
lumière infrarouge,
- une caméra CCD (Charge Coupled Device ou système à transfert de charge) de type "backside",
- un microscope optique à balayage confocal laser avec deux sources lasers de longueur
d’onde de 1300nm et 1064nm.
L’intégration de ces principaux éléments sur ce système iPHEMOS permet la mise en œuvre de plusieurs
techniques de cartographie comme la microscopie à émission de lumière, la stimulation thermique laser et la
stimulation photoélectrique laser. L’avantage de cet équipement réside dans l’intégration de plusieurs
méthodes de cartographie complémentaires sur une même plateforme. Derrière cette intégration se
trouvent en réalité de nombreux éléments, nous pensons utiles d’en présenter quelques uns pour permettre
une bonne compréhension du fonctionnement du système, des techniques de localisation, et des
méthodologies développées et présentées dans ce chapitre (Figure 3‐2). Nous les avons regroupés sous
forme de quatre grandes catégories liées respectivement à :
- la mécanique et à l’optique,
- l’émission de lumière,
- la stimulation laser (thermique et photoélectrique),
- l’outil informatique et au logiciel.
La première catégorie concerne les blocs les plus volumineux et les plus imposants tels que la plateforme
mécanique et les groupes d’alimentation qui constituent la base de l’équipement, incluant également toute
l’électronique de contrôle et de gestion d’énergie comme la motorisation du microscope optique selon les
trois axes x, y et z permettant de piloter le déplacement du microscope en x, y et z sur l’échantillon, ou les
objectifs optiques NIR (1X, 2,5X, 20X, 50X et 100X ) traités pour la transmission dans le proche infrarouge.
Chapitre 3
108
La seconde catégorie liste l’ensemble des éléments relatifs à la mise en application de la technique à
photoémission de lumière (EMMI), tels que les capteurs photosensibles ou la Caméra CCD qui est composée
d’un capteur silicium (matrice) illuminé par la face arrière et dont la résolution maximale est 1024 x 1024
pixels.
La troisième catégorie regroupe les différents dispositifs tels que les sources lasers de longueur d’onde
1064nm et 1340nm et de puissance respectives 200mW et 400mW, le système d’amplification des variations
du signal électrique permettant la mise en application des techniques de stimulation laser en alimentant le
circuit sous test et en détectant les variations induites par la stimulation laser, l’électronique de contrôle et
de synchronisation du balayage laser, ou le système LSM (Laser Scanning Microscope) permettant de
synchroniser la position du laser avec la mesure de la variation induite.
La dernière catégorie concerne les outils informatiques et logiciels qui assurent le contrôle et le pilotage par
ordinateur des principaux organes du système et en particulier les déplacements du microscope optique, la
sélection de la caméra ou de la source laser, le choix de l’amplificateur, le réglage de la puissance laser et sa
vitesse de balayage. En plus de l’aspect contrôle, cette catégorie inclut une carte d’acquisition dont le travail
consiste à gérer l’acquisition des données, le calcul et le traitement du signal pour fournir un résultat visuel à
l’utilisateur sur l’écran. Il est important de signaler que la combinaison de ces outils avec des capteurs
optiques de hautes performances permet de générer des images réfléchies des échantillons de grande
qualité et des cartographies de localisation d’une grande précision lors des analyses.
L’objet de ce travail de thèse étant le développement de méthodologies dédiées à localisation de défaut à
base de stimulation laser, nous proposons de donner dans le paragraphe suivant de plus amples
informations à propos des éléments permettant la mise en œuvre de la stimulation laser.
Chapitre 3
109
Figure 3‐2. Description schématique de l’équipement iPHEMOS.
II.2 La stimulation laser avec l’iPHEMOS
L’iPHEMOS intègre un microscope confocal à balayage laser, dont le principe de fonctionnement est
exposé dans le chapitre 1. Ce dernier permet l’acquisition d’images hautes résolution des CI par la face
arrière, mais aussi la mise en œuvre des techniques de stimulation laser. Les faibles variations qu’elles
induisent imposent l’utilisation d’un système de détection et d’amplification sensibles.
II.2.a Généralités sur le microscope
Dans le système iPHEMOS, l’échantillon est immobilisé sur le prober de la plateforme et c’est le
microscope qui possède une colonne optique inversée qui se déplace au dessous de sa face arrière,
contrairement à certains systèmes commerciaux où c’est l’échantillon qui bouge. Cela permet d’activer le
défaut par la face avant. Il est important de souligner que les performances de cet équipement sont
également rendues possibles grâce à la mécanique de précision du microscope motorisé, qui autorise des
déplacements micrométriques au‐dessous des échantillons à analyser. En effet, la résolution des
déplacements en x, y et z est de 0,1μm, garantis pour des déplacements maximum de ‐30 à +30mm en x et y,
et de 40 mm en z. Ces performances jouent un rôle essentiel dans la localisation des défauts mais également
au niveau de la "CAD navigation" qui est basée sur l’emploi des coordonnées très précises du layout des
circuits.
Chapitre 3
110
L’efficacité de la caméra CCD et des sources lasers utilisées pour localiser des défauts ne peut être appréciée
que si les objectifs du microscope sont de bonne qualité et adaptés au spectre photonique recherché. Dans
le cas du système iPHEMOS, la colonne optique du microscope et les objectifs sont optimisés pour
transmettre les longueurs d’onde allant du visible jusqu’au proche infrarouge. Les objectifs optiques utilisés
sont à longue distance de travail et à grand champ de vue (Tableau 3‐1). Ces caractéristiques rendent
possible l’observation et l’analyse des circuits intégrés sous micro pointes ou sur une carte d’application sans
aucun dommage.
Objectif Ouverture
numérique NA
Distance de
travail (mm) Champ de vue (mm) Spectre optimal (nm)
2,5X (Mitutoyo) 0,1 30 5,2 x 5,2 800 à 1600
20X (Mitutoyo) 0,4 20 0,65 x 0,65 480 à 1800
50X (Hamamatsu) 0,76 12 0,255 x 0,255 ‐
100X (Mitutoyo) 0,5 12,34 0,13 x 0,13 480 à 1800
Tableau 3‐1. Caractéristiques des objectifs.
II.2.b Le balayage laser
Le microscope confocal à balayage laser de l’iPHEMOS permet d’obtenir des images laser d’une
résolution allant de 512 x 512 à 1024 x 1024 pixels avec différents temps d’intégration possibles. Pour une
résolution de 1024 x 1024 pixels, le faisceau laser balaie le champ de visualisation (1024 lignes et 1024 points
par ligne) en 2, 4, 8, 16 secondes ou une valeur choisie par l’utilisateur supérieure à 72 secondes. Il est
également possible de faire un zoom numérique x2 ou x4 de la zone d’intérêt. Comme nous l’avons vu
précédemment, la cartographie de la stimulation laser est basée sur la synchronisation entre la vitesse de
balayage du faisceau laser et la détection des variations électriques induites. Dans le cas de la stimulation
thermique laser, la vitesse de balayage du faisceau laser a un impact sur les variations de température et la
constante de temps thermique au sein de la circuiterie. Alors que dans le cas de la stimulation
photoélectrique laser, elle influence le taux de génération de charges ainsi que la constante de temps de
relaxation, et donc en définitive le niveau de courant électrique photo‐généré dans les régions actives du
circuit sous test.
La fonction Flexible Scan disponible sur l’équipement permet, comme son nom l’indique, d’avoir un balayage
laser flexible. En effet, il est possible de balayer toute l’image (généralement appelée frame) mais aussi de
balayer uniquement une partie de cette image : une fenêtre ou un bandeau horizontal/vertical (plusieurs
résolutions sont proposées pour ces modes), une simple ligne ou colonne, voire même de placer le laser en
position fixe sur un seul pixel (Figure 3‐3). Ces modes peuvent être utiles et permettent dans certains cas de
gagner du temps, par exemple, si l’on veut scanner uniquement une zone d’intérêt de l’image entière.
Chapitre 3
111
Figure 3‐3. Pattern laser à l’objectif 20X, avec sélection de la zone à balayer par le laser (jaune) : Area (fenêtre carrée) 128x128 pixels (gauche) et SlitH (bandeau horizontal) 512x64 pixels (droite).
Cette fonction offre également la possibilité de modifier l’orientation du balayage. En effet, par défaut le
balayage laser se fait de bas en haut et de droite à gauche (Figure 3‐4). Il est possible de le tourner à 90°,
180° et 270°. Ceci peut être utile, par exemple, lorsqu’il y a des traînées sur les localisations laser (dues à la
latence thermique par exemple), en changeant l’orientation du balayage les traînées vont également tourner
et cela permet en confrontant les différentes orientations, de localiser la réelle zone sensible qui
correspondra au point commun de toutes les images.
Figure 3‐4. Sens du balayage laser par défaut.
Enfin, la puissance laser est variable de 0 à 100%, soit dans le meilleur cas 0 à ≈ 65mW pour le laser 1064nm
et 0 à ≈ 290mW pour le laser 1340nm. La portion réfléchie détectée par la photodiode est ensuite
transformée en niveaux de gris, le niveau moyen étant ajustable à l’aide de la puissance laser. Pour cela, la
carte d’acquisition transforme les variations de courant en un signal numérique sur 16 bits, permettant
Chapitre 3
112
d’obtenir environ 65000 niveaux de gris. Le logiciel d’imagerie règle automatiquement la gamme de niveaux
de gris affichée lors de l’acquisition. Le niveau blanc correspond à une variation de courant positive, tandis
que le niveau noir correspond à une variation de courant négative.
II.2.c L’amplificateur
La photogénération ou l’échauffement provoqué dans un circuit sous test par le balayage du faisceau
laser génère de faibles signaux de stimulation thermique laser ou photoélectrique laser qui nécessitent une
détection et une amplification afin d’être observables. Par ailleurs, le système d’amplification doit être
suffisamment rapide pour mesurer les variations électriques induites par ces stimulations laser et avoir une
bande passante adaptée aux vitesses de balayage citées précédemment.
Pour le système iPHEMOS du laboratoire RCCAL, cette fonction est réalisée par un amplificateur intégré. Cet
élément conçu et fabriqué par la société Hamamatsu est un système dit "dual compact" parce qu’il effectue
simultanément les fonctions de source d’alimentation du circuit sous test et de système d’amplification des
faibles signaux détectés, sur une seule et même voie. Il se présente sous la forme d’un boîtier électronique
alimenté avec une tension de 24V, contrôlé à partir du logiciel de l’iPHEMOS et connecté au bloc LSM pour
remplir la fonction de synchronisation de la détection du signal de la stimulation avec le balayage laser. Il
présente la particularité d’intégrer trois types d’amplificateurs nommés "Voltage", "Voltage2" et "Current"
dont les caractéristiques sont données dans le Tableau 3‐2.
Mode Voltage
(Tension constante)
Mode Current
(Courant constant)
Mode Voltage2
(Tension constante)
Plage de tension 10 mV à 10V 10mV à 10V 10mV à 25V
Courant maximum 100mA 100mA 100µA
Courant minimum
détectable 10nA 10nA 10pA
Tableau 3‐2. Caractéristiques de l’amplificateur de l’iPHEMOS en fonction du monde sélectionné.
Cet amplificateur offre des capacités de détection de faibles variations électriques induites lors de la
stimulation thermique ou photoélectrique laser. La combinaison des sources d’alimentation, des modes
d’amplification et des sources lasers employées, permet de mettre en application les méthodes de
localisation de défaut, comme indiqué dans le Tableau 3‐3.
Laser 1340nm Laser 1064nm
Mode Voltage OBIRCh OBIC
Mode Current TIVA LIVA
Mode Voltage2 SEI ou OBIRCh NB‐OBIC ou OBIC
Tableau 3‐3. Techniques de stimulation laser utilisée en fonction de la longueur d’onde du laser et du mode d’utilisation de l’amplificateur.
Chapitre 3
113
II.2.d La DALS box
Dans certains cas, il devient compliqué et difficile de réaliser une analyse de défaillance parce que
dans des conditions statiques il n’y a, par exemple, pas de différences entre un dispositif de référence et un
non fonctionnel. Il est donc nécessaire d’analyser le circuit dans des conditions dynamiques pour pouvoir
localiser le défaut. Cette méthode d’analyse appelée Stimulation Dynamique Laser (SDL), qui sera présentée
et développée dans le chapitre 4, peut être mise en œuvre sur l’iPHEMOS grâce à sa DALS box (Dynamic
Analysis by Laser Stimulation). C’est un élément qui permet de faire l’interface entre l’iPHEMOS et un
testeur. Il permet aussi de synchroniser le balayage laser avec un pattern de test (synchronisation externe).
Grâce à ce module nous pouvons faire une cartographie du signal pass/fail reçu d’un testeur en fonction de
la position du laser et synchroniser le balayage laser avec un signal externe (horloge, vecteur de test, etc.). La
DALS box possède trois sorties qui permettent de synchroniser le testeur et le balayage laser à chaque pixel,
ligne, ou frame.
A présent que la plateforme iPHEMOS est présentée et que les caractéristiques générales du microscope, du
balayage laser et de l’amplificateur de la DALS box sont présentées, intéressons‐nous à la description des
modules.
III. Description des modules
La stimulation laser est réalisée avec un équipement iPHEMOS Hamamatsu disposant, comme nous
l’avons dit précédemment, de deux lasers de longueur d’onde 1340nm et 1064nm (respectivement de
puissance 400mW et 200mW). Plusieurs modules ont été développés de façon à enrichir et compléter les
techniques à base de stimulation laser photoélectrique, mais ils sont aussi utilisables dans le cas de la
stimulation thermique. Chacun réalise une fonction particulière. Ils sont adaptables et compatibles entre eux
et aux équipements standards d’analyse de défaillance. Selon les besoins, un ou plusieurs modules peuvent
être utilisés en complément de la technique traditionnelle afin de faciliter son interprétation, adresser un
besoin spécifique ou traiter un cas d’analyse atypique, et cela donne aussi la possibilité d’automatiser les
expériences. Chaque module est généralement composé d’un appareil de type alimentation, générateur
basse fréquence (GBF), etc. et d’un programme Labview pour le contrôler et communiquer avec l’iPHEMOS.
Plusieurs modules sont à disposition et sont présentés ci‐dessous.
III.1 Contrôle du balayage laser
Ce module permet de contrôler le balayage laser, donnant ainsi la possibilité de le commencer ou
l’arrêter quand il y a, par exemple, un évènement qui se produit ou une condition particulière qui est
vérifiée. Ceci est faisable grâce à des instructions écrites par l’utilisateur dans un programme Labview
communicant avec l’iPHEMOS. Une autre possibilité offerte est de pouvoir mettre le laser en pause (il va
momentanément rester en position fixe sur un pixel), ou pouvoir le déplacer d’un seul ou d’un nombre
donné de pixels au moment voulu. Pour cela, le programme Labview contrôle un GBF relié à la DALS box de
l’iPHEMOS (Figure 3‐5). Nous rappelons que l’équipement dispose d’une fonction Flexible Scan qui permet
Chapitre 3
114
de pouvoir choisir l’orientation du balayage laser, si l’on veut scanner toute l’image pattern ou bien juste une
partie (fenêtre carrée, bandeau vertical ou horizontal), ou juste un pixel.
Figure 3‐5. Setup électrique du module de contrôle du balayage laser.
III.2 Génération du signal pass/fail
Ce module est utilisé en cas de Stimulation Dynamique Laser (SDL) où il faut détecter un signal
pass/fail en provenance d’un testeur. Il est aussi utile en cas de pseudo‐SDL [LLIDO'11] pour discriminer les
pixels good des fail par rapport à un seuil donné (en courant ou en tension), ce dernier peut être choisi et
modifié pour s’adapter à chaque cas. Cette technique que nous appelons pseudo‐SDL sera décrite dans le
prochain paragraphe. Un programme Labview contrôle un GBF qui notifie chaque pixel apparaissant fail à la
DALS box à laquelle il est relié (Figure 3‐6). Il communique également avec une alimentation quatre
quadrants qui remplie plusieurs fonctions : alimenter le circuit sous test, mesurer sa consommation (en
courant ou en tension), et la comparer au seuil paramétrique défini par l’utilisateur dans le programme
Labview.
Figure 3‐6. Setup électrique du module de génération du signal pass/fail.
Générateur Basse Fréquence
DALS box
Labview iPHEMOSLaser ON/OFF
Laser en pause OUdéplacement d’un nombredonné de pixels
Générateur Basse Fréquence
DALS box
Labview
Alimentation 4 quadrants DUT
Pass/Fail
Alimentation etlimitation en I/V Mesures
Chapitre 3
115
III.3 Contrôle de l’alimentation/mesure de la consommation
Grâce à ce module il est possible d’alimenter (en courant ou en tension) le circuit sous test via une
alimentation quatre quadrants (Figure 3‐7). Il donne aussi la possibilité d’appliquer une limite en courant ou
en tension et d’éviter ainsi que le circuit sous test soit détérioré en cas de surconsommation. Finalement, il
permet de faire des mesures tel un voltmètre ou un ampèremètre, pour mesurer la consommation du circuit
sous test par exemple.
Figure 3‐7. Setup électrique du module de contrôle de l’alimentation et de mesure de la consommation.
III.4 Contrôle de la puissance laser
La puissance laser peut être mise à zéro ou réglée à une valeur donnée grâce à des instructions
écrites par l’utilisateur dans un programme Labview communicant avec l’iPHEMOS (Figure 3‐8). En fonction
de certains évènements la valeur pourra être modifiée automatiquement. Par exemple, la puissance laser
sera mise à zéro en cas de suspicion de déclenchement en latchup de façon à vérifier si c’est bien du latchup
ou simplement une surconsommation due au laser (voir cas d’étude n°1 dans le paragraphe suivant).
Figure 3‐8. Setup électrique du module de contrôle de la puissance laser et d’automatisation des cartographies.
III.5 Automatisation de la cartographie
Ce module rend possible l’automatisation des cartographies. Pour cela, l’utilisateur écrit au préalable
les actions qu’il voudra exécuter pour son analyse de défaillance via des instructions dans un programme
Labview (Figure 3‐8). Il peut ainsi choisir quel laser utiliser (1340nm ou 1064nm), quel objectif (1X, 5X, 20X,
50X ou 100X), combien d’intégrations faire pour réaliser la cartographie, etc. Ensuite, le programme est
lancé et fonctionne tout seul, ce qui permet de mettre à profit le temps où l’équipement n’est pas utilisé
(pendant la nuit et le week‐end par exemple). Ce module est aussi capable d’arrêter la cartographie, la
sauvegarder en choisissant le nom du fichier, etc. Pratiquement toutes les fonctions disponibles en mode
manuel peuvent être intégrées à la séquence automatique.
Labview Alimentation 4 quadrants DUTMesures
Alimentation etlimitation en I/V
Labview i-Phemos
Chapitre 3
116
IV. Etudes de cas
Dans ce paragraphe nous présentons trois cas d’étude illustrant la mise en application des modules
que nous venons de présenter. Le premier, basé sur la SPL, montre comment nous avons adapté cette
technique pour obtenir des résultats. Le deuxième, est quant à lui basé sur la STL et montre comment dans
certains cas où la technique OBIRCh ne permet pas de conclure, nous pouvons l’adapter pour pouvoir
conclure l’analyse. Enfin, le dernier cas d’étude présente un exemple de ce que l’on peut imaginer à partir de
l’utilisation de ces modules, ici ils permettent d’utiliser les lasers (thermique ou photoélectrique) pour
caractériser les composants élémentaires. Cette liste d’application n’est pas exhaustive, de nombreuses
autres méthodologies peuvent être imaginées.
IV.1 Cas d’étude n°1 : phénomène de latchup et transistors parasites
Cette étude résulte de l’utilisation du laser photoélectrique de longueur d’onde 1064nm puisqu’il est
bien adapté pour détecter les sources de déclenchement d’un phénomène appelé latchup (LU) et qui peut
être déclenché par effet photoélectrique. En effet, chaque CI conçu en technologie CMOS présente une
structure parasite généralement équivalente à une paire de transistors bipolaires connectés entre les rails
d’alimentation. Le latchup a lieu lorsqu’ils se mettent à conduire (involontairement), créant ainsi un chemin
de faible résistance entre VDD et la masse. Lors de la conception des circuits, les concepteurs font en sorte
que ce phénomène ne puisse pas se produire, puisqu’il peut entraîner la destruction du circuit. Dans cette
étude nous présentons le principe d’un nouveau flot qui permet en particulier de localiser les zones source
de déclenchement du phénomène de latchup. Ensuite, nous décrivons une nouvelle façon de déclencher du
latchup que nous avons développée pour pouvoir mettre en application ce nouveau flot. Des solutions ont
déjà été examinées [FOUILLAT'95], par exemple, P. Fouillat a proposé d’utiliser un laser de longueur d’onde
514nm pour localiser les zones sensibles au latchup [FOUILLAT'93]. Cependant, cette méthode est
uniquement dédiée à l’analyse par la face avant du circuit et adresse des vieilles technologies (au mieux
0,8µm). De plus, elle n’est pas compatible avec les équipements modernes d’analyse de défaillance.
Dans cette étude une méthode moderne est proposée, adaptée aux technologies récentes et agressives, et
permet de faire rapidement des localisations sur des équipements standards et usuels d’analyse de
défaillance. De plus, cette dernière permet de localiser les zones de déclenchement en latchup qui ne sont
pas accessibles par un stress externe ou qui pourraient être déclenchées dans des conditions de stress
particulières (compatibilité électromagnétique, radiations, etc.). Nous présentons ci‐dessous un cas d’étude
pour montrer l’efficacité de cette méthodologie.
IV.1.a Traiter les problèmes de latchup
Tout au long de ce cas d’étude le terme latchup désignera au sens large le pur latchup, le latchup
dynamique et le phénomène de latchup.
Chapitre 3
117
Flot historique
Le moyen traditionnel de caractériser une sensibilité statique au latchup d’un CI consiste à l’alimenter
et à stimuler chaque broche du produit. Pour provoquer le phénomène, nous apportons une grande quantité
de porteurs qui, s’écoulant à travers le circuit, enclenche le latchup. La Figure 3‐9 illustre une vue en coupe
d’un inverseur CMOS qui contient une structure parasite faite de deux transistors bipolaires appelée
thyristor. La génération de paires électron‐trou dans le substrat rend passant le transistor vertical
[HARAGUCHI'94]. Lorsque l’émetteur de Q1 est en conduction, du courant est injecté dans la base du
transistor latéral. Ceci le rend passant, ce qui polarise en direct la jonction émetteur‐base de Q1, alimentant
ainsi avec plus de courant la base de Q2. Donc ils s’auto‐alimentent avec des courants qui les maintiennent
tous les deux saturés. Cette situation a pour résultat la conduction des deux transistors bipolaires en saturé
et fournit un chemin de courant de faible résistance auto‐entretenu entre les rails d’alimentations ce qui
conduit à une forte augmentation de la consommation et peut entraîner la destruction du circuit. La façon
habituelle de caractériser une sensibilité au latchup dynamique d’un CI consiste à stimuler extérieurement
avec un pistolet électrostatique chaque broche du circuit. En cas de problème de latchup, le flot que nous
avons l’habitude d’appliquer consiste à localiser (par EMMI ou OBIRCh) les zones où le latchup a entraîné
une surconsommation ou un court‐circuit. Après cela, une étude layout conduit généralement à
l’identification de l’élément source du latchup. Que ce soit en statique ou en dynamique, une perturbation a
lieu (sur‐injection de courant ou de tension) et la consommation en courant du circuit sous test est
maintenue très élevée même lorsque la perturbation a stoppé : dans tous les cas nous parlerons de
phénomène de latchup. Ce que nous voulons est, non seulement localiser les zones où une
surconsommation ou un court‐circuit a été entraînée par le latchup, mais aussi localiser les zones où le
phénomène s’est déclenché.
Figure 3‐9. Vue en coupe d’un inverseur CMOS.
Nouveau flot proposé
Nous proposons un nouveau flot (Figure 3‐10) qui permet d’avoir plus d’informations par rapport au
traditionnel. En effet, les concepteurs connaissent facilement la localisation des zones qui surconsomment
après que le phénomène de latchup ait été déclenché en réalisant simplement de l’EMMI, mais en plus de
cela, ils savent dorénavant où sont les zones sources du phénomène de latchup. En fait, au lieu de
Chapitre 3
118
déclencher extérieurement le phénomène en stimulant chaque broche du circuit, nous proposons d’utiliser
le laser 1064nm puisqu’il permet de générer des paires électron‐trou à n’importe quel endroit du circuit. Il
permet ainsi d’obtenir une localisation très précise de l’élément qui a activé le phénomène de latchup
puisqu’un laser confocal est utilisé. Dans notre approche, une cartographie de toutes les zones source de
phénomène de latchup est obtenue. Après cela, il est toujours possible de stimuler avec le laser une de ces
zones pour établir le phénomène et une fois qu’il est amorcé faire de l’EMMI pour localiser les zones où une
surconsommation a été engendrée. Pour traiter les problèmes de latchup, nous avions en fait l’habitude de
travailler sur la conséquence du déclenchement du phénomène, mais grâce à la première étape de notre
nouveau flot, nous pouvons désormais directement connaître la localisation de la source du phénomène.
Figure 3‐10. Nouveau flot proposé.
IV.1.b Cartographie complète de la puce par stimulation laser pseudodynamique
Pour réaliser la première étape de notre nouveau flot présenté sur la Figure 3‐10, c'est‐à‐dire, faire
une cartographie de toute la puce indiquant les zones sources du phénomène de latchup, nous avions besoin
de développer une nouvelle technique que nous appellerons stimulation laser "pseudo‐dynamique" et dont
le principe est résumé sur la Figure 3‐11. Elle est inspirée de la traditionnelle SDL fonctionnelle mais dans ce
cas c’est de la SDL paramétrique et non liée à l’émulation du circuit. Le résultat est une cartographie
pass/fail, plus précisément, une cartographie des zones de déclenchement de latchup ou non.
Le principe est d’alimenter le circuit sous test en prenant au préalable la précaution de mettre une limite en
courant (de cette façon si le phénomène de latchup a lieu le circuit n’est pas détruit), de balayer pixel par
pixel le laser 1064nm sur la face arrière du circuit, et de contrôler la consommation en courant à chaque
pixel. Si la limite en courant est atteinte, cela peut être du soit à une simple surconsommation conséquence
d’un photocourant induit à cet endroit par le laser ou bien le déclenchement d’un phénomène de latchup. En
effet, une surconsommation causée par un photocourant induit (courant normal additionné du
photocourant) et une surconsommation due à un phénomène de latchup peuvent être du même ordre de
grandeur. Donc nous avons besoin de distinguer quelle est la cause de la surconsommation. Pour cela, le
laser est mis en pause (il reste fixe sur le pixel où la surconsommation est apparue), la puissance est mise à
zéro, et ensuite la consommation en courant est mesurée une nouvelle fois. Si sa valeur reste élevée cela
signifie qu’à ce pixel un phénomène de latchup a été déclenché par le laser, donc ce pixel est une source de
Cartographie de toute la puce par Stimulation Laser pseudo-Dynamique
Déclenchement en LU des zones d’intérêt
Cartographie EMMI
Localisation des zones sources de LU
Localisation des zones où le LU a entraîné une surconsommation
Chapitre 3
119
déclenchement en latchup. Par conséquent, nous considérons ce pixel comme étant fail (génération d’un
signal fail) et il est nécessaire de couper l’alimentation du circuit sous test pour arrêter le phénomène. Le
laser est ensuite décalé au pixel suivant avant que l’alimentation et la puissance laser ne soient rétablies.
Figure 3‐11. Principe de réalisation d’une cartographie de toute la puce par stimulation laser pseudo‐dynamique.
Le setup expérimental est réalisé avec tous les modules issus de la liste que nous avons présentée dans le
paragraphe précédent. La Figure 3‐12 montre les connections électriques entre le circuit sous test et ce
système qui intègre un iPHEMOS, deux générateurs basse fréquence (GBF) qui indiquent si le phénomène de
latchup a été détecté en générant le signal pass/fail et contrôlent le déplacement du laser, ainsi qu’un
programme Labview pour allumer/éteindre le laser, contrôler la consommation en courant du circuit sous
test via l’alimentation, et contrôler tous les appareils.
Alimentation produit ON
Laser ON
Mesure de la consommation en courant du produit à ce pixel
Laser OFF
Surconsommation ?
Laser ON
Déplacement au prochain pixel
Génération d’un signal Fail pour la SDL
Alimentation du produit OFFDéplacement au prochain pixel
Mesure de la consommation en courant du produit à ce pixel
Surconsommation ?
Non
Oui
Non
Oui
Chapitre 3
120
Figure 3‐12. Setup électrique du cas d’étude n°1.
IV.1.c Présentation des résultats
Le circuit étudié est un microcontrôleur de technologie STMicroelectronics 90nm. En réalisant un
stress de latchup semi‐statique sur ces broches proches des mémoires, sa réponse ressemble à un
déclenchement en latchup. Ensuite en faisant de l’EMMI, des spots apparaissent dans les mémoires et les
entrées/sorties. Basés sur ces résultats, les concepteurs se seraient lancés à la recherche d’un thyristor
parasite. Au lieu de cela, nous avons soumis ce produit au nouveau flot d’analyse. Le résultat de la
cartographie de toute la puce (Figure 3‐11) est présenté sur la Figure 3‐13.
Figure 3‐13. Résultat de la cartographie de la puce par stimulation laser pseudo‐dynamique.
Générateur Basse Fréquence
DALS box
Labview
iPHEMOS
Laser ON/OFF
Laser en pauseOU déplacementd’un nombredonné de pixels
Pass/Fail
LU détecté
Générateur Basse Fréquence Contrôle du
balayage laser
Alimentation 4 quadrants
DUTMesures
Alimentation etlimitation en I/V
Chapitre 3
121
Tout d’abord, le laser 1064nm n’induit pas de phénomène de latchup en scannant l’anneau de plots
d’entrées/sorties du circuit sous test, ce qui signifie qu’il n’y a pas de thyristor qui peut être déclenché à cet
endroit. Nous pouvons aussi en déduire que les résultats du stress de latchup semi‐statique ne sont pas dus
au déclenchement d’un thyristor dans l’anneau de plot d’entrées/sorties. Deuxièmement, le phénomène de
latchup apparaît lorsque le laser balaye les blocs mémoire. Nous savons que le fait de perturber la mémoire,
perturbe l’alimentation, ce qui déclenche une structure de protection ESD. Nous suspections alors un
transistor bipolaire parasite de se déclencher quand un fort courant traverse cette structure de protection
ESD, et de la maintenir active.
Après avoir déclenché le latchup en balayant les blocs mémoires avec le laser et réalisé de l’EMMI, nous
constatons que ce phénomène induit une surconsommation dans le cœur des mémoires mais aussi dans la
structure de protection ESD dans l’anneau de plots d’entrées/sorties (Figure 3‐14). D’une part, la sensibilité
au latchup observée au cœur des mémoires est cohérente avec la position de déclenchement du laser, ce qui
fournie les coordonnées correctes des faiblesses du layout. Nous pouvons en déduire que lorsque l’on réalise
le stress de latchup semi‐statique, des lignes de courant sont générées dans le substrat et lorsque les plots
d’entrées/sorties sont proches des mémoires, ces lignes de courant sont capable d’atteindre ces mémoires.
D’un autre côté, la sensibilité au latchup observée dans le cœur des mémoires n’est clairement pas alignée
avec les coordonnées de la structure de protection ESD, qui est normalement inactive, sauf lorsque
l’alimentation est perturbée. Un phénomène de latchup induit par le déclenchement d’une structure dans
l’anneau de plots d’entrées/sorties étant écarté par les résultats de stimulation laser sur l’anneau de plots
lui‐même, nous suspections le déclenchement de la structure de protection ESD d’être la cause du
problème. Plus précisément, nous suspections un transistor bipolaire parasite d’être déclenché quand un
fort courant traverse la structure de protection ESD et de la maintenir active. Ce transistor bipolaire parasite
est constitué de la région P+ de la diode, du caisson Nwell (commun à la diode et au transistor PMOS), et de
la source (région P+) du transistor PMOS (Figure 3‐16) [POUGET'00b].
Figure 3‐14. Localisation EMMI dans la structure de protection ESD de l’anneau de plots d’entrées/sorties.
Chapitre 3
122
Cette hypothèse est vérifiée par simulation, en introduisant ce transistor bipolaire parasite dans le layout
(Figure 3‐15), et confirme qu’en consommant le courant d’alimentation il maintient une tension d’environ 3V
sur la grille du transistor NMOS, ce qui maintient la structure de protection ESD active bien qu’elle ne soit
pas sollicitée.
Figure 3‐15. Simulation de la tension de grille du transistor NMOS en considérant le transistor bipolaire parasite (a) ou non (b).
Nous avons décidé de conclure cette analyse en réalisant deux plots de test par FIB (Figure 3‐16) pour
mesurer la tension de grille des transistors NMOS et PMOS. Il s’avère que bien que le transistor PMOS soit
bloqué ce qui signifie que la structure de protection ESD n’est pas sollicitée (donc fonctionne correctement),
le transistor NMOS est tout de même passant (VGrille_NMOS = 2,5V) confirmant que le transistor bipolaire
parasite consomme du courant d’alimentation et maintient une tension sur la grille du transistor NMOS.
Après cette analyse, les concepteurs ont révisé le schéma électrique du produit, en plaçant la diode et le
transistor PMOS dans des caissons Nwell séparés. Dans ce cas, le fait d’avoir appliqué le nouveau flot a été
une réelle économie de temps. De plus, cette méthode nous donne deux informations importantes.
Premièrement, la dysfonction n’est pas due à un "réel" latchup puisqu’aucun thyristor n’est déclenché, donc
nous avons évité aux concepteurs de rechercher un thyristor parasite qui en fait n’existe pas.
Deuxièmement, dans ce cas le phénomène de latchup a lieu à cause d’un transistor bipolaire parasite, non
pas à cause d’un thyristor parasite, et nous avons tout de même réussis à le détecter. Donc, cette méthode
sera efficace dans les deux cas.
En conclusion, les modules ont été utilisés avec succès dans ce cas d’étude, en adaptant la technique OBIC
traditionnelle nous avons réussi à obtenir des résultats intéressants. Cette méthodologie particulière pour
traiter les problèmes de latchup fait maintenant pleinement partie de notre flot d’analyse.
Chapitre 3
123
Figure 3‐16. Structure de protection ESD : valeur des tensions de grille des transistors mesurées (gauche) et théoriques (droite).
IV.2 Cas d’étude n°2 : sensibilité en température
A la base ces modules étaient destinés à améliorer la stimulation photoélectrique laser et à l’adapter
aux besoins de l’analyse de façon à rendre les résultats plus faciles à interpréter. Néanmoins, cette
méthodologie peut aussi bien être appliquée à la stimulation laser thermique, comme par exemple dans le
cas d’étude présenté ci‐dessous, où la technique OBIRCh ne permet pas de conclure l’analyse.
Le circuit sous test est un microcontrôleur de technologie STMicroelectronics 90nm et présente un
comportement électrique atypique en température. En effet, sa consommation en courant suit une
hystérésis en fonction de la température (Figure 3‐17). La particularité de cette analyse est qu’il est
nécessaire de couper puis de rallumer l’alimentation pour rendre le produit défectueux (dit fail) à haute
température.
Figure 3‐17. Consommation en courant du circuit sous test en fonction de la température.
0
200
400
600
800
1000
1200
0 20 40 60 80 100 120
Courant (m
A)
Température (°C)
Etat PassEtat Fail
AlimentationOFF/ON
AlimentationOFF/ON
Chapitre 3
124
Tout d’abord, la technique OBIRCh conventionnelle a été utilisée mais de trop nombreux spots
apparaissaient, rendant impossible la localisation précise d’un défaut et de conclure. Par conséquent, nous
avons décidé d’améliorer cette technique de façon à pouvoir localiser uniquement les zones où le fait
d’apporter de la chaleur fait passer le produit à l’état fail. Trois modules de la liste présentée précédemment
sont utilisés : contrôle de l’alimentation/mesure de la consommation, contrôle du balayage laser et
génération d’un signal pass/fail. Le setup électrique correspondant est présenté sur la Figure 3‐18.
Figure 3‐18. Setup électrique du cas d’étude n°2.
Pour réaliser une cartographie de la puce complète mettant en évidence uniquement les zones où le fait
d’apporter de la chaleur fait basculer le produit à l’état fail, nous avions besoin de développer une nouvelle
technique que nous appelons, comme dans le premier cas d’étude, Stimulation Laser pseudo‐Dynamique et
dont le principe est récapitulé sur la Figure 3‐19. Cette méthodologie est inspirée de la SDL traditionnelle,
mais dans ce cas c’est de la SDL paramétrique, non liée à l’émulation du circuit. Le résultat est une
cartographie pass/fail, plus précisément, une cartographie des zones où le fait de chauffer le produit le fait
passer à l’état fail ou pas.
Le principe pour réaliser cette cartographie de la puce entière par stimulation laser pseudo‐dynamique
thermique est le suivant : à chaque pixel balayé par le laser, l’alimentation est coupée puis rallumée et la
consommation en courant est mesurée pour vérifier si le fait d’avoir chauffé ce pixel a rendu le produit fail
ou non.
Labview Alimentation 4 quadrants DUT
Générateur Basse Fréquence
iPHEMOS
DALS BOX
Pass/Fail
Alimentation et limite en I/V
Mesures
Laser en pause OUdéplacement d’unnombre donné de pixels
Laser ON/OFF
Chapitre 3
125
Figure 3‐19. Principe pour cartographier toute la puce par pseudo‐SDL thermique.
La cartographie résultante est présentée sur la Figure 3‐20. Des pixels fail (pixels verts) apparaissent dans la
mémoire flash, où la chaleur apportée par le laser fait basculer le produit à l’état fail. Après une étude
layout, il s’avère qu’un nœud est la cause du problème. En effet, ce nœud (en rouge au‐dessus du transistor
NMOS monté en diode sur la Figure 3‐21) appartient à une structure de Design For Test (DFT) qui est
normalement inactive (Enable = 1 sur la Figure 3‐21) et son potentiel est égal à la tension de seuil du
transistor NMOS. Cette tension est suffisamment élevée pour que le courant entre VDD et la masse
(représenté par une flèche bleue sur la Figure 3‐21) soit petit, ainsi, l’entrée de la structure de DFT est bien à
la masse. La chaleur du laser fait diminuer la tension de seuil du transistor NMOS, donc le potentiel du nœud
rouge diminue aussi. Par conséquent, le transistor PMOS de l’inverseur permet le passage d’un plus fort
courant, donc le courant entre VDD et la masse (flèche bleue sur la Figure 3‐21) devient plus important. Ce
phénomène conduit à l’augmentation du potentiel du nœud à l’entrée de la structure DFT. A partir d’une
certaine tension (autour de VDD/2), à la fois les transistors NMOS et PMOS de la structure de DFT vont
conduire ce qui engendre une surconsommation du produit. A la suite de cela, une modification design
réalisée par FIB et consistant à coller ce nœud à VDD a corrigé le problème puisque nous n’observions plus de
sensibilité thermique. Cela confirme que ce nœud est bien l’origine du problème.
En conclusion, les modules ont été utilisés avec succès dans ce cas d’étude, en adaptant la technique OBIRCh
traditionnelle nous avons réussi à déterminer l’origine du problème et à conclure cette analyse.
Laser ON
Alimentation produit ON
Mesure de la consommation en courant du produit à ce pixel
Alimentation produit OFF
IDUT > 950 µA ?
Génération d’un signal Fail pour la SDL
Déplacement au prochain pixel
Oui
Non
Chapitre 3
126
Figure 3‐20. Résultat de la cartographie de toute la puce par stimulation laser pseudo‐dynamique thermique.
Figure 3‐21. Layout de la zone d’intérêt.
IV.3 Cas d’étude n°3 : cartographies en courant
Le principe de l’expérience est de mesurer la consommation en courant d’un dispositif à chaque pixel
du balayage laser (un pixel ≈ 0,5µm dans ce cas mais la valeur est différente en fonction de l’objectif utilisé).
Dans ce cas d’étude le laser de longueur d’onde 1064nm est utilisé (cette méthode est également
compatible avec le laser de longueur d’onde 1340nm). Deux modules de la liste présentée dans le
paragraphe précédent sont utilisés : contrôle de l’alimentation/mesure de la consommation, et
automatisation de la cartographie (Figure 3‐22).
Chapitre 3
127
Figure 3‐22. Setup électrique pour réaliser une cartographie en courant (cas d’étude n°3).
L’objectif est d’obtenir une valeur approchée et de caractériser le profil du photocourant induit dans le drain
d’un transistor NMOS en fonction de sa polarisation. Dans cette étude, le dispositif sous test est un transistor
NMOS de dimension 10µm x 0,6µm de technologie STMicroelectronics 90 nm. Le substrat et la source sont
connectés à la masse, le drain est polarisé à 2V. Dans un cas la grille est connectée à la masse (Figure 3‐23
gauche), et dans l’autre cas la grille est polarisée à 1V (Figure 3‐23 droite). Il apparaît que dans le cas où la
grille est connectée à la masse, la génération de photocourant est concentrée autour du drain. Dans l’autre
cas, la ZCE du canal est plus grande donc la valeur du photocourant induit est plus importante et étendue sur
tout le transistor, de plus, les contributions source et drain sont visibles. Une étude plus détaillée de ces
cartographies en courant donnerait de nombreuses informations.
Cette méthode permet de mesurer des courants avec une grande sensibilité et une grande résolution
spatiale grâce aux modules de setup et d’analyse, ce qui la rend appropriée pour les circuits VLSI. Cet outil
présente un grand potentiel dans les domaines du debug design et de l’analyse de défaillance.
Figure 3‐23. Cartographie en courant avec la grille connectée à la masse (gauche) ou polarisée à 1V (droite).
iPHEMOS
Labview Alimentation 4 quadrants DUT
Mesures
Alimentation et limite en I/V
Chapitre 3
128
V. Shmoo (seuil paramétrique en fonction de la puissance laser)
Nous avons développé une méthodologie que nous appelons par abus de langage "shmoo" dans le
sens où elle permet de tracer un tableau dont les abscisses et ordonnées sont respectivement la puissance
laser et un seuil paramétrique. Le principe d’un shmoo a été abordé dans le chapitre 1, mais la méthode que
nous présentons ici n’en est pas un au sens propre, nous nous en sommes inspiré. En effet, un shmoo
traditionnel [BAKER'97] est une représentation bidimensionnelle des valeurs de fonctionnement du CI.
Généralement, un composant est testé en faisant varier sa tension d’alimentation et sa fréquence de
fonctionnement, nous obtenons ainsi par exemple le shmoo donné sur la Figure 3‐24. Les points de
fonctionnement en vert indiquent les valeurs de période et de tension d’alimentation du circuit pour
lesquelles il est fonctionnel et en rouge pour lesquelles il ne l’est pas, c’est ce que l’on appelle le critère
"pass/fail". Le shmoo sert à déterminer les conditions optimales de localisation de défaut de sorte qu’un
comportement anormal soit induit lorsque le laser, en générant une faible perturbation, balaie une structure
sensible du circuit. On détermine ainsi les conditions du test. Le test fonctionnel et le shmoo sont des pré‐
requis à toutes analyses SDL.
Figure 3‐24. Exemple de shmoo [DEYINE'11].
Dans notre méthodologie le critère pass/fail n’est pas la fonctionnalité du circuit sous test, mais sa
consommation par rapport au seuil qui représente l’ordonnée du shmoo (Figure 3‐25), en fonction de la
puissance laser. Cette dernière régit la quantité de paires électron/trou générée dans le silicium. Il est
important de générer suffisamment de paires pour perturber le fonctionnement du circuit mais de ne pas en
générer trop dans le cas où il existe un risque de détérioration du circuit, par latchup par exemple. De plus,
l’énergie sert d’indicateur de sensibilité du composant, comme par exemple dans le domaine des radiations
pour déterminer un seuil de basculement. Il est donc intéressant de contrôler l’énergie du faisceau laser.
Chapitre 3
129
Figure 3‐25. Exemple de shmoo seuil/puissance laser (pas encore complété).
V.1 Principe
Nous allons par la suite expliquer comment sont remplies les cases de ce shmoo, mais pour que cela
soit plus clair nous allons commencer par décrire le principe de cette méthodologie et comment la mettre en
œuvre. Cette dernière a des nombreuses applications envisageables.
Une des subtilités de la stimulation photoélectrique laser est que l’on peut l’utiliser pour localiser des
défauts mais aussi pour faire de l’injection de faute (la technique d’injection de faute par faisceau laser
permet d’évaluer la sensibilité d’un composant à une erreur induite par l’interaction d’un faisceau laser avec
le silicium et ceci de manière déterministe grâce aux résolutions spatiales et temporelles des faisceaux laser).
Cette méthodologie pourrait donc nous permettre de savoir dans quelles conditions nous faisons de
l’injection de faute plutôt que de la localisation de défaut, ce dernier cas ne nous intéressant pas dans le
cadre de cette thèse. Nous pourrions aussi imaginer que cette méthodologie permette d’évaluer la
sensibilité à la lumière d’une puce. En effet, certains produits présentent des signes de non‐fonctionnalité
lorsque leurs boitiers sont ouverts, et ce critère pourrait être intéressant pour des applications de type
sécurisées. Cela pourrait aussi nous permettre de déterminer les conditions optimales pour réaliser une
cartographie OBIC ou LIVA. Enfin, cette méthodologie permet de faire de l’OBIC/LIVA traditionnel en
appliquant un seuil. En effet, comme nous l’avons montré dans le chapitre 2, la stimulation photoélectrique
laser est une technique plutôt adaptée à une approche dynamique tant elle stimule les dispositifs (même les
plus élémentaires) qui ne sont pas défaillants. Dans de tels cas l’amplificateur est saturé, même à 1% de
puissance laser, il est alors impossible d’obtenir une cartographie convenable (tout le dispositif sous test est
illuminé). Nous pourrions ainsi appliquer un seuil pour éviter que l’amplificateur de l’équipement ne sature.
Principe pour réaliser la cartographie d’une seule case du shmoo
Le principe pour réaliser une cartographie (Figure 3‐26), ce qui correspond à une case du shmoo,
consiste à alimenter le produit et à balayer sa face arrière avec le laser photoélectrique à la puissance laser
souhaitée (correspondant à l’abscisse de la case en question). A chaque pixel la consommation du produit
est mesurée et est comparée au seuil (correspondant à l’ordonnée de la case en question). Si la
Puissance laser (%)
Seuil (V, I, f, …)
Chapitre 3
130
consommation du circuit sous test est inférieure au seuil rien ne se passe, et le pixel est considéré comme
pass. Si elle est supérieure au seuil, un signal est envoyé à la DALS box de l’iPHEMOS pour lui indiquer que ce
pixel est fail.
Figure 3‐26. Principe de réalisation d’une cartographie (équivalent à une case du shmoo).
Le signal pass/fail est généré grâce à un montage à base d’amplificateurs opérationnels (AOP) décris sur la
(Figure 3‐27). La consommation du produit est convertie en tension puis comparée au seuil Vref (ordonnée du
shmoo). Si cette valeur est inférieure au seuil, le signal de sortie du montage, qui est envoyé en entrée de la
DALS box reste à 0V (pass) sinon il passe à 5V (fail). Ceci est fait en temps réel il n’y a donc pas besoin de
synchroniser le balayage laser avec la mesure. Il faut uniquement faire attention à ne pas avoir un balayage
laser trop rapide, de façon à ce que le temps de réaction du montage à base d’AOP reste inférieur à la
période du balayage laser. Il faut aussi calibrer le montage, ce qui consiste à choisir la valeur de la résistance
R de façon à ce que la plage de courant [IIN minimum ; IIN maximum] soit convertie en sortie en tension V
appartenant à l’intervalle [0V ; 5V]. Il faut donc avoir une idée des amplitudes de courant que l’on va
mesurer (en faisant un essai au préalable par exemple).
Puissance laser à la valeur souhaitée
Seuil à la valeur souhaitée
Mesure de la consommation en courant du produit à ce pixel
Génération d’un signal Fail
Vmesurée > Vref ? Déplacement au prochain pixel
Déplacement au prochain pixel
Non
Oui
Chapitre 3
131
Figure 3‐27. Montage à base d’AOP pour générer le signal pass/fail.
Prenons par exemple le cas où IIN peut atteindre des amplitudes importantes (de l’ordre de la dizaine de mA)
R peut être dans ce cas choisie égale à 100Ω. Comme nous pouvons le voir sur la Figure 3‐28, dans ce cas la
tension V variera bien entre 0 et environ 5V.
Figure 3‐28. Valeur de la tension V en fonction d’un fort courant de consommation du circuit sous test IIN pour une résistance de 100Ω.
Programme automatique pour réaliser les cartographies des autres cases du shmoo
Nous venons de présenter la réalisation d’une seule cartographie. Un programme labview contrôle
toute la méthodologie, c'est‐à‐dire, tous les paramètres de l’expérience sont définis au préalable dans ce
programme : puissance laser minimum et maximum et le nombre de pas, tension d’alimentation du circuit
R
R
R
+
-+
--
+
+V
+V
+V
IIN
Source de tension
VS
Vref
V=R*IIN
Si V > Vref VS = 5VSi V > Vref VS = 0
DALS box
0
1
2
3
4
5
0 10 20 30 40 50 60 70
Tension (V)
IIN (mA)
Chapitre 3
132
sous test, seuil minimum et maximum et nombre de pas (Figure 3‐29). Il est ensuite lancé par l’utilisateur et
va régler les paramètres de puissance laser et seuil puis lancer la cartographie, lorsqu’elle sera terminée il la
sauvegarde, modifie les paramètres précédemment cités et en lance une nouvelle, et ainsi de suite jusqu’à
ce que toutes les conditions aient été réalisées. Le programme est donc autonome et les cartographies du
shmoo se tracent automatiquement. Cela permet de gagner du temps, soit pour que l’utilisateur fasse une
autre tâche en parallèle, soit pour le faire tourner à des moments où l’équipement n’est pas utilisé (par
exemple la nuit).
Figure 3‐29. Interface du programme labview permettant de réaliser automatiquement toutes les cartographies.
Une fois que toutes les cartographies ont été réalisées, un script développé en langage Java et défini comme
plug‐in sur le logiciel ImajeJ par G. Koraa durant son stage au laboratoire RCCAL sur le traitement de l’image
[KORAA'11] est utilisé et permet de comptabiliser le nombre de pixels fail sur la cartographie. Il faut pour cela
sélectionner toutes les cartographies et le calcul est fait automatiquement pour toutes.
Les cases du shmoo sont ensuite remplies en inscrivant dans chacune d’elles le nombre de pixels fail, ce qui
est équivalent d’une certaine façon, à la surface du circuit sous test sensible à la SPL.
V.2 Cas d’étude : microcontrôleur (technologie 90nm)
Nous avons tenté de trouver un cas d’étude adapté pour illustrer cette méthodologie, mais nous
avons rencontré des difficultés pour récupérer des échantillons. Nous présentons alors les résultats obtenus
sur un microcontrôleur STMicroelectronics de technologie 90nm, bien que la conclusion ne présente pas
d’intérêt particulier. Plutôt que de travailler sur la valeur d’un seuil paramétrique, nous avons travaillé sur
trois versions de ce produit que nous appellerons "standard", "slow" et "fast". Ces termes renvoient aux
performances des transistors de la logique, en d’autres thermes, l’implant canal de ces transistors est
modifié de façon à avoir des tensions de seuil différentes. Les cartographies résultant de l’application de
cette méthodologie sont présentées sur la Figure 3‐30, et les superpositions avec le pattern sont présentées
Chapitre 3
133
sur la Figure 3‐31. Nous observons des différences de sensibilité en fonction de la puissance laser et de la
version du produit mais les zones sensibles se situent toujours dans la mémoire flash et la logique.
Fast
Standard
Slow
5% 10% 20%
Figure 3‐30. Cartographies à partir desquelles le shmoo est complété.
Flash
Logique
Chapitre 3
134
Fast
Standard
Slow
5% 10% 20%
Figure 3‐31. Superposition des cartographies et du pattern laser.
Nous avons ensuite extrait de ces cartographies le taux de pixels fail, ce qui nous a permis de remplir le
shmoo (Tableau 3‐4). Nous remarquons que la configuration la plus sensible correspond au produit de type
slow lorsque la puissance laser est à 10%. Nous remarquons aussi que le produit standard est globalement
moins sensible que les versions slow et fast peu importe la puissance laser.
Fast 4,52 % 4,38 % 4,27 %
Standard 1,81 % 4,36 % 0,22 %
Slow 5,06 % 20,08 % 5,02 %
5% 10% 20%
Tableau 3‐4. Shmoo avec un dégradé de couleur en fonction du pourcentage de pixels fail.
Cette méthodologie vient s’ajouter à l’utilisation des modules que nous avons présentés dans le paragraphe
précédent et étoffe ainsi la palette de méthodologies dont nous disposons pour orienter une analyse. Tout
comme les modules de setup et d’analyse, cette méthodologie a au départ était développée pour les
techniques à base de stimulation laser photoélectrique, mais est compatible avec la stimulation thermique
Chapitre 3
135
laser. Nous pouvons imaginer d’autres possibilités comme mettre en ordonnées du shmoo la tension
d’alimentation du produit, ajouter une troisième dimension qui serait la fréquence de fonctionnement du
circuit, etc. De nombreuses solutions sont envisageables.
VI. Conclusion
Comme nous l’avons vu dans le chapitre 2, la technique OBIC ne peut pas être mise en œuvre aussi
facilement que la technique OBIRCh, et est plutôt adaptée à des stimulations dynamiques. Dans ce chapitre
nous décrivons différents moyens d’améliorer les techniques à base de stimulation laser photoélectrique
statique.
D’une part, plusieurs modules de setup et d’analyse ont été développés. Cette méthodologie étend le champ
d’application des techniques à base de SPL existantes pour, par exemple, caractériser les phénomènes de
sensibilité au latchup d’un produit. Un nouveau flot pour traiter les problèmes de latchup est proposé et une
nouvelle façon de déclencher ce phénomène a été développée, adaptée aux technologies récentes et
agressives. Elle permet la localisation des zones source du LU et aussi des zones où une surconsommation a
été entrainée par le phénomène de LU. Les résultats expérimentaux présentés dans cette étude démontrent
la pertinence et l’efficacité de ce flot qui a des applications prometteuses dans le debug design ou la
validation design pour révéler les faiblesses de conception, et est un outil très utile pour les concepteurs.
Cette méthodologie a été appliquée à deux autres produits STMicroelectronics et les concepteurs
souhaiteraient la systématiser sur tous les nouveaux produits.
Au départ ces modules ont été développés pour adapter la stimulation photoélectrique laser statique et la
rendre "pseudo‐dynamique", mais nous nous sommes rendu compte que leur utilisation offre d’autres
possibilités puisque nous pouvons par la même occasion les utiliser pour améliorer les techniques à base de
stimulation thermique laser statique. En effet, nous avons vu que dans certains cas elles ne sont pas
suffisantes en elles‐mêmes pour conclure une analyse de défaillance, il est ainsi possible de les enrichir pour
être capable de traiter les cas d’analyses atypiques. Le fait d’enrichir les techniques utilisées couramment en
ajoutant simplement des modules de setup et d’analyse donne l’opportunité de traiter les cas d’analyse de
défaillance atypiques ou de caractériser des composants basiques
D’autre part, nous avons développé une méthodologie que nous appelons par abus de langage shmoo
seuil/puissance laser et qui vient étoffer la palette de solutions que nous proposons pour améliorer et/ou
adapter les techniques à base de SPL de façon à obtenir des résultats intéressants. Les applications de cette
méthodologie sont diverses et la liste que nous proposons n’est pas exhaustive : savoir dans quelles
conditions on localise des défauts plutôt que de faire de l’injection de fautes, évaluer la sensibilité à la
lumière d’une puce, déterminer les conditions de setup optimales pour faire de l’OBIC (tension et puissance
laser), ou faire de l’OBIC traditionnel en appliquant un seuil minimum de détection.
Les méthodologies proposées sont donc un moyen d’améliorer les techniques à base de stimulation laser
statiques couramment utilisées dans les laboratoires d’analyse de défaillance et améliorent drastiquement
Chapitre 3
136
les performances de l’équipement iPHEMOS. De nombreuses autres applications peuvent être imaginées.
Les résultats expérimentaux que nous avons présentés dans ce chapitre démontrent la pertinence et
l’efficacité de ces méthodologies qui ont des applications prometteuses, entre autres, dans le debug design
et pour traiter les analyses atypiques, et sont un outil très utile et facilement utilisable.
Ces techniques statiques trouvent toutefois leurs limites dans la localisation de défauts car certains ne sont
pas directement accessibles et/ou doivent être émulés dynamiquement. De plus, elles ne peuvent pas être
appliquées à des CI actifs. Les problèmes de marginalités fonctionnelles sont alors difficilement localisables
avec des approches statiques, de nouvelles méthodologies ont donc été développées ces dernières années
pour pouvoir y répondre, le but étant d’exploiter la stimulation laser des CI dynamiques (actifs) afin de
localiser les zones de défaillances. Nous parlons dans ce cas de stimulation laser dynamique, ces techniques
sont abordées dans le chapitre suivant.
137
Chapitre 4 : Les perspectives de la stimulation photoélectrique laser statique
I. Introduction
ors de l’étude présentée dans le chapitre 2, nous avons étudié la répartition des photocourants
induits dans les dispositifs élémentaires tels que les jonctions PN et les transistors MOS. En réalité,
nous avons également mené cette étude sur le dispositif élémentaire "intermédiaire", à savoir la capacité
MOS [LLIDO'12b]. Nous avons volontairement décidé de ne pas la présenter dans le chapitre 2 car les
conclusions sont toutes autres, dans le sens où les résultats que nous avons obtenus laissent entrevoir le fait
que le laser photoélectrique pourrait être utilisé comme outil de caractérisation voire d’étude de la fiabilité
des oxydes. Ces résultats étant prometteurs et les travaux étant à poursuivre, nous avons décidé de
présenter cette étude dans ce chapitre, comme perspective d’utilisation de la SPL statique. Cette dernière
offre des perspectives nouvelles puisque le laser photoélectrique pourrait ne plus simplement être considéré
comme un outil pour localiser les défauts, mais aussi pour faire de la caractérisation électrique.
D’autre part, les techniques à base de stimulation laser statiques rencontrent de nos jours des limitations
quant à leur emploi et leur succès, et ont par conséquent été amenées à évoluer pour s’adapter aux
nouveaux types de défauts qui font leur apparition avec les nouvelles technologies, sans cesse plus
agressives. En effet, nous allons voir que dans certaines configurations les chemins de courant accessibles
aux bornes du CI ne parcourent pas tous les défauts et/ou doivent être émulés dynamiquement. Il existe
donc des configurations où il sera difficile, voire impossible, de localiser de tels défauts par stimulation laser
statique.
Nous avons proposé dans le chapitre 3 un moyen d’étendre le champ d’application des techniques statiques
pour essayer de contourner cette problématique, mais d’autres solutions sont disponibles. En effet, pour
répondre à la problématique liée à la localisation de ce nouveau type de défaut, il faut prendre en compte
les marginalités de fonctionnement du circuit face à des variations électriques ou environnementales
L
Chapitre 4
138
(tension d’alimentation, fréquence d’horloge, température, etc.). Ainsi, ce chapitre décrira des techniques à
base de stimulation laser dynamique basées sur cette approche qui ont été développées.
Néanmoins, nous verrons aussi qu’il est parfois difficile d’interpréter ces cartographies parce que, par
exemple, dans certains cas tous les vecteurs de la séquence de test sont sensibles. Il n’est par conséquent
pas évident de distinguer parmi les structures sensibles apparaissant sur la cartographie, celles qui sont liées
au défaut ou non. L’utilisation d’un laser modulé plutôt qu’un laser continu donne dans ce cas la possibilité
de stimuler le circuit uniquement pour des vecteurs spécifiques ou des groupes de vecteurs.
Enfin, nous présenterons les nouvelles méthodologies mettant en œuvre un laser impulsionnel qui ont été
développées ces dernières années et dont l’intérêt principal est de générer dans le circuit des transitoires de
tension ou de courant relativement courts. Le phénomène de saturation qui peut apparaître lorsque l’on
utilise un laser continu est ainsi évité.
II. Etude de l’interaction du laser 1064nm avec la capacité MOS
Les effets de la SPL sur des capacités MOS de technologie 90nm sont explorés et analysés à travers des
mesures de Capacité‐Tension (CV). Plus précisément, la distribution d’énergie des pièges localisés proches
ou à l’interface Si/SiO2 induits par un laser photoélectrique dans la bande interdite du silicium (BI) est
étudiée en fonction du type de substrat (P pour les capacités NMOS et N pour les capacités PMOS). Pour
cela, une procédure permettant d’extraire automatiquement la distribution d’énergie de ces pièges
d’interface est présentée. Cette procédure est ensuite utilisée pour déterminer la densité de pièges
d’interface induits sur une capacité NMOS soumise à un stress électrique. Enfin, les perspectives de ces
travaux sont présentées à travers les résultats de l’impact de la SPL sur le courant SILC induit après stress
ainsi que sur les caractéristiques du transistor, résultats que nous n’avons pas encore totalement expliqués
au moment de la rédaction de ce manuscrit.
II.1 Présentation des résultats
Le dispositif étudié dans cette section est un transistor NMOS de dimension 10µm x 10µm utilisé en
capacité (drain, source et substrat sont à la masse). Il a été soumis aux photons d’un laser photoélectrique
de longueur d’onde 1064nm dont la puissance est ajustable entre 0 et 40mW (0 à 100%), le diamètre
théorique du spot est d’environ 3,25µm et est positionné au centre de la structure. Les mesures CV ont été
réalisées sur cette structure (Figure 4‐1) et il s’avère que le laser induit les phénomènes suivant :
A) Une présence de pièges d’interface dans la moitié inférieure de la BI du silicium,
B) La charge parasite des pièges augmente la tension de seuil Vth, mais la tension de bande plate VFB
ne varie pas (ce qui signifie que les pièges sont neutres lorsqu’ils sont vides). De plus, la
diminution de la pente dans la transition vers le régime d’inversion forte est expliquée par le fait
que toute la surface de la capacité n’est pas éclairée uniformément par la même puissance laser
Chapitre 4
139
(du au profil gaussien du faisceau laser). Par conséquent, elle est équivalente à deux capacités en
parallèle parmi lesquelles une est plus éclairée que l’autre par le laser.
Cette mesure permet aussi de déterminer le diamètre effectif du spot laser (voir paragraphe suivant).
Figure 4‐1. Caractéristiques CV d’une capacité à substrat P soumise à SPL en fonction de la puissance laser.
Concernant la capacité PMOS, le dispositif étudié est un transistor de même dimension et polarisé de la
même façon. Il a été soumis aux photons d’un laser photoélectrique de longueur d’onde 1064nm dont la
puissance est ajustable entre 0 et 40mW (0 à 100%), le diamètre théorique du spot est d’environ 1,7 µm et
est positionné au centre de la structure. Les mesures CV ont été réalisées sur cette structure (Figure 4‐2) et il
s’avère que le laser induit les phénomènes suivant :
A) Une présence de pièges d’interface dans la moitié supérieure de la BI du silicium,
B) La charge parasite des pièges augmente la tension de seuil Vth, mais la tension de bande plate VFB
ne varie pas (ce qui signifie que les pièges sont neutres lorsqu’ils sont pleins). De plus, la
diminution de la pente dans la transition vers le régime d’inversion forte est expliquée par le fait
que toute la surface de la capacité n’est pas éclairée uniformément par la même puissance laser
(du au profil gaussien du faisceau laser). Par conséquent, elle est équivalente à deux capacités en
parallèle parmi lesquelles une est plus éclairée que l’autre par le laser.
0,4
0,45
0,5
0,55
0,6
0,65
0,7
0,75
‐2 ‐1,5 ‐1 ‐0,5 0 0,5 1 1,5
Sans laser
Laser (mW)
VG (V)
C (
pF
) 1.9, 7.8,
16.4, 40.5
A B
VF
B
Chapitre 4
140
Figure 4‐2. Caractéristiques CV d’une capacité à substrat N soumise à SPL en fonction de la puissance laser.
La Figure 4‐3 (droite) illustre l’allure de la courbe CV simulée pour une capacité NMOS en présence de pièges
à l’interface Si/SiO2. Pour cet exemple, nous considérons deux distributions de pièges ayant la forme
d’étroites gaussiennes dans la BI du silicium (Figure 4‐3 gauche) afin de bien distinguer deux bosses sur la
caractéristique CV correspondante (Figure 4‐3 droite). La première, pièges de type donneurs (neutres ou
chargés positivement, A sur la Figure 4‐3), se situe dans la partie inférieure de la BI. Quant à la seconde,
pièges de type accepteurs (chargés négativement ou neutres, B sur la Figure 4‐3), elle se situe dans la partie
supérieure. Ce deux distributions ont les mêmes caractéristiques (déviation standard, maximum, etc.) et
sont centrées autour de Ei ± 0,2eV, où Ei est le niveau d’énergie intrinsèque.
Figure 4‐3. Distribution d’énergie des pièges présents à l’interface (gauche) et allure calculée de la caractéristique CV d’une capacité NMOS en présence des ces pièges (droite).
1,0E‐12
1,5E‐12
2,0E‐12
2,5E‐12
3,0E‐12
3,5E‐12
4,0E‐12
4,5E‐12
5,0E‐12
‐1 ‐0,5 0 0,5 1 1,5 2
C (pF)
VG (V)
Sans laser
Laser (mW)
1.9,7.8,16.4
A
B
0
1
2
3
4
5
0 0,5 1E (eV)
Dit
(x10
12eV
1cm
2)
A B
1,5
2
2,5
3
3,5
4
4,5
5
-2 -1 0 1 2VGB (V)
C(p
F)
A
B
Chapitre 4
141
II.2 Extraction du rayon effectif du spot laser
Dans cette expérience, le spot laser (diamètre théorique 1,7µm) est déplacé par rapport au centre de
la capacité (de dimension 32µm x 31,2µm) et nous traçons un CV pour confirmer que même en dehors de la
capacité, le spot a quand même un effet (Figure 4‐4).
Figure 4‐4. Déplacement du spot laser par rapport au centre de la capacité.
Cette expérience montre clairement que même si le spot est très loin du centre de la capacité, des photons
arrivent toujours à activer les pièges (Figure 4‐5).
Figure 4‐5. Caractéristiques CV d’une capacité à substrat P en fonction de la position du spot laser par rapport à son centre (puissance laser à 100%).
0 µm
100 µm
200 µm
a
b
c
d
1,7E‐12
2,2E‐12
2,7E‐12
3,2E‐12
3,7E‐12
4,2E‐12
4,7E‐12
5,2E‐12
‐1,5 ‐1 ‐0,5 0 0,5 1
C (F)
VG (V)
Sans laser
200 µm
100 µm
50 µm
0 µm
Chapitre 4
142
A partir de ces mesures nos pouvons tracer le rayon effectif du spot laser en identifiant les courbes de la
Figure 4‐5 à celles de la Figure 4‐1 obtenues en faisant varier la puissance du laser. Le rayon effectif du spot
laser est représenté sur la Figure 4‐6. Il apparaît que la zone d’action du laser est donc considérable et bien
plus grande que 1,7µm de diamètre (Figure 4‐6).
Figure 4‐6. Profil du spot laser effectif pour l’objectif 50X (diamètre théorique 1,7µm).
II.3 Structures de test
Les structures analysées sont des transistors de technologie 90nm embarqués dans des structures de
test et utilisés en capacité (drain, source et substrat sont à la masse). Elles sont initialement vierges de
mesures. Les caractéristiques CV sont tracées en mode quasi‐statique avec un 4156C d’Agilent Technologies
[TECHNOLOGIES'01]. En corrélant les caractéristiques mesurées et simulées nous pouvons déduire des données
expérimentales les paramètres technologiques suivants (voir Figure 4‐7) :
- Capacité NMOS :
Dopage substrat NA = 5,85 1023 m3
Dopage grille NG = 1,33 1026 m3
Epaisseur d’oxyde tox = 6,88nm
Tension de bande plate VFB = 1,32V - Capacité PMOS :
Dopage substrat ND = 2,78 1023 m3
Dopage grille NG = 1,33 1026 m3
Epaisseur d’oxyde tox = 6,88nm
Tension de bande plate VFB = 1V
0 100 2000
100
50
a
b
c
d
Entre 1 et 10 % la courbe ne change pas
Distance (µm)
Pu
issa
nce
lase
r (%
)
Chapitre 4
143
Figure 4‐7. Caractéristiques CV mesurées et simulées d’une capacité à substrat P (gauche) ou d’une capacité à substrat N (droite).
II.4 Procédure pour l’extraction automatique de la densité de pièges
Dans cette section, le jeu d’équations donnant le comportement électrique d’une capacité MOS est
présenté [SZE'88]. En utilisant ces équations, nous proposons et détaillons l’algorithme mis en œuvre pour
déterminer automatiquement la distribution d’énergie des pièges d’interface en fonction de l’énergie dans la
bande interdite du silicium.
II.4.a Modélisation de la structure MOS
La relation entre le potentiel de surface S et la tension de grille VGB est :
ox
SSCS
ox
SitFBGB C
Q
C
QVV
Equation 4‐1
où VFB est la tension de bande plate, QSC est la charge totale du semiconducteur, Cox est la capacité d’oxyde
(par unité de surface) et Qit est la charge piégée à l’interface. La quantité Qit est calculée d’après l’équation
suivante :
E
Eitit
V
dEEDqEQ
Equation 4‐2
où Dit(E) est la distribution d’énergie des pièges présents à l’interface et EV est le niveau d’énergie maximum
de la bande de valence (BV) du semiconducteur à l’interface. Nous avons également introduit EC qui est le
niveau minimum d’énergie de la bande de conduction (BC) du semiconducteur à l’interface. Le niveau
d’énergie E et le potentiel de surface S sont liés par :
3 2 1 0 1 21 10
12
2 1012
3 1012
4 1012
5 1012 Cox Aeff
C
CHF
VFB
VG
C (F
)
VG (V)
MesuresSimulation
2 0 21 10
12
2 1012
3 1012
4 1012
5 1012 CoxAeff
C
CHF
VFB
VG
C (F
)
VG (V)
MesuresSimulation
Chapitre 4
144
FiS EE Equation 4‐3
où le potentiel de substrat est défini par F = kT/qln(NA/ni), avec q l’amplitude de la charge électronique
(q>0), k la constante de Boltzmann, NA le niveau de dopage du silicium (supposé constant) et ni la densité de
charge intrinsèque. La capacité à une tension VGB est alors donnée par :
it
S
SCox
eff
S
it
S
SCox
eff
qDQ
1
C
1A
1
C
1A
C
Equation 4‐4
II.4.b Procédure d’extraction des paramètres
Ce paragraphe définie le moyen d’obtenir les simulations des caractéristiques CV suivantes :
- Csp : la capacité sans pièges
- Cap : la capacité avec pièges
- Cesp : la capacité extraite sans pièges (simplement un décalage de VFB)
- Ceap : la capacité extraite avec pièges
La Figure 4‐8 présente une courbe CV simulée, notée Csp, dans le cas d’une capacité MOS sans pièges avec un
substrat de type P. Dans ce cas la tension de bande plate est appelée VFB. Puis, la courbe Cap est calculée en
prenant compte de la densité de pièges donnée à la Figure 4‐3 (gauche). L’extraction de la densité de pièges
est ensuite évaluée en deux étapes :
- La nouvelle tension de bande plate notée VFB‐ap (c’est à dire VFB avec pièges d’interface) est ajustée
de façon à obtenir une bonne corrélation entre les courbes Cesp (c’est à dire sans pièges) et Cap
comme illustré dans la Figure 4‐8. La densité de pièges d’interface pour VG plus petit que VFB‐ap est
supposée être égale à Dit = 0. De cette façon, un point de référence est imposé pour commencer les
calculs.
- Pour chaque point suivant (c’est à dire chaque potentiel VG plus grand que VFB‐ap), la valeur de la
distribution d’énergie des pièges d’interface Dit est ajustée (par dichotomie) pour obtenir Cap = Cesp.
Pour cela, la tension de bande plate notée VFB‐ap est injectée dans l’équation 4‐1, donc la charge
définie dans l’équation est donnée par :
1nn.
C2
)1n(DnDq1nQnQ SS
ox
itititit
Equation 4‐5
Dans cette équation, la méthode des triangles est appliquée plutôt que celle des rectangles de façon à
minimiser les erreurs dans les valeurs de charges piégées.
Chapitre 4
145
Figure 4‐8. Simulations des courbes CV : Csp, Cap, Cesp et Ceap respectivement les courbes des capacités sans pièges, avec pièges, extraite sans pièges et extraite avec pièges.
La Figure 4‐9 présente une comparaison entre les densités de pièges introduite et extraite. Nous pouvons
observer une très bonne corrélation entre les deux courbes malgré la présence d’une remontée pour les
énergies proches de la BC. Ce phénomène est lié à la transition brutale entre les régimes de désertion et
d’inversion forte. Cet effet peut être atténué, voire éliminé, en augmentant le nombre de points de mesure.
Figure 4‐9. Distribution d’énergie implémentée et extraite des pièges présents à l’interface.
1,5
2
2,5
3
3,5
4
4,5
5
-2 -1,5 -1 -0,5 0 0,5 1 1,5 2
CspCapCespCeap
VG (V)
C(p
F)
VF
B
VF
B-a
p
0
1E+16
2E+16
3E+16
4E+16
5E+16
6E+16
0 0,2 0,4 0,6 0,8 1
Implémenteé Extraite
E (eV)
Dit
(eV
-1m
-2)
Chapitre 4
146
Dans le cas de dispositifs réels et non simulés, la caractéristique CV tracée sans stimulation laser est utilisée
pour extraire tous les paramètres (voir paragraphe II.3 Les structures de test) nécessaires à la simulation de
la courbe Csp. La courbe Cap correspond à la même mesure avec stimulation laser (voir Figure 4‐8).
Afin d’éviter les perturbations dus aux fluctuations (bruit) dans l’extraction de la densité de pièges durant les
mesures CV, la procédure d’extraction rigoureuse consisterait à ajuster la densité de pièges afin d’obtenir Cap
Csp = Ceap Cesp.
II.5 Analyse des résultats
II.5.a La capacité NMOS
La structure étudiée est une capacité NMOS de dimension 32µm x 31,2µm. Elle est soumise à la
Stimulation Photoélectrique Laser (SPL) avec le spot laser focalisé au centre de la structure (son diamètre
théorique est 1,7µm).
Une façon simple d’évaluer la densité de pièges à l’interface est de tracer un CV en mode quasi‐statique en
fonction de la puissance du laser : comme nous l’avons vu dans le paragraphe II.1 Présentation des résultats,
une bosse apparaît entre ‐0,5V et ‐1V. Ensuite l’algorithme décrit dans le paragraphe précédent (II.4
Procédure pour l’extraction automatique de la densité de pièges) est appliqué pour déterminer de façon
automatique la densité d’énergie des pièges d’interface. La Figure 4‐10 montre le spectre Dit résultant pour
différentes puissances laser (1%, 4% et 7%).
Figure 4‐10. Distribution d’énergie des pièges présents à l’interface pour la capacité à substrat P en fonction de la puissance laser.
0
2
4
6
8
10
12
0 0,2 0,4 0,6 0,8 1
P = 1%
P = 4%
P = 7%
E (eV)
Dit
(x10
11eV
1cm
2)
EVEC
Ei
Chapitre 4
147
Nous remarquons un pic de pièges dans la moitié inférieure de la BI, autour de 0,45eV au‐dessus de la BV. La
densité de pièges d’interface augmente avec la puissance laser : les résultats pour des puissances laser
variant de 10 à 100% sont présentés sur la Figure 4‐11. La densité maximale obtenue à 100% de puissance
laser est considérable : 2,5.1013 eV1cm2. Comme nous l’avons montré grâce à la Figure 4‐1, la densité de
pièges induite par le laser n’influe pas sur la valeur de la tension de bande plate ce qui signifie que les pièges
sont de type accepteurs : neutres lorsqu’ils sont vides d’électrons ou chargés négativement lorsqu’ils sont
occupés.
Figure 4‐11. Extraction de la distribution d’énergie des pièges présents à l’interface et induits par SPL dans le cas d’une capacité à substrat P représentée en échelle linéaire (gauche) et logarithmique (droite).
II.5.b La capacité PMOS
La même étude est réalisée sur une capacité PMOS (c'est‐à‐dire à substrat de type N) de dimension
32µm x 31,2µm. La densité énergétique des pièges d’interface en fonction de la puissance laser extraite à
partir des caractéristiques CV est présentée sur la Figure 4‐12. De nouveau, la densité de pièges d’interface
augmente avec la puissance laser et le spectre Dit est cette fois‐ci dans la moitié supérieure de la BI du
silicium à environ 0,74eV au‐dessus de la BV.
Comme dans le cas de la capacité NMOS, la tension de bande plate ne change pas sous illumination laser.
Ceci signifie que les pièges sont de type donneurs : neutres lorsqu’ils sont occupés par des électrons et
chargés positivement lorsqu’ils sont vides. La déformation de la courbe CV est identique au cas de la
capacité à substrat P : elle dépend de la puissance du laser et la tension de bandes plates ne change pas.
0
5
10
15
20
25
30
0 0,5 1
P = 10%P = 20%P = 40%P = 100%
E (eV)
Dit
(10
12eV
1cm
2)
EV EC
Ei
a 0,1
1
10
0 0,5 1E (eV)
Dit
(10
12eV
1cm
2)
EV EC
Ei
b
Chapitre 4
148
Figure 4‐12. Extraction de la distribution d’énergie des pièges présents à l’interface et induits par SPL dans le cas d’une capacité à substrat N représentée en échelle linéaire (gauche) et logarithmique (droite).
II.5.c Comparaison des capacités NMOS et PMOS
L’énergie des photons émis par le laser est de 1,16eV. Comme nous l’avons montré dans les deux
précédents paragraphes, les pièges d’interface induits par SPL ne sont pas présents dans la même partie de
la BI du silicium en fonction du type de substrat : ils sont localisés dans la moitié inférieure de la BI pour les
substrats de type P et dans la moitié supérieure de la BI pour les substrats de type N. Nous supposons donc
que la position des pièges d’interface dépend de la nature des atomes dopants le substrat : Bore pour le
substrat de type P (capacité NMOS) et Phosphore pour le substrat de type N (capacité PMOS).
La Figure 4‐13 (gauche) illustre une capacité NMOS présentant des pièges dans la moitié inférieure de la BI
du silicium. Le substrat est en régime de déplétion et le niveau de Fermi EF est sous le milieu de la BI et fait
face aux pièges. Dans ce régime, il y plus de trous dans la BV que d’électrons dans la BC à l’interface.
Selon la statistique SRH [SHOCKLEY'52] les pièges d’interface peuvent interagir avec les électrons/trous de la
façon suivante :
- Processus pour remplir les pièges :
a. Capturer un électron de la BC ne coûte pas d’énergie
b. Capturer un électron de la BV, équivaut à y émettre un trou coûte de l’énergie
- Processus pour vider les pièges :
c. Emettre un électron dans la BC coûte de l’énergie
d. Emettre un électron dans la BV, équivaut à y capturer un trou ne coûte pas d’énergie
Pour EF inférieur à Ei à l’interface, le remplissage/vidage des pièges se fait par émission/capture de trous de
la BV (mécanismes b et d). Le mécanisme b requiert un apport d’énergie ce qui signifie qu’une partie de
cette énergie est apportée aux pièges par les photons du laser. Donc, la position énergétique réelle des
pièges est environ 0,45 + 1,16 = 1,61eV au‐dessus de la BV du silicium comme montré sur la Figure 4‐13
(droite). En effet, sans laser la caractéristique CV ne montre pas de pièges, ce qui signifie que la position
énergétique réelle de ces pièges est soit au‐dessus du niveau le plus bas de la bande de conduction (EC) soit
0
5
10
15
20
25
30
35
40
0 0,5 1
P = 10%
P = 20%
P = 40%
P = 100%
E (eV)
Dit
(10
12eV
1cm
2)
EV EC
Ei
0,1
1
10
0 0,5 1E (eV)
Dit
(10
12eV
1cm
2)
EV EC
Ei
Chapitre 4
149
au‐dessous du niveau le plus haut de la bande de valence (EV). La tension de bande plate ne change pas donc
les pièges accepteurs restent neutres sans laser donc ils sont toujours vides, donc toujours au‐dessus de EC.
Ainsi le niveau de Fermi EF à l’interface ne les charge jamais sans laser. Les pièges présents dans l’oxyde ou à
l’interface à un tel niveau énergétique ne peuvent pas interagir avec les porteurs libres du silicium et restent
vides pendant une mesure CV (sans laser). Ceci est aussi cohérent avec le fait que la valeur de VFB est
identique avec ou sans laser.
Figure 4‐13. Mécanismes de piégeage et de‐piégeage dans le cas d’une capacité NMOS (pièges présents dans la partie inférieure de la bande interdite du silicium).
La même approche peut être appliquée à la capacité PMOS. La tension de bande plate n’est pas non plus
influencée par l’irradiation de photons, la réelle position énergétique des pièges est donc d’environ 0,74 –
1,16 = ‐0,46 eV au‐dessous de la BV. Ainsi, sans stimulation laser tous les pièges sont remplis d’électrons et
neutres.
De nombreuses publications existent à propos de la pénétration du bore et du phosphore dans les oxydes à
cause de l’importance de cet effet dans la fabrication CMOS [AOYAMA'95, NATALITA'10, PFIESTER'90]. De plus,
dans le cristal de silicium l’atome de bore est soit neutre soit chargé négativement, contrairement à l’atome
de phosphore, qui est soit neutre soit chargé positivement. Nous pouvons donc supposer que dans le cas
d’une capacité NMOS, l’atome de bore créée des pièges (neutres ou chargés négativement) dans l’oxyde au
dessus de la BC du silicium. Le même raisonnement appliqué à la capacité PMOS nous mène à supposer que
l’atome de phosphore pénètre dans l’oxyde en créant des défauts (chargés positivement ou neutres) sous la
BV du silicium [OTANI'03, LU'06, WOLKENBERG'79].
II.6 Analyse des résultats après stress
La structure étudiée est une capacité NMOS de dimension 32µm x 31,2µm. Elle est soumise à la SPL
avec le spot laser focalisé en son centre (son diamètre théorique est 1,7µm). Un stress électrique est réalisé
en polarisant la grille à 6,5V pendant un temps cumulé de 100 à 2100 secondes. Après chaque stress, les
caractéristiques avec et sans illumination laser sont tracées (Figure 4‐14) :
A) Le stress induit une déformation de la caractéristique CV avec une augmentation du minimum
de la capacité due à la création de pièges à l’interface. La tension de bandes plates diminue
Chapitre 4
150
après le stress à cause des pièges induits de type donneurs et/ou des charges positives dans
l’oxyde. La tension de seuil est également impactée.
B) Comme nous l’avons montré précédemment, le laser induit la présence de pièges d’interface
dans la moitié inférieure de la BI du silicium. La tension de bandes plates (après stress) est
identique avec ou sans laser.
C) Les pièges générés par le stress semblent disparaître avec le laser.
Figure 4‐14. Caractéristique CV avant et après stress avec et sans SPL (puissance laser = 5%).
Ensuite l’algorithme pour déterminer automatiquement la densité énergétique des pièges d’interface est
appliqué. Les résultats avec et sans stimulation laser sont présentés sur la Figure 4‐15 (à la même échelle).
Nous pouvons observer une augmentation de la densité de pièges à l’interface avec le temps de stress, cet
effet a été étudié et souligné à plusieurs reprises [WITTERS'89, KUSHIDA‐ABDELGHAFAR'02]. De plus, les pièges
générés par le stress semblent disparaître sous illumination laser.
Il y a alors deux possibilités :
a. Soit les pièges (dus au stress) sont toujours plein sous illumination laser donc la position du niveau
de Fermi n’a pas d’influence puisqu’ils sont déjà plein : dans ce cas on ne les voit pas,
b. Soit les pièges (dus au stress) sont toujours vides sous illumination laser et même lorsque le niveau
de Fermi est au dessus d’eux et il existe un phénomène qui fait qu’ils sont toujours vides : dans ce
cas on ne les remplit jamais, donc on les voit pas.
Après stress, avec ou sans laser, la tension de bandes plates ne change pas, donc la charge dans l’oxyde Qox
ne change pas. De plus, après stress (sans laser), la charge Qox est positive (puisque VFB a diminué), par
conséquent les pièges dus au stress ne peuvent être que des pièges vides (donneurs donc chargés
positivement).
La seule possibilité est donc la b : le laser vide les pièges donneurs qui restent chargés positivement. Si c’était
des pièges toujours pleins, nous aurions des pièges toujours neutres ou chargés négativement (donneurs ou
1,7
2,2
2,7
3,2
3,7
4,2
4,7
5,2
5,7
‐2 ‐1,5 ‐1 ‐0,5 0 0,5 1
ViergeAprès stress (2100s) ‐ Sans laserAprès stress (2100s) ‐ Avec laser
VGB (V)
C (
pF
)
B
A
C
Chapitre 4
151
accepteurs), mais dans ce cas nous aurions la charge Qox après stress négative et VFB aurait augmenté après
stress. L’énergie des photons du laser est de 1,16 eV ce qui permet aux pièges d’interface d’émettre
immédiatement leur charge vers la BV ou la BC. Ils restent donc toujours vides peu importe la tension de
grille (c’est à dire la valeur du potentiel de surface).
En résumé, le stress induit la présence de pièges dans la BI avec une densité plus importante dans la moitié
supérieure. Le laser donne toujours plus de pièges dans la moitié inférieure mais éteint aussi les pièges induits par le stress.
Figure 4‐15. Distribution d’énergie des pièges à l’interface en fonction du temps de stress sans stimulation laser (gauche) et avec le laser à 5% de puissance (droite).
II.7 Perspectives
Dans ce paragraphe, nous présentons les mesures qui sont en cours de réalisation et d’interprétation
au moment de la rédaction de ce manuscrit.
II.7.a Mesures du SILC
La fiabilité des mémoires non‐volatiles concerne des oxydes épais dans la gamme 60‐110Å. Comme
pour les oxydes minces, il existe une phase d'évaluation de la robustesse de l'oxyde. Une des particularités
pour ces épaisseurs d'oxyde, est l'existence de courants de fuite à basse tension induits par contraintes
électriques appelés SILC (Stress Induced Leakage Current). En effet, lors du fonctionnement standard des
mémoires non‐volatiles, l'oxyde utilisé subit des dégradations qui modifient ses propriétés d'isolant, à cause
de l'apparition de ce phénomène. Il est donc nécessaire d'évaluer et de maîtriser l'impact du SILC pour
apprécier correctement la fiabilité des mémoires [PIC'07].
Rappels
Puisque le laser peut donner une énergie suffisante à des pièges pour pouvoir répondre, nous
pouvons raisonnablement se demander si ce mécanisme peut impacter le courant SILC. Le courant SILC (B
0
0,5
1
1,5
2
2,5
3
3,5
4
0 0,5 1E (eV)
Dit
(10
12ev
1cm
2)
EV EC
Ei
Temps de stress = 100, 500, 900, 2100 s
0
0,5
1
1,5
2
2,5
3
3,5
4
0 0,5 1E (eV)
Dit
(10
12eV
1cm
2)
EV EC
Ei
Chapitre 4
152
sur la Figure 4‐16) résulte d’un passage d’électrons entre les électrodes via des pièges présents dans
l’isolant. Ce courant s’additionne au courant tunnel classique (A sur la Figure 4‐16).
Figure 4‐16. Mécanismes des courants tunnel classique et SILC (gauche) et caractérisation électrique (droite).
Le courant tunnel classique, ici de type FN (Fowler‐Nordheim), décroit avec le temps de stress en tension
(zone III sur la Figure 4‐17) en raison de l’injection de charge négatives dans l’isolant côté substrat.
Figure 4‐17. Caractéristiques IV d’une capacité après des temps cumulés de stress positifs sur la grille (gauche) et distribution exponentielle décroissante des charges piégées dans l’oxyde (droite) [BERNARDINI'04].
Mesures
La structure étudiée est une capacité NMOS de dimension 32µm x 31,2µm, elle est soumise à SPL avec
le spot laser focalisé en son centre (son diamètre théorique est 13µm). Un stress électrique est réalisé en
polarisant la grille à 8V pendant une durée variant de 10 à 1500 secondes (Figure 4‐18). Les électrons qui
traversent l’isolant proviennent du substrat. Le SILC apparaît après le stress de la structure (B sur la Figure
4‐16). Le laser augmente l’amplitude des courants SILC (B sur la Figure 4‐16) et classique de type Fowler‐
Nordheim (A sur la Figure 4‐16).
VBVG
(A)
(B)
VGB
I
(A)
(B)
-8 -6 4 6 8
10-11
10-9
10-7
IIII
II
From gate to substrate
From substrate to gate
I G [
A]
VG [V]
Virgin curves Positive stress
De la grille vers le substrat
Du substrat vers la grille
Courbes vierges
Stress positif
0 2 4 6 8
-400
-300
-200
-100
0
Subs
trat
e
Gat
e
SiO2
Qox
[x1
04 C.m
-3]
y [nm]
t (min) = 0, 2, 4, 9,18, 30, 77, 165
Gril
le
Su
bst
rat
Chapitre 4
153
Figure 4‐18. Caractéristiques IV après un stress en tension positif à 8V pendant 1500s en fonction de la puissance laser.
On se place à deux tensions de grille, 3,2V et 6,4V, qui permettent de suivre l’évolution des courants SILC
(Figure 4‐19) et classique (Figure 4‐20) en fonction du temps de stress. Nous constatons une augmentation
du courant SILC avec le temps ce qui correspond à l’augmentation du nombre de pièges dans l’isolant. Le
laser induit une augmentation de ce courant. Mise à part une légère augmentation du courant FN pour les
temps faibles (< 15 secondes) (Figure 4‐21), on constate effectivement une décroissance de ce courant avec
le temps due au chargement de l’isolant. Le laser induit une augmentation du courant tunnel d’autant plus
importante que la puissance est grande.
Figure 4‐19. Courant IG à VG = 3,2V (SILC) après un stress en tension positif à 8V en fonction de la puissance laser et du temps de stress.
1E‐13
1E‐12
1E‐11
1E‐10
1E‐09
1E‐08
2 3 4 5 6
Sans laser50%100%
VG (V)
I G (A
)
B
A
1,0E‐13
1,4E‐13
1,8E‐13
2,2E‐13
2,6E‐13
3,0E‐13
9 90 900
Sans laser
50%
100%
Temps de stress (s)
I G(A
)
VG = 3.2 V
Chapitre 4
154
Figure 4‐20. Courant IG à VG = 6,4V (FN) après un stress en tension positif à 8V en fonction de la puissance laser et du temps de stress.
Figure 4‐21. Courant IG à VG = 6,4V (FN) après un stress en tension positif à 8V en fonction de la puissance laser et de faibles temps de stress.
Analyse
L’augmentation du courant tunnel FN sous stimulation laser peut s’expliquer par le fait que le courant
est donné par la relation : I = Q*F*T, avec Q la charge, F la fréquence d’impact, et T la transparence tunnel
(Figure 4‐22). D’une part, des électrons de l’interface captent l’énergie des photons ce qui augmente la
transparence tunnel T (a sur la Figure 4‐22). De plus, le laser induit le chargement de pièges initialement
1,0E‐09
1,5E‐09
2,0E‐09
2,5E‐09
3,0E‐09
3,5E‐09
9 90 900
Sans laser
50%
100%
Temps de stress (s)
I G (A
)
VG = 6.4 V
Chapitre 4
155
neutres dans l’isolant ce qui augmente la tension de seuil donc diminue la charge Q (b et c sur la Figure
4‐22). Nous pouvons donc raisonnablement penser que l’augmentation du courant avec le laser résulte de
l’augmentation de la position énergétique de certain électrons et donc de la transparence (et surement la
fréquence d’impact F) (d sur la Figure 4‐22). D’autre part, le stress induit la présence de charges négatives
dans l’isolant majoritairement du côté de l’électrode d’injection ce qui diminue Q et T, d’où la diminution du
courant (e sur la Figure 4‐22). Le courant avec laser diminue avec le stress ce qui signifie que les photons ne
déchargent pas (ou pas de façon détectable) les électrons piégés dans l’isolant (e sur la Figure 4‐22).
a b
c
d
e
Figure 4‐22. Proposition d’explication de l’augmentation du courant FN sous illumination laser.
Pour expliquer l’augmentation du courant SILC, rappelons que les courants dépendent toujours de T et Q (I =
Q*F*T). Le raisonnement est le même que le précédent. L’augmentation du courant peut s’expliquer par une
augmentation de l’énergie de certains électrons à l’interface. Il est aussi possible que le piège capte l’énergie
d’un photon et libère plus rapidement son électron vers la grille ce qui augmente aussi le courant (Figure
4‐23).
Figure 4‐23. Proposition d’explication de l’augmentation du courant SILC sous illumination laser.
VBVG
Chapitre 4
156
II.7.b Effets sur le transistor
La structure étudiée est un transistor NMOS de dimension 10µm x 0,6µm, elle est soumise à SPL avec
le spot laser focalisé en son centre (son diamètre théorique est 13µm). Sa caractéristique ID(VG) est tracée
sous illumination laser, pour différentes tensions de drain. Les résultats sont présentés sur la Figure 4‐24. On
constate un effet photoélectrique avec l’augmentation du courant de drain avant la tension de seuil (A sur la
Figure 4‐24).
Figure 4‐24. Caractéristiques ID(VG) du transistor pour différents VD avec et sans illumination laser (puissance laser = 100%).
La diode de source est polarisée à tension nulle donc le photocourant qui y est généré (A sur la Figure 4‐25)
est moins important que dans la jonction de drain. On remarque surtout une augmentation du courant du
transistor en inversion forte avec notamment une augmentation notable de la pente (B sur la Figure 4‐25).
Figure 4‐25. Caractéristiques IS(VG) du transistor en fonction de VD avec et sans illumination laser (puissance laser = 100%).
0 0.5 1 1.50
104
104
104
VGVG (V)
I D(V
)
Avec laser (100 %)
AB
Sans laser
0 0.5 1 1.50
104
104
104
VG (V)
I S(V
) AB
Avec laser (100 %)Sans laser
Chapitre 4
157
Comme nous l’avons présenté dans le chapitre 2, le courant de diode sous illumination laser est négatif mais
constant avec VG (Figure 4‐26). Nous pouvons donc retrancher sa valeur pour obtenir la courbe IS(VGS) sans
l’effet photoélectrique sur la diode (Figure 4‐27).
Figure 4‐26. Courant de source en fonction de la tension de grille à VDS = 0,27V avec et sans stimulation laser (puissance laser = 100%).
Figure 4‐27. Courant de source en retranchant le photocourant qui y est généré en fonction de la tension de grille à VDS = 0,27V avec et sans stimulation laser.
Nous remarquons surtout une augmentation du courant du transistor en inversion forte avec notamment
une augmentation notable de la pente (B sur la Figure 4‐27). Le paramètre qui augmente la pente est la
0 0.5 1 1.510
5
0
105
104
104
104
VG (V)
I S(V
)
VDS = 0.27 V
Avec laser (100 %)Sans laser
0 0.5 10
105
104
104
104
VG (V)
I S(V
)
VDS = 0.27 V
BAvec laser (100 %)Sans laser
Chapitre 4
158
mobilité des porteurs, donc ici les électrons du canal. Il semble donc que les photons augmentent cette
mobilité. Il faut aussi garder à l’esprit que les photons font apparaître des pièges dans la BI, pièges qui sont
chargés négativement en régime d’inversion. Cette charge parasite devrait normalement diminuer la
mobilité (coulomb scattering). On peut alors se demander si les électrons du canal acquièrent plus d’énergie
avec les photons parce qu’ils sont plus haut dans la BC et que cela les rend plus mobile (mais il n’est pas
évident d’avoir une corrélation entre l’énergie et la mobilité [CHOVET]). Si c’est le cas, ce phénomène doit se
voir sur le courant d’ionisation par impact (mesures en cours au moment de la rédaction de ce manuscrit).
D’autre part, la tension de seuil diminue aussi sous stimulation laser (Figure 4‐27) ce qui est en contradiction
avec les mesures sur capacité qui montraient une augmentation de Vth en raison du chargement des pièges.
II.8 Conclusion
Les effets de la SPL sur les capacités MOS ont été abordés et soulignent la présence de pièges
d’interface qui ne sont pas présents dans la même partie de la BI du silicium en fonction du type de substrat :
dans la moitié inférieure pour les substrats de type P (capacité NMOS) et dans la moitié supérieure pour les
substrats de type N (capacité PMOS). Nous supposons que les atomes de bore et de phosphore créent des
pièges (neutres ou chargés respectivement négativement ou positivement) dans l’oxyde respectivement au‐
dessus du plus bas niveau de la BC ou au‐dessous du haut niveau de la BV du silicium. De plus, le nombre de
pièges induits par le laser augmente avec le stress électrique, et la stimulation laser les fait disparaître. Il
semble donc que la SPL puisse être un moyen utile de quantifier la quantité de dopant qui a diffusé du
substrat vers l’oxyde (si ces pièges sont vraiment dus à cette diffusion).
Enfin, des travaux concernant l’effet de la SPL sur le courant SILC et sur les caractéristiques du transistor
NMOS ont été commencés. Des résultats intéressants ont été obtenus, et quelques interprétations possibles
ont été proposées. Les investigations devront se poursuivre pour apporter des réponses claires.
III. Les limitations du statique
Les techniques d’analyse de défaillance par stimulation laser en mode statique sont intégrées depuis
longtemps dans les procédés d'analyse industriels et sont très utilisées. Cependant, elles présentent des
limitations quant à leur emploi et leur succès, comme nous avons pu le voir dans les cas d’études présentés
dans le chapitre 3, car le test statique rencontre des limitations sur la couverture des défauts et sur les types
de circuits testés. Les techniques statiques ne sont plus efficaces lorsque l’on traite des défauts dit "non
francs" [BEAUDOIN'03b] qui n’apparaissent que lorsque le circuit est dynamiquement activé, ce qui a tendance
à arriver de plus en plus souvent avec l’augmentation de la densité d’intégration des circuits. L’apparition de
ce type de défaut dépend de l’environnement d’application (perturbations électromagnétiques,
température, etc.), des conditions opératoires (fréquence, tension, etc.), de la durée d’utilisation du
composant (vieillissement), voire d’une combinaison de ces facteurs.
Dans certaines configurations les chemins de courant accessibles aux bornes du circuit intégré ne parcourent
pas tous les défauts et/ou doivent être émulés dynamiquement, il existe donc des configurations où il sera
Chapitre 4
159
difficile voire impossible de localiser de tels défauts. Un exemple est proposé sur la Figure 4‐28, où le défaut
simulé par un chemin résistif n’est pas parcouru par un courant qui peut être accessible à l’extérieur du
circuit. L’accès à la ligne en défaut par l’intermédiaire de l’inverseur de gauche est possible par GND ou VDD
en fonction de l’état de la porte logique, mais l’autre extrémité de la ligne n’est pas accessible puisqu’elle est
connectée à des grilles de transistors. Le courant électrique qui parcourt le défaut n’est donc pas mesurable
à l’extérieur du circuit et la localisation de cette anomalie sera compromise à l’aide de technique à base de
stimulation laser statique. Les techniques dites DLS (Dynamic Laser Stimulation) ont alors été développées
pour atteindre ce type de défauts.
Figure 4‐28. Exemple de défaut en limite de détection pour les techniques d’analyse à base de stimulation laser statique [SANCHEZ'07].
De plus, dans le cas où le CI présente une activité dynamique permanente ou aléatoire, les techniques
statiques ne peuvent pas être appliquées. En effet, le circuit sous test génère régulièrement des appels en
courant qui vont saturer l’amplificateur de mesure ou empêcher de maximiser son gain. La mesure des très
faibles variations induites par la stimulation laser va alors être très difficile et la localisation du défaut
devient impossible puisque ces très faibles variations de courant induites sur le courant de consommation
seront masquées par le courant de fonctionnement beaucoup plus important. Les problèmes de marginalités
fonctionnelles sont difficilement localisables avec ces approches statiques et de nouvelles méthodologies
ont été développées ces dernières années pour y répondre. Des travaux ont été menés, notamment au CNES
avec les travaux de thèse de K. Sanchez [SANCHEZ'07], afin de développer des techniques mettant en œuvre la
stimulation laser dynamique.
La majorité des techniques statiques a donc migré progressivement vers le domaine dynamique afin de
pallier à ces problèmes et améliorer leur sensibilité et/ou couvrir un plus grand nombre de défauts
[BEAUDOIN'03b]. Les premières approches dynamiques développées ont été des techniques photoélectriques
[ZIEGLER'87], où le circuit sous test est activé par une séquence de test (avec un testeur externe) ou
automatiquement (par exemple lorsqu’il y a des oscillateurs en anneaux) en synchronisation avec le
balayage laser. La stimulation laser va induire des perturbations électriques qui vont altérer le
fonctionnement dynamique du circuit, pouvant aller de la très faible variation des courants de
consommation et des temps de propagation des signaux, jusqu’à la mise en erreur d’un bloc logique et donc
du CI sous test. Les techniques dites dynamiques ont été développées pour observer ces très faibles
variations induites par la stimulation laser.
Chemin résistif
Chapitre 4
160
IV. La stimulation laser dynamique
L’avancée des technologies que connaît aujourd’hui l’industrie du semiconducteur conduit à de
nouveaux challenges. La complexité des circuits et des procédés de fabrication mis en place pour réduire la
taille des transistors entraîne de nouvelles problématiques. Une nouvelle catégorie de défauts dénommée
par la terminologie anglaise "soft defect" est apparue. Lorsqu’un circuit est impacté par ce type de défaut, il
va fonctionner mais pas avec les performances pour lesquelles il a été conçu. Très souvent, une
configuration statique ne suffit pas à émuler le défaut. De ce fait, les techniques telles que l’EMMI ou
l’OBIRCh ne peuvent pas être appliquées. Pour répondre à la problématique liée à la localisation de ce type
de défaut, il faut prendre en compte les marginalités de fonctionnement du circuit face à des variations
électriques ou environnementales (tension d’alimentation, fréquence d’horloge, température, etc.). Des
techniques dynamiques basées sur cette approche ont été développées. Contrairement aux techniques
statiques où le circuit peut être non fonctionnel puisqu’il faut localiser les causes directes à l’origine de la
non‐fonctionnalité, dans ce type d’analyse le CI doit être fonctionnel. Il faut localiser les causes d’une
dysfonction qui sont généralement une marginalité en température, en tension ou en fréquence.
Contrairement aux techniques statiques, les techniques dynamiques sont plus difficiles à mettre œuvre. Une
des difficultés réside dans le fait qu’il faut parvenir à configurer le circuit sous test en limite de fonctionnalité
pour que les très faibles variations induites par la stimulation laser soient suffisantes pour modifier la
fonctionnalité du circuit en le faisant basculer d’un état fonctionnel à non fonctionnel, ou l’inverse.
IV.1 Principe général
Les techniques dynamiques dites SDL (Stimulation Dynamique Laser) sont utilisées pour analyser les CI
pour lesquels le défaut n’est pas activé en mode statique (Figure 4‐29). Un testeur émule dynamiquement le
circuit sous test, puis par stimulation photoélectrique ou thermique Laser, le laser continu modifie son
fonctionnement. En effet, les deux types de stimulations induisent une variation des temps de propagation
dans les pistes métalliques ou dans les portes logiques composant le circuit [SANCHEZ '05]. Nous pouvons citer
par exemple les techniques LADA [ROWLETTE'03] pour la stimulation photoélectrique laser, ou SDL (Soft
Defect Localisation) [BRUCE'02], [MACHOUAT'08] pour la stimulation thermique laser.
Figure 4‐29. Mise en œuvre expérimentale des techniques dynamiques.
Chapitre 4
161
Les techniques dynamiques se basent sur le test fonctionnel. Pour cela, le circuit est tout d’abord caractérisé
en traçant ce que l’on appelle un shmoo, dont l'objectif est de déterminer l’impact de deux paramètres sur la
fonctionnalité du circuit. Le plus souvent, ces deux paramètres sont la fréquence de fonctionnement du
circuit sous test et la tension d’alimentation (Figure 1‐1 et Figure 3‐24). Pour chaque valeur de tension et de
fréquence choisie, un test fonctionnel est réalisé. Cette courbe donne les couples de valeur des paramètres
où le circuit est fonctionnel ou non fonctionnel. Dans la terminologie anglaise, l’état fonctionnel est dit
"pass" et l’état défaillant est dit "fail". Le shmoo donne directement et visuellement la limite de
fonctionnalité du circuit. En se plaçant à cette limite, le circuit peut basculer d’un coté à l’autre s’il subit une
stimulation externe, c’est cette propriété que les techniques SDL utilisent. Le circuit est placé à la limite de sa
fonctionnalité en le gardant fonctionnel. Lorsque le laser balaye le circuit sous test et qu’il rencontre une
zone sensible, voire défaillante, les variations temporelles induites par le laser vont rendre le circuit non
fonctionnel. Cette transition pass/fail, combinée avec les coordonnées exactes du point d’impact du laser,
donne une cartographie binaire qui peut être superposée au pattern pour localiser précisément les zones
sensibles ou défaillantes. Il est possible de réaliser cette cartographie dans le sens inverse, c'est‐à‐dire, le
circuit est placé à sa limite de fonctionnalité mais en le gardant non fonctionnel et on teste lorsque le laser le
rend fonctionnel. Ce type de test peut se faire de deux manières : le testeur et le déplacement du laser sont
synchrones ou asynchrones. Pour la première, l’horloge de pixel est utilisée pour déclencher le testeur, donc
le temps de stimulation d’un pixel correspond à une séquence de test complète. Mais ces techniques sont
plus généralement utilisées de façon asynchrone pour des contraintes de temps d’acquisition. L’utilisation
d’un shmoo est très répandue dans le domaine de la microélectronique, par exemple pour étudier les
variations d’un procédé de fabrication [BAKER'97].
Plusieurs approches ont été proposées sur ce thème. On trouve notamment la technique RIL (Resistive
Interconnexion Localization) [COLE JR'01] qui a été mise en œuvre pour localiser les vias et les contacts
résistifs à l’origine d’une défaillance fonctionnelle. Par la suite, la technique RIL s’est étendue à la localisation
d’un plus grand nombre de défauts. De nouvelles techniques sont apparues telles que la technique SDL (Soft
Defect Localization) [BRUCE'02] qui utilise l’effet thermique du laser ou encore, la technique LADA
[ROWLETTE'03] qui utilise l’effet photoélectrique du laser. Basées sur la même approche, des techniques
complémentaires ont été proposées afin de piloter d’autres paramètres que l’état de fonctionnement du
circuit. C’est notamment le cas de la technique DVM (Delay Variation Mapping) [SANCHEZ '05] qui propose de
localiser le défaut par une mesure du temps de propagation lorsque le circuit défaillant est stimulé par un
laser thermique ou photoélectrique. Toutes ces techniques utilisant un shmoo avec une frontière pass/fail
peuvent être regroupées sous la dénomination de technique SDL [LIAO'06].
IV.2 Les techniques dérivées
IV.2.a La technique DVM
La technique DVM [SANCHEZ'05a] diffère des techniques SDL par son système de mesure puisque ce
n’est pas du test fonctionnel qui est réalisé mais plutôt une mesure temporelle. En effet, à chaque pixel
balayé une séquence de test est envoyée au circuit et en même temps une référence temporelle propre au
testeur (ne pouvant donc pas être perturbée par le laser) est générée. Cette technique cartographie le retard
entre le signal de déclenchement et une des sorties du circuit sous test (Figure 4‐30). La valeur de ce retard
Chapitre 4
162
varie selon la position du faisceau laser. La mesure ne peut pas être réalisée avec un testeur classique car les
variations engendrées sont de l’ordre de la picoseconde à la nanoseconde. Un dispositif de mesure
temporelle (Figure 4‐31) mesure précisément le retard de propagation avec une résolution de l’ordre de la
picoseconde. Ce dispositif permet également l’acquisition simultanée de la position du faisceau laser et de la
mesure du retard, de cette façon une cartographie est facilement obtenue. De la même façon, la fréquence
peut être mesurée. Par rapport aux techniques présentées précédemment, la technique DVM présente
l’avantage de pouvoir mesurer précisément des retards de l’ordre de la picoseconde induits par le laser et de
nuancer l’effet du laser sur les mesures temporelles, alors que les autres techniques basées sur une analyse
fonctionnelle sont incapables de quantifier le retard induit.
Figure 4‐30. Principe de la technique DVM [DOUIN'08, SANCHEZ '05].
Figure 4‐31. Mise en œuvre expérimentale de la technique DVM [DOUIN'08, SANCHEZ '05].
La Figure 4‐32 illustre la mise en œuvre de la technique DVM sur une chaîne d’inverseurs. Les pixels noirs
représentent une avance du signal de sortie tandis que l'effet contraire est représenté par les pixels blancs.
La technique permet la localisation des transistors NMOS et PMOS qui ne répondent pas de la même façon à
la SPL [SANCHEZ'05b].
Chapitre 4
163
Figure 4‐32.Layout de la structure testée (gauche) et résultat de la cartographie DVM (droite) [DOUIN'08, SANCHEZ'05b].
IV.2.b La technique LADA
La technique LADA est qualitativement similaire aux techniques SDL mais est différente en termes
d’approche et d’application. Contrairement aux techniques dynamiques traditionnelles, celle‐ci donne la
possibilité d’isoler rapidement des chemins de signaux critiques et les structures correspondantes qui sont
supposées être dépourvues de défaut process.
Malgré des différences dans la mise en œuvre et la physique sous‐jacente, le concept de cette technique a
été exploré pour la première fois en pratique par Pronobis et Burns [PRONOBIS'82, BURNS'84] au début des
années 80 et ensuite par d’autres [BROWN'90] en utilisant des lasers pulsés et de longueur d’onde dans le
domaine du visible. Le principe consiste à polariser le circuit sous test en limite de fonctionnement proche
de la frontière pass/fail (Figure 1‐1 et Figure 3‐24), dans cette configuration des faibles perturbations dans le
timing du chemin critique engendrées par le laser vont faire basculer le produit du côté pass ou fail.
Avec la technique LADA, un laser continu proche IR est balayé sur la surface de la puce pendant que le
testeur boucle sur un pattern de test, ou alors, il est positionné précisément sur un nœud suspect. Le
principe de cette technique est que le laser perturbe temporairement les caractéristiques des transistors de
sorte que le temps de propagation des signaux traversant la structure illuminée change de façon contrôlée
et répétitive.
Malgré les déclarations faites dans la littérature concernant les effets de photocourants indésirables [COLE
JR'01], l’utilisation d’un laser photoélectrique est considérée comme préférable, plutôt qu’un laser
thermique, pour produire des changements de timing dans les technologies actuelles. Ceci est une des
principales distinctions entre les approches SDL et LADA.
Chapitre 4
164
L’image de gauche de la Figure 4‐33 représente l’image laser du circuit sous test et l’image de droite la
cartographie LADA associée [DOUIN'08]. Le circuit sous test est un microprocesseur de technologie 130nm.
Ce dernier est placé en limite de fonctionnalité dans une configuration non fonctionnelle. Les pixels blancs
de la cartographie LADA localisent spatialement la zone où le circuit passe d’un état non fonctionnel à un
état fonctionnel. Cette zone correspond à une structure de commande de l’horloge dont les variations
temporelles induites par le laser modifient la fonctionnalité du circuit.
Figure 4‐33. Exemple de localisation de défaut par la technique dynamique LADA [ROWLETTE'03].
V. Utilisation d’un laser modulé
Il est parfois difficile d’interpréter une cartographie obtenue par SDL parce que, par exemple, dans
certains cas tous les vecteurs de la séquence de test sont sensibles. Il n’est par conséquent pas évident de
distinguer parmi les structures sensibles apparaissant sur la cartographie, celles qui sont liées au défaut ou
non. L’utilisation d’un laser modulé plutôt qu’un laser continu donne la possibilité de stimuler le circuit
uniquement pour des vecteurs spécifiques ou des groupes de vecteurs. Il devient alors possible de relier la
structure sensible à des vecteurs de test et donc à la fonction défaillante. Pour cela il faut être capable de
contrôler le temps d’exposition du CI au laser.
Imaginons le cas où un seul vecteur parmi toute la séquence de test est à l’origine de la faute. Si on utilise un
laser continu, un premier vecteur de la séquence de test va devenir fail. Par conséquent, d’autres vecteurs
vont devenir également sensibles (c'est‐à‐dire potentiellement défaillant sous stimulation laser) à la suite du
premier, et l’erreur va alors se propager de vecteur en vecteur. Le résultat du test va être fail rendant
impossible l’identification du vecteur à l’origine de la faute (cela est d’autant plus vrai pour des séquences de
test avec des boucles imbriquées). Si on utilise un laser modulé, seul le vecteur à l’origine de la défaillance va
être illuminé. Il y a alors deux cas de figure possible. Soit les vecteurs sensibles qui suivent le vecteur illuminé
deviennent également fail car la faute se propage le long du chemin emprunté par le signal, soit ils restent
Chapitre 4
165
pass faute d’un apport d’énergie suffisant pour que leur fonctionnalité bascule de pass vers fail. Dans ces
deux cas de figure nous connaissons le vecteur à l’origine de la propagation de faute et nous pouvons
corréler cet effet à une ou des structures du CI.
Des travaux ont déjà été réalisés sur la stimulation laser impulsionnelle, l’injection de faute [DOUIN'08] et sur
le laser modulé en mode faible perturbation [DEYINE'11]. En réalité, la mise en œuvre et les applications des
deux techniques sont différentes. La stimulation laser impulsionnelle sera abordée en détail dans le
paragraphe suivant mais nous pouvons d’ores et déjà donner quelques éléments de comparaison des deux
techniques. En effet, la durée d’impulsion du laser impulsionnel varie de la picoseconde à la femtoseconde,
alors que pour le laser modulé la durée minimale est de l’ordre de la nanoseconde. Les impulsions très
courtes du laser impulsionnel limitent la diffusion des porteurs et améliorent la résolution. Quant au laser
modulé, il est possible de modifier la durée de modulation (c'est‐à‐dire choisir le nombre de vecteurs de test
illuminé) et donc d’adapter la durée d’illumination de manière synchrone avec la séquence de test. On garde
également la possibilité d’utiliser le laser en continu. D’autre part, les lasers impulsionnels sont utilisés pour
produire, comme nous l’avons dit, des impulsions très courtes mais de grande énergie qui peuvent être
utilisées pour faire de l’injection de fautes, détecter des SEU [ESSELY'07], ou bien simuler l’impact d’ions
lourds ou de neutrons atmosphériques [DOUIN'06, POUGET'98]. Quant au laser modulé, il met en jeu des
puissances laser faible, et engendre donc de faibles perturbations ce qui présente le double avantage de
localiser des faibles variations induites par le laser et qu’il n’y ait pas de risques de dégrader le circuit sous
test.
VI. La stimulation laser impulsionnelle
Les méthodologies à base de stimulation photoélectrique laser que nous avons présentées jusqu’ici
sont mises en œuvre avec une source laser continue, mais elles peuvent aussi l’être avec un laser
impulsionnel. Dans le cadre de ce paragraphe, nous allons nous consacrer uniquement à ces derniers qui
induisent des courants transitoires dans le circuit sous test.
VI.1 Présentation
De nouvelles méthodologies utilisant un laser impulsionnel ont été développées ces dernières années.
Ce dernier délivre des impulsions lumineuses ultracourtes dont la durée peut varier jusqu'à une dizaine de
femtosecondes. L’utilisation de ces impulsions lumineuses permet de générer une quantité de paires
électron‐trou limitée dans l’échantillon. De cette façon, si la fréquence de répétition des impulsions est
choisie de manière appropriée, le circuit peut évacuer toutes les charges en excès avant de recevoir
l’impulsion suivante. Le phénomène de saturation est ainsi évité. L’intérêt de l’utilisation d’un laser
impulsionnel est donc de générer dans le circuit des transitoires de tension ou de courant relativement
courts.
Nous allons dans la suite de ce paragraphe décrire les principaux paramètres et mécanismes de collection de
charges de la stimulation photoélectrique laser.
Chapitre 4
166
VI.1.a Le taux de génération
La SPL impulsionnelle est basée sur la création de photocourants transitoires dans le circuit sous test.
Ces derniers tiennent leurs origines physiques dans la génération de paires électron‐trou par le faisceau laser
dans le semiconducteur. Cette génération de porteurs excédentaires se caractérise par un taux de
génération G (paires.cm‐3.s‐1) [POUGET'00a] :
G r, t, zE
E / ²e
²
² e²
² e Equation 4‐6
où α est le coefficient d’absorption, Eph l’énergie du photon, ω0 le col du faisceau, E0 l’énergie par impulsion,
τ la durée d’impulsion laser et ti l’instant d’arrivée de l’impulsion laser. Tous ces termes ont une importance
dans la génération de porteurs et nous allons en décrire quelques uns plus en détails.
VI.1.b La longueur d’onde et le coefficient d’absorption
La longueur d'onde est l’un des paramètres les plus importants dans l'expression du taux de
génération puisqu’on la retrouve dans plusieurs termes. Tout d’abord, de façon explicite dans le terme Eph
(eV) qui est l’énergie du photon et qui s’exprime de la façon suivante :
Eλ Equation 4‐7
où h est la constante de Planck, c la vitesse de la lumière et λ la longueur d’onde. Nous la retrouvons aussi de
façon implicite dans le coefficient d’absorption α puisqu’elle définit surtout le processus d’absorption. Les
photons sont absorbés au cours de leur propagation dans le silicium selon deux processus : l’absorption un
photon, abordée dans le chapitre 1, et l’absorption deux photons. L’absorption deux photons présentée sur
la Figure 4‐34 est un phénomène non linéaire, qui nécessite la contribution de deux photons d’énergie
inférieure à celle de la BI pour créer une paire électron‐trou. Le premier photon excite un électron de la BV
puis un deuxième photon de même énergie termine le processus pour le placer dans la BC. L’absorption
deux photons n’est donc plus régie par le coefficient α mais par le coefficient d’absorption non linéaire noté
β. L’avantage de l’absorption non linéaire est que l’on peut utiliser des longueurs d’ondes inférieures à la BI
du silicium, qui sont donc quasiment transparentes pour celui‐ci améliorant ainsi les analyses par la face
arrière. L’inconvénient est que la probabilité d’apparition de ce phénomène est très faible puisqu’il se
produit lorsque deux photons d’énergie inférieure à celle du gap, mais supérieure à la moitié de ce dernier
(Egap/2 ≤ Eph < Egap), arrivent au même instant sur l’échantillon. De plus, ce phénomène nécessite une très
forte densité d'énergie dans la zone à activer pour que la concentration de photons incidents soit très
importante et que ce phénomène devienne décelable [XU'99]. Cela est rendu possible avec d'une part des
impulsions laser ultracourtes (de l’ordre de la femtoseconde), et des énergies par impulsion importantes
(quelques nanojoules) au point de focalisation. La génération étant mieux localisée au point de focalisation,
il est possible de cartographier le composant dans les trois directions x, y et z [RAMSAY'03, WAN'07,
MCMORROW'04]. Avec ce processus d'absorption, il est envisageable de définir des volumes sensibles pour les
événements singuliers (domaine des effets des radiations) ou encore de localiser des défauts situés en
profondeur dans le silicium (domaine de l'analyse de défaillance).
Chapitre 4
167
Figure 4‐34. Processus d’absorption non linéaire [Douin'08].
VI.1.c La durée d’impulsion
Comme dans le cas de la stimulation statique, la forme temporelle du taux de génération est
gaussienne. On définit la durée d’impulsion τ comme étant la demie largeur à 1/e de la gaussienne. De plus,
l’instant d’arrivée de l’impulsion sur le circuit est contrôlé par le terme ti, c'est à dire que le maximum du
taux de génération sera atteint à cet instant. La durée d’impulsion définit la résolution temporelle de la
technique d’analyse. En effet, si nous voulons perturber ou sonder le circuit durant un temps prédéfini,
comme par exemple un seul cycle d’horloge, plus la durée d’impulsion sera courte plus nous pourrons tester
des circuits fonctionnant à des fréquences élevées (plusieurs GHz). Par exemple, avec une durée d’impulsion
de 1ps nous pouvons tester des circuits fonctionnant à 1THz. De plus, selon la durée d'impulsion, les
mécanismes de collection de charges sont différents. Ainsi, l'utilisation de durées d'impulsion laser
ultracourtes (< 30ps) peut être un avantage pour certains cas d'analyse et des durées d’impulsion plus
longues (> 30ps) un avantage pour d’autres cas. Cependant, la durée d'impulsion est conditionnée
principalement par le prix d’achat de la source laser. Plus la durée d’impulsion est courte plus la source laser
est chère. Outre le prix, l'entretien, la durée de vie et la complexité de pilotage sont également des
paramètres qui conditionnent le choix d'une source laser. Il existe un large panel de sources laser
impulsionnelles couvrant des durées de 10fs à plusieurs centaines de nanosecondes.
En réalité, un faisceau laser est constitué de plusieurs composantes spectrales. Lorsqu’il n’y a pas de relation
de phase entre ces modes, le laser fonctionne alors en mode continu. Lorsque l’on impose une relation de
phase entre les modes longitudinaux d'une cavité laser on obtient des impulsions, dont les durées minimales
sont de l'ordre de quelques dizaines de femtosecondes. Il est notamment possible d'obtenir dans ce cas des
puissances crêtes beaucoup plus importantes que dans le cas d'un laser continu et de mettre en œuvre des
études dynamiques sur des mécanismes ultra‐rapides. Les principaux constructeurs de lasers impulsionnels
fournissent maintenant des produits compacts et faciles d’utilisation, pouvant être utilisés dans un
environnement industriel [LEWIS'02a].
Chapitre 4
168
VI.2 Les apports de la stimulation impulsionnelle
Dans le cas où le circuit sous test est en mode statique et est polarisé dans son mode défaillant, des
impulsions lumineuses vont éclairer le circuit à une fréquence choisie de façon à ce qu’il puisse évacuer
toutes les charges en excès avant de recevoir l’impulsion suivante. L’intérêt d’utiliser d’un laser impulsionnel,
réside donc dans le fait que l’énergie moyenne déposée sur l’échantillon est relativement faible, et le
phénomène de saturation est ainsi évité. D’autre part, une détection synchrone peut être utilisée afin
d’augmenter de manière significative la sensibilité du dispositif [BEAUCHENE'04].
Dans le cas où le circuit fonctionne en mode dynamique, l’intérêt de le stimuler avec un faisceau laser
impulsionnel réside dans la résolution temporelle [LEWIS'02b]. En effet, si un laser impulsionnel de durée
d’impulsion de l’ordre de la picoseconde est utilisé et est synchronisé avec une précision de l’ordre de la
nanoseconde, alors la résolution temporelle sera de l’ordre de la nanoseconde. Il est notamment
particulièrement intéressant de synchroniser le faisceau laser avec les commutations du circuit. Ce type de
méthode peut être utilisé pour injecter de manière dynamique des erreurs dans un circuit afin de valider, par
exemple, des systèmes de correction d’erreur aux niveaux matériel et logiciel (hardware et software). Une
autre application concerne la possibilité de simuler expérimentalement, avec une impulsion lumineuse ultra‐
courte, les effets d’ions lourds sur les circuits et les systèmes électroniques. Différents dispositifs ont été mis
en place, notamment la plateforme ATLAS du laboratoire IMS [POUGET'00a]. Ces outils sont complémentaires
aux accélérateurs de particules généralement utilisés pour évaluer la sensibilité des CI aux ions lourds.
Contrairement aux accélérateurs de particules, ils permettent d’obtenir des informations temporelles et
spatiales sur la sensibilité aux radiations ionisantes du circuit sous test.
VI.3 Calibration d’un modèle existant et simulations*
VI.3.a Calibration du modèle
Le modèle utilisé est tiré des travaux d’A. Douin [DOUIN'05] et est présenté sur la Figure 4‐35. La
source de courant simule la génération de photocourant et son profil temporel est une double exponentielle
(le temps de montée est de l’ordre de la durée de l’impulsion laser, soit 30ps, le temps de descente décrit la
diffusion des porteurs, soit 100ps) dont la largeur du pulse est de 30ps et cadencée à 20MHz. Q simule le
transistor NPN parasite que nous avons étudié dans le chapitre 2. La petite capacité CGB améliore la réaction
de la capacité grille‐substrat du transistor. De plus, un réseau substrat composé de deux résistances et d’une
capacité ajuste le courant de substrat, et la branche RB‐CB représente le temps de relaxation du circuit (de
l’ordre de la picoseconde). Enfin, R contrôle la réponse du substrat et représente le chemin de conduction à
travers ce dernier depuis le drain vers ses contacts. Ce réseau passif est un élément clé du modèle car il
contrôle le potentiel du nœud de substrat interne. Le modèle pour un transistor PMOS est identique, si ce
n’est que le transistor bipolaire est de type PNP.
*Une partie de ces travaux a été supportée par le projet MADISON
Chapitre 4
169
Figure 4‐35. Modèle d’un transistor NMOS soumis à SPL impulsionnelle.
VI.3.b Simulation d’un inverseur
Nous avons implémenté ce modèle sur la structure de test comportant un inverseur que nous avons
présenté dans le chapitre 2 (Figure 2‐54), de façon à obtenir des simulations de premier ordre et essayer
d’étudier le comportement de cette structure si nous la soumettions à une SPL impulsionnelle, déterminer la
valeur Ilaser de la source de courant pour voir apparaître un effet du au laser, et corréler ces simulations à des
résultats de mesures réalisées sur la plateforme Méridian IV.
D’après les résultats présentés dans le deuxième paragraphe de ce chapitre, nous savons que le spot laser a
un diamètre théorique de 1,7µm mais que la surface irradiée est en réalité bien plus importante. Pour cette
raison, et parce que cela a aussi été réalisé dans les travaux de C. Godlewksi [GODLEWSKI'09], nous avons
essayé de reproduire cet effet en simulation. Pour cela nous considérons que lorsque le spot laser est
positionné sur le transistor NMOS (respectivement le transistor PMOS) ce dernier est donc irradié par 85%
de la puissance laser, et que le transistor PMOS (respectivement le transistor NMOS) est également irradié
mais dans une moindre mesure (Figure 4‐36).
Grille
Drain
Source
Q
CGB
(3 fF)
Ilaser
R(100 Ω)
Substrat
Substrat interne
RB
(100 Ω)
CB
(10 fF)
Chapitre 4
170
Figure 4‐36. Layout de la structure et simulation du profil gaussien du spot laser.
Lorsque le laser impulsionnel est focalisé sur le transistor NMOS, la valeur minimum pour observer une
perturbation est Ilaser = 8mA. Les résultats des simulations sont présentés sur la Figure 4‐37 et la Figure 4‐38.
Si l’on diminue la tension d’alimentation VDD à 0,8V, la valeur minimum pour voir une perturbation en sortie
de la structure est Ilaser = 5mA. Nous avons donc besoin de moins d’énergie laser pour voir une perturbation
apparaître en sortie de la structure.
Figure 4‐37. Simulation de l’effet de la SPL impulsionnelle du transistor NMOS sur l’entrée (courbe du haut) et la sortie (courbe du bas) de l’inverseur avec une impulsion laser toutes les 50ns (fréquence du laser = 20MHz)
jusqu’à 250ns.
Chapitre 4
171
Figure 4‐38. Zoom de la Figure 4‐37 autour de 50ns par rapport à l’impulsion (courbe du bas).
Lorsque le laser impulsionnel est focalisé sur le transistor PMOS, la valeur minimum pour observer une
perturbation en sortie de la structure est Ilaser = 12mA. Les résultats des simulations sont présentés sur la
Figure 4‐39 et la Figure 4‐40. Si l’on diminue la tension d’alimentation VDD à 0,8V, la valeur minimum pour
voir une perturbation est Ilaser = 7mA. Comme dans le cas du transistor NMOS, nous avons donc besoin de
moins d’énergie laser pour voir une perturbation apparaître en sortie de la structure.
Figure 4‐39. Simulation de l’effet de la SPL impulsionnelle du transistor PMOS sur l’entrée (courbe du haut) et la sortie (courbe du bas) de l’inverseur avec une impulsion laser toutes les 50ns (fréquence du laser = 20MHz)
à partir de 250ns.
Chapitre 4
172
Figure 4‐40. Zoom de la Figure 4‐39 autour de 300ns par rapport à l’impulsion laser (courbe du bas).
Nous supposons qu’il faut apporter plus d’énergie lorsque le laser est pointé sur le transistor PMOS pour voir
apparaître une perturbation en sortie de la structure parce que son WxL est plus important que celui du
transistor NMOS : W PMOS x L PMOS = 2,9 x 1,2 = 3,48 et W NMOS x L NMOS = 2,2 x 1,2 = 2,64 < W PMOS x L PMOS.
En résumé (Figure 4‐41), si nous stimulons cet inverseur avec un laser photoélectrique continu nous
obtenons des variations paramétriques sur la sortie, difficilement mesurables (voir chapitre 2). Par contre, si
nous stimulons cet inverseur avec un laser photoélectrique pulsé, nous observons des défauts de
fonctionnalité sur la sortie (changement d’état).
Laser continu Laser impulsionnel
Figure 4‐41. Représentation schématique des effets induits sur la sortie de l’inverseur dans le cas d’une stimulation photoélectrique laser continu ou impulsionnel (pas à l’échelle).
Signal d’entrée
Signal de sortie
Signal d’entrée
Signal de sortie
Pulses laser
Chapitre 4
173
VI.3.c Simulation d’une chaîne d’inverseurs
Cette structure de test est une chaîne de 128 inverseurs qui a été conçue dans le but de caractériser la
propagation d’une perturbation engendrée par le laser, ainsi que l’impact d’une stimulation photoélectrique
avec un laser impulsionnel sur la propagation d’un signal. Le nombre d’inverseurs étant pair, la sortie est
identique à l’entrée (Figure 4‐42).
Figure 4‐42. Schéma de la chaine d’inverseurs.
D’après les résultats présentés dans le deuxième paragraphe de ce chapitre, nous savons que le spot laser a
un diamètre théorique de 1,7µm, mais que la surface irradiée est en réalité bien plus importante. Comme
pour le cas de l’inverseur (paragraphe précédent), nous avons essayé de reproduire cet effet en simulation.
Pour cela nous considérons que le spot laser est positionné sur le 64ème inverseur qui est donc irradié par
85% de la puissance laser, et que les transistors environnants sont irradiés dans une moindre mesure (Figure
4‐43). Une tension constante nulle est appliquée en entrée de la structure.
Figure 4‐43. Layout de la chaine d’inverseur et simulation du profil gaussien du spot laser.
Chapitre 4
174
La valeur minimum pour observer une perturbation en sortie de la structure est Ilaser = 41mA, ce qui est bien
plus important que pour l’inverseur. Ceci peut peut‐être s’expliquer par le fait qu’il y a de nombreux
inverseurs à traverser pour aller jusqu’en sortie de la chaine, par conséquent le nombre de transistors
irradiés est beaucoup plus important. Nous pouvons donc émettre une hypothèse quant à une relation entre
le nombre de transistors que doit traverser la perturbation et la puissance laser, mais aussi entre la taille des
transistors et la puissance laser. Les résultats des simulations sont présentés sur la Figure 4‐44 et la Figure
4‐45. A chaque impulsion laser, plusieurs changements d’états successifs apparaissent, ce qui montre que la
perturbation se propage jusqu’à la sortie de la structure.
Si l’on diminue la tension d’alimentation VDD à 0,8V, la valeur minimum pour observer une perturbation est
Ilaser = 35mA. Là encore nous avons donc besoin de moins d’énergie laser pour voir une perturbation
apparaître en sortie de la structure.
Figure 4‐44. Simulation de l’effet de la SPL impulsionnelle du 64ème inverseur sur l’entrée (courbe du haut) et la sortie (courbe du bas) de la chaine d’inverseurs avec une impulsion laser toutes les 50ns (fréquence du
laser = 20MHz) à partir de 50ns (courbe du haut).
Figure 4‐45. Zoom de la Figure 4‐45 autour de 50ns par rapport à l’impulsion laser.
Bien que cette valeur en courant Ilaser soit abstraite, cette étude montre qu’il existe un seuil à partir duquel
nous arriverons à générer un changement d’état en sortie de la structure. Nous allons tenter dans le
paragraphe suivant de corréler ces simulations à des mesures sur silicium.
Chapitre 4
175
VI.4 Mesures sur les plateformes ATLAS et Méridian IV
VI.4.a Présentation des plateformes
Plateforme ATLAS
La plateforme ATLAS (Analysis Test LASer) du laboratoire IMS est ce que l’on appelle une plateforme
full custom, ce n’est pas un équipement commercial. C'est une plate‐forme instrumentale ouverte,
construite en associant des outils de recherche de pointe et des techniques à base de laser, d'optique et de
test d'électronique. Cette plateforme présente de très bonnes performances pour l’analyse optique et le test
de CI, ainsi que pour les techniques à base de faisceau laser, en utilisant des méthodes développées en
étroite collaboration avec les fabricants de dispositifs et les utilisateurs. Cette plateforme est dédiée à la
stimulation laser impulsionnelle picoseconde et femtoseconde avec des longueurs d’onde variant de 400 à
2500nm (Figure 4‐46).
Figure 4‐46. Chaine laser paramétrique amplifiée femtoseconde.
Plateforme Méridian IV
La plateforme Méridian (Figure 4‐47), est un système commercial semblable à l’iPHEMOS mais fourni
par un équipementier différent, à savoir DCG Systems. Toutes les techniques traditionnelles comme
l’OBIRCh, l’OBIC et l’EMMI y sont intégrées, mais en plus de cela un laser impulsionnel picoseconde y a été
intégré.
Figure 4‐47. Plateforme Méridian IV, DCG Systems.
Chapitre 4
176
VI.4.b Mesures sur l’inverseur
Plateforme Méridian IV
Nous avons essayé de soumettre à stimulation laser impulsionnelle la structure de test comportant un
inverseur que nous avons présenté dans le chapitre 2 (Figure 2‐54), de façon à corréler ces mesures aux
résultats de simulation présentées dans le paragraphe précédent. Pour rappel, nous avons observé en
simulation qu’il existe un seuil à partir duquel nous arrivons à générer des défauts de fonctionnalité sur la
sortie (changement d’état) (Figure 4‐39).
La zone balayée par le laser est l’inverseur (voir rectangle rouge sur la Figure 4‐48). La durée d’impulsion du
laser est de 30ps et la fréquence de l’oscillateur laser varie de 1 à 20MHz. Dans une telle configuration nous
n’avons obtenu aucuns résultats contrairement aux simulations, surement parce que la tête optique de
l’équipement n’était, au moment des mesures, pas optimisée et par conséquent la puissance laser pas assez
élevée.
Figure 4‐48. Zone de la structure comportant l’inverseur balayée par le laser.
Le laser a ensuite été utilisé en mode continu pour tenter d’observer un effet en sortie de la structure. Avec
une polarisation statique en entrée de la structure, aucune interaction n’a été visualisée. En appliquant un
signal carré périodique, nous avons mesuré le courant de consommation aux bornes de l’alimentation de
l’inverseur en fonction de la position du laser et pour différentes fréquences en entrée. Les cartographies
obtenues sont représentées sur la Figure 4‐49. Nous observons une modulation des niveaux bas en sortie de
la structure.
Pour obtenir des résultats intéressants plusieurs améliorations seraient à apporter. Dans notre cas le setup
électrique de mesure n’est pas adapté en raison des capacités de couplage et du câblage. Un setup dédié aux
mesures des courants transitoires devrait plutôt être mise en œuvre.
Chapitre 4
177
Figure 4‐49. Cartographies en fonction de la fréquence du signal d’entrée de la structure et pour un balayage laser de 508µs/pixel à environ 18mW de puissance.
Plateforme ATLAS
Nous avons choisi de ne pas tester cette structure sur la plateforme ATLAS, car elle ne contient pas de
protection aux ESD et est donc extrêmement fragile. Cette plateforme n’étant pas optimisée en termes de
protection aux ESD il n’était pas envisageable de parvenir à faire une mesure sans détruire la structure.
VI.4.c Mesures sur la chaine d’inverseurs
Plateforme Méridian IV
Nous avons essayé de soumettre à stimulation laser impulsionnelle la structure de test comportant
une chaine d’inverseurs que nous avons présentée au début de ce paragraphe (Figure 4‐42), de façon à
corréler ces mesures aux résultats de simulation présentées dans le paragraphe précédent. Pour rappel,
nous avons observé en simulation qu’il existe un seuil à partir duquel nous arrivons à générer un
changement d’état en sortie de la structure (Figure 4‐44).
La zone balayée par le laser est toute la chaine d’inverseur à l’objectif 20X, et son extrémité à l’objectif 100X
(voir les rectangles rouge sur la Figure 4‐50). Contrairement aux simulations, dans une telle configuration
nous n’avons obtenu aucune interaction en sortie de la chaine que l’entrée soit statique ou dynamique. Ceci
s’explique, d’une part, par le fait (comme nous l’avons dit dans le paragraphe précédent) que la puissance
laser n’est pas maximale, et d’autre part, parce que la sortie de la structure est bufferisée et filtre les
transitoires.
Chapitre 4
178
Figure 4‐50. Zone de la structure comportant la chaine de d’inverseurs balayée par le laser à l’objectif 20X (gauche) et 100X (droite).
Plateforme ATLAS
Nous avons ensuite testé cette même structure sur la plateforme ATLAS. Bien qu’ayant pris soin
d’augmenter la puissance laser petit à petit, nous avons à chaque essai détruit la structure. Cette structure
semble être trop sensible pour pouvoir obtenir des résultats par SPL impulsionnelle. Par contre, après avoir
détruit la structure nous avons réalisé une cartographie pour localiser la structure défaillante (Figure 4‐51),
et deux portes logiques ont été identifiées. Grâce au logiciel PULSWORKS développé par la société Pulscan
[PULSCAN] et permettant d’analyser les données issues des cartographies, nous avons pu extraire le temps de
propagation entre les deux portes (Figure 4‐52).
Figure 4‐51. Cartographie suite à une SPL de la chaine d’inverseurs.
Chapitre 4
179
Figure 4‐52. Mesure du temps de propagation entre les deux portes logiques défaillantes.
VII. Conclusion
Au début de ce chapitre nous avons présenté les effets de la SPL sur les capacités MOS. Il s’avère que
le laser photoélectrique peut être un moyen utile de quantifier la quantité de dopants qui a diffusé su
substrat vers l’oxyde. Des travaux sont en cours au moment de la rédaction de ce manuscrit et d’autres
seront encore à mener pour explorer d’avantage cette piste. Nous montrons à travers cette étude que le
laser photoélectrique peut être utilisé comme un outil de caractérisation et pas seulement comme un outil
de localisation de défaut.
D’autre part, les techniques optiques statiques sont aujourd’hui assez bien maitrisées et sont couramment
utilisées dans les laboratoires d’analyse de défaillances. Mais l’évolution des technologies et la complexité
des circuits ont vu apparaître une nouvelle catégorie de défauts pour laquelle ces techniques ne peuvent
plus être utilisées. De nouvelles techniques optiques dynamiques ont donc émergé et ont fait leur preuve
dans la localisation de ce type de défaut. La mise en œuvre de l’ensemble de ces techniques optiques
respectivement statiques et dynamiques a été exposée dans ce chapitre, complétant ce qui avait déjà été
présenté dans le premier chapitre de ce manuscrit.
Chapitre 4
180
Dans les CI numériques, les perturbations induites par les stimulations laser thermique ou photoélectrique
ont un effet sur les temps de propagation des signaux à travers des interconnexions ou des portes logiques
CMOS. Le fonctionnement des CI est par conséquent perturbé et en fonction de leur sensibilité, de la
présence d’un défaut, ou de la configuration électrique, leur temps de réponse va diminuer ou augmenter
sous stimulation laser. Pour les technologies récentes (< 120nm) le temps de propagation des signaux n’est
plus négligeable et est même devenu prédominant. La moindre anomalie va donc avoir des conséquences
immédiates sur le temps de propagation des signaux et sur le fonctionnement global du circuit sous test. Les
techniques d’analyse par stimulation laser thermique dynamique permettent d’identifier les zones de
faiblesse qui induisent une anormalité dans une certaine plage de fonctionnement (tension, fréquence,
température, etc.) mais pas une défaillance complète du circuit, dans ce cas on parle de marginalité de
fonctionnement. De la même façon, les techniques de stimulation photoélectrique laser dynamiques sont
principalement mises en œuvre pour mettre en évidence des anomalies de conception ou des défauts dans
les zones actives des circuits.
Cette notion de marginalité est un des éléments clé de la mise en œuvre de la stimulation laser dynamique.
Il est nécessaire que le circuit à analyser soit fonctionnel (ou au moins fonctionnel dans une certaine plage)
pour pouvoir lui appliquer une stimulation dynamique. Si le circuit est totalement non fonctionnel et ne peut
pas être activé dynamiquement, nous ne pourrons pas effectuer d’analyse dynamique. Dans ce cas, seule
une analyse statique pourra être réalisée.
Les techniques dynamiques et statiques sont donc parfaitement complémentaires. Les techniques
dynamiques permettent d’étendre le champ de défauts qu’il est possible d’adresser et d’élargir ainsi la
palette des techniques à base de stimulation laser dédié à la localisation de soft defect qui induisent des
marginalités de fonctionnement.
Avec un laser modulé ou impulsionnel, il est possible d’obtenir une perturbation beaucoup plus faible ne
modifiant pas l’état logique interne du composant. Dans ce cas, les photocourants induits sont partiellement
masqués par le courant de fonctionnement du CI et une instrumentation adaptée doit être utilisée pour
mesurer ces courants de type OBIC. Il est également possible de retirer une information dynamique sur les
photocourants induits comme leurs temps de propagation et de transition [STAMM'92].
181
Conclusion et perspectives
n travail a été mené pour essayer de mieux appréhender les résultats obtenus dans le cadre de la
stimulation photoélectrique laser, mais aussi et surtout pour bien évaluer le potentiel de cette
technique pour les applications en laboratoire d’analyse de défaillance. Toutes les techniques d’analyse de
défaillance présentées dans le premier chapitre sont complémentaires, faciles à mettre en œuvre et
permettent d’obtenir des localisations précises. Il était nécessaire d’approfondir notre savoir‐faire en
matière de stimulation photoélectrique laser pour augmenter nos capacités en termes de localisation de
défaut. C’est dans ce cadre que cette thèse s’inscrit et nous permet d’étoffer le panel de techniques dont
nous disposons.
Pour cela, nous avons dans un premier temps apporté des explications sur l’interaction du laser
photoélectrique avec les dispositifs élémentaires. Dans ce cadre, nous avons présenté les différentes
réponses à une stimulation photoélectrique laser statique de certains éléments constitutifs d’un circuit
intégré comme une diode, un transistor ou un inverseur. Il s’avère que les mécanismes induits par le faisceau
laser dans le circuit sont particulièrement complexes, et peuvent se traduire par des manifestations
différentes selon, par exemple, la position du faisceau laser sur la structure. Nous nous sommes également
intéressés à la modélisation de l’interaction laser photoélectrique‐dispositifs élémentaires. Les modèles
développés permettront de traiter par simulation des cas plus compliqués, ouvrant ainsi la voie aux cas
encore plus complexes des circuits intégrés. Cette modélisation a été possible suite à la compréhension des
phénomènes physiques qui se produisent dans le circuit intégré. Ceci nous a permis de mieux exploiter les
résultats expérimentaux qui sont présentés dans les chapitres 3 et 4.
Les travaux futurs devraient être consacrés à concevoir une deuxième version de la structure de test
comportant l’inverseur que nous avons présentée, en tenant compte des améliorations que nous avons
identifiées et qui devraient permettre d’obtenir de meilleurs résultats. De plus, il serait intéressant de
caractériser les effets de la stimulation photoélectrique laser statique sur de simples portes logiques comme
des fonctions ET, OU, etc.
A la suite de cela, il nous a été possible de mettre en application ces techniques à base de stimulation
photoélectrique laser statique, grâce au développement de méthodologies flexibles et adaptées à chaque
cas. Nous avons également développé d’autres techniques originales (comme la localisation d’une source
d’un phénomène de latchup) qui sont maintenant intégrées dans notre flot d’analyse de défaillance et
connues par nos demandeurs d’analyse.
U
182
Les travaux futurs devraient être consacrés à la mise en œuvre de notre "shmoo" sur un cas d’étude
intéressant et plus propice ce qui nous permettrait de mettre en avant le potentiel de cette méthodologie.
Dans le dernier chapitre nous avons montré qu’avec l’évolution des technologies et la complexité des
circuits, un nouveau type de défauts est apparu (soft defect) pour lequel les techniques statiques ne peuvent
plus être utilisées. De nouvelles techniques optiques dynamiques, complémentaires avec les techniques
statiques, ont donc été développées. Elles permettent d’étendre le champ de défauts qu’il est possible
d’adresser et d’élargir ainsi le champ des techniques à base de stimulation laser dédié à la localisation de
défauts qui induisent des marginalités de fonctionnement. Avec un laser modulé ou pulsé, il est possible
d’obtenir une perturbation beaucoup plus faible ne modifiant pas l’état logique interne du composant, ou de
retirer une information dynamique sur les photocourants induits comme leurs temps de propagation et de
transition.
Ces travaux doivent être approfondis d’une part en poursuivant les expériences sur l’étude de la capacité
MOS. En effet, il est nécessaire d’approfondir les résultats obtenus suites aux mesures du courant SILC et des
caractéristiques du transistor, de façon à apporter des explications pertinentes sur les phénomènes
constatés. La réalisation de toutes ces études sur une capacité à substrat N devra être envisagée. Il serait
également intéressant de comparer les résultats obtenus sur des wafers ayant des nitrurations de l’oxyde de
grille différentes, de façon à confirmer que la stimulation photoélectrique laser statique peut être un moyen
de quantifier la quantité d’atome ayant diffusé du substrat vers l’oxyde. D’autre part, il faudrait réitérer les
mesures que nous avons effectuées sur la plateforme Méridian lorsqu’elle sera totalement fonctionnelle
(puissance laser optimale) et des résultats devraient être obtenus. Enfin, il serait intéressant de concevoir
une nouvelle version des structures de test, de façon à les adapter à la stimulation laser impulsionnelle et
pouvoir aussi réitérer les expériences sur la plateforme ATLAS.
Nous pouvons à présent assurer que les méthodes basées sur la stimulation photoélectrique laser
présentent une grande potentialité quant à la localisation de défauts dans les circuits intégrés, mais pas
seulement, puisqu’elles peuvent aussi servir de support pour les concepteurs dans les phases de
développement et de qualification de nouveaux produits. Ainsi, cette thèse a contribué à étendre le champ
d’application des techniques d’analyse des circuits intégrés par stimulation photoélectrique laser grâce à
l’introduction d’une approche dite pseudo‐dynamique. Offrant ainsi, d’une part, la possibilité de localiser un
panel de défauts plus large, et d’autre part, l’extension de la technique laser aux domaines de la
caractérisation de structures et au debug design.
183
Contribution scientifique de l’auteur
Conférences internationales :
R. Llido, J. Gomez, V. Goubier, G. Haller, V. Pouget and D. Lewis, Improving defect localization techniques with laser beam with specific analysis and set‐up modules, Proceedings of 50th IEEE International Reliability Physics Symposium (IRPS 2012), pp. FA.2.1‐FA.2.5, Anaheim (California), USA, 15‐19 April 2012.
R. Llido, A. Sarafianos, O. Gagliano, V. Serradeil, V. Goubier, M. Lisart, G. Haller, V. Pouget, D. Lewis, J. M. Dutertre and A. Tria, Characterization and TCAD simulation of 90 nm technology transistors under continuous photoelectric laser stimulation for failure analysis improvement, Proceedings of 19th IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA 2012), Singapour, 2‐6 July 2012.
R. Llido, A. Sarafianos, O. Gagliano, V. Serradeil, V. Goubier, M. Lisart, G. Haller, V. Pouget, D. Lewis, J. M. Dutertre and A. Tria, Characterization and TCAD simulation of 90nm technology PMOS transistor under continuous photoelectric laser stimulation for failure analysis improvement, Proceedings of the 38th IEEE International Symposium for Testing and Failure Analysis (ISTFA 2012), Phoenix (Arizona), USA, 12‐16 November 2012.
A. Sarafianos, R. Llido, O. Gagliano, V. Serradeil, M. Lisart, V. Goubier, J. M. Dutertre, A. Tria, V. Pouget and D. Lewis, Building the electrical model of the Photoelectric Laser Stimulation of a NMOS transistor in 90nm technology, Proceeding of 38th IEEE International Symposium for Testing and Failure Analysis (ISTFA 2012) , Phoenix (Arizona), USA, 12‐16 November 2012.
Revues :
R. Llido, J. Gomez, V. Goubier, N. Froidevaux, L. Dufayard, G. Haller, V. Pouget and D. Lewis, Photoelectric Laser Stimulation applied to Latch‐Up phenomenon and localization of parasitic transistors in an industrial failure analysis laboratory, Microelectronics Reliability, vol. 51, issue 9‐11, pp. 1658‐1661, Bordeaux, France, 2‐7 October 2011.
R. Llido, P. Masson, A. Regnier, V. Goubier, G. Haller, V. Pouget and D. Lewis, Effects of 1064 nm on MOS capacitors, Microelectronics Reliability, vol. 52 issue 9‐10, pp. 1816‐1821, Cagliari (Sardinia), Italy, 1‐5 October 2012.
A. Sarafianos, R. Llido, O. Gagliano, V. Serradeil, M. Lisart, V. Goubier, J. M. Dutertre, A. Tria, V. Pouget and D. Lewis, Building the electrical model of the Photoelectric Laser Stimulation of a PMOS transistor in 90nm technology, Microelectronics Reliability, vol. 52 issue 9–10, pp. 2035‐2038, Cagliari (Sardinia), Italy, 1‐5 October 2012.
Conférences :
R. Llido, V. Goubier, G. Haller, V. Pouget and D. Lewis, La stimulation photoélectrique laser statique : analyse et caractérisation des effets sur un transistor NMOS et améliorations proposées, 15ème Journées Nationales du Réseau Doctoral en Microélectronique (JNRDM 2012), Marseille, France, 18‐20 Juin 2012.
185
Références bibliographiques
[AOYAMA'95] T. Aoyama, K. Suzuki, H. Tashiro, Y. Toda, T. Yamazaki, K. Takasaki and T. Ito, Effect of fluorine on boron diffusion in thin silicon dioxides and oxynitride, Journal of Applied Physics, vol. 77 issue 1 (1995) 417‐419.
[ARX'96] M. Arx, O. Paul and H. Baltes, Test Structures to Measure the Seebeck Coefficient of CMOS IC Polysilicon, Proceedings of IEEE International Conference on Microelectronic Test Structures (ICMTS), vol. 9 (1996) 117‐122.
[ASPNES'83] D. E. Aspnes and A. A. Studna, Dielectric functions and optical parameter of Si, Ge, GaP, GaSb, InP, InAs and InSb from 1.5 to 6 eV, Physical Review B, vol. 27 (1983) 985.
[BAKER'97] K. Baker and J. Van Beers, Shmoo plotting: the black art of IC testing, Prooceedings of IEEE International Test Conference, vol. 14 (1997) 90‐97.
[BARTON'96] D. L. Barton, P. Tangyunyong, J. M. Soden, A. Y. Linag, F. J. Low, A. N. Zaplatin, K. Shivanandan and G. Donohoe, Infrared Light Emission from Semiconductor Devices, Proceedings of the 22th IEEE International Symposium for Testing and Failure Analysis (ISTFA), (1996) 14‐20.
[BARTON'99] D. L. Barton, K. Bernhard‐Höfer and E. I. Cole, FLIP‐chip and “backside” techniques, Microelectronics Relability, vol. 39 issue 6‐7 (1999) 721‐730.
[BEAUCHÊNE'02] T. Beauchêne, D. Lewis, F. Beaudoin, V. Pouget, R. Desplats, P. Fouillat, P. Perdu, M. Bafleur and D. Tremouilles, Thermal laser stimulation and NB‐OBIC techniques applied to ESD defect localization, Microelectronics Relability, (2002) 439‐444.
[BEAUCHENE'04] T. Beauchêne, Etude et localisation de défaults dans les circuits intégrés par stimulation photoélectrique laser, Thèse Université de Bordeaux (2004).
[BEAUDOIN'02] F. Beaudoin, G. Haller, P. Perdu, R. Desplats, T. Beauchêne and D. Lewis, Reliability Defect Monitoring with Thermal Laser Stimulation: Biased Versus Unbiased, Microelectronics Reliability, vol. 42 issue 9‐11 (2002) 1729‐1734.
186
[BEAUDOIN'03a] F. Beaudoin, Localisation de défaut par la face arrière des circuits intégrés, Thèse Université Bordeaux 1 (2003a).
[BEAUDOIN'03b] F. Beaudoin, R. Desplats, P. Perdu, A. Firiti, G. Haller and D. Lewis, From static Thermal and Photoelectric Laser Stimulation (TLS/PLS) to dynamic laser testing, Microelectronics Reliability, vol. 43 issue 9‐11 (2003b) 1681‐1686.
[BERNARDINI'04] S. Bernardini, P. Masson, M. Houssa and F. Lalande, Origin and repartition of the oxide fixed charges generated by electrical stress in memory tunnel oxide, Applied Physics Letters, vol. 84 issue 21 (2004) 4251‐4253.
[BRAHMA'08] S. K. Brahma, Functional Analysis of MOSFETs and HEMTs with Laser Stimulation and Photonemission, Thèse Berlin University of Technology (2008).
[BROWN'90] H. K. Brown, G. C. Fuller and M. S. Clamme, Timing margin examination using laser probing technique, 22th Southeastern Symposium on System Theory, (1990) 384‐388.
[BRUCE'02] M. R. Bruce, V. J. Bruce, D. H. Eppes, J. Wilcox, E. I. Cole, P. Tangyunyong and C. F. Hawkins, Soft Defect Localization (SDL) on ICs, Proceedings of IEEE 28th International Symposium for Testing and Failure Analysis (ISTFA), (2002) 21‐27.
[BUCHNER'90] S. Buchner, K. Kang, W. J. Stapor, A. B. Cambell, A. R. Knudsen, P. McDonald and S. Rivet, Pulsed laser‐induced SEU in integrated circuits : a practical method for hardness assurance testing, IEEE Transactions on Nuclear Science, vol. 37 issue 6 (1990) 1825‐1831.
[BURNS'84] D. Burns, M. Pronobis, C. Eldering and R. Hillman, Reliability/design assessment by internal‐node timing‐margin analysis using laser photocurrent‐injection, Proceedings of IEEE International Reliability Physics Symposium (IRPS), (1984) 76‐82.
[CHIN'00] J. M. Chin, J. C. H. Phang, D. S. H. Chan, C. E. Soh and G. Gilfeather, Single contact optical beam induced currents (SCOBIC) ‐ A new failure analysis technique, Proceedings of IEEE International Reliability Physics Symposium, (2000) 420‐424.
[CHOVET]A. Chovet and P. Masson, Cours de physique des semiconducteurs, E. P. U. d. Marseille
[COLE'04] E. Cole, Beam‐based defect localization methods, Microelectronics Failure analysis, ASM International, (2004)
[COLE JR'94] E. I. Cole Jr, J. M. Soden, J. L. Rife, D. L. Barton and C. L. Henderson, Novel Failure Analysis Techniques Using Photon Probing With a Scanning Optical Microscope, Proceedings of the IEEE International Reliability Physics Symposium (IRPS), (1994) 388‐398.
187
[COLE JR'01] E. I. Cole Jr and e. al., Resistive Interconnexion Localization, Proceedings of IEEE International Symposium for Testing and Failure Analysis (ISTFA), (2001) 43‐50.
[COLE JR.'98] E. I. Cole Jr., P. Tangyunyong and D. L. Barton, Backside Localization of Open and Shorted IC Interconnections, Proceedings of the 36th IEEE International Reliability Physics Symposium (IRPS), (1998) 129‐136.
[COLE JR.'99] E. I. Cole Jr., P. Tangyunyong, D. A. Benson and D. L. Barton, TIVA et SEI Developments for Enhanced Front and Backside Interconnection Failure Analysis, Microelectronics Reliability, vol. 39 (1999) 991‐996.
[COX'82] I. J. Cox, J. R. Sheppard and T. Wilson, Improvement in resolution by nearly confocal microscopy, Applied Optics, vol. 21 issue 5 (1982) 778‐781.
[DEYINE'11] A. Deyine, Contribution au développement de techniques de stimulation laser dynamique pour la localisation de défauts dans les circutis VLSI, Thèse Université Bordeaux 1 (2011).
[DOUIN'05] A. Douin, V. Pouget, D. Lewis, P. Fouillat and P. Perdu, Electrical modeling for laser testing with different pulse durations, 11th IEEE International On‐Line Testing Symposium (IOLTS), (2005) 9‐13.
[DOUIN'06] A. Douin, V. Pouget, F. Darracq, D. Lewis, P. Fouillat and P. Perdu, Influence of Laser Pulse Duration in Single Event Upset Testing, IEEE Transactions on Nuclear Science, vol. 53 issue 4 (2006) 1799‐1805.
[DOUIN'08] A. Douin, Contribution à la modélisation et au développement de techniques de test et d'analyse dynamiques de circuits intégrés par faisceau laser pulsé, Thèse Université Bordeaux 1 (2008).
[ESSELY'07] F. Essely and e. al., Optimizing Pulsed OBIC technique for ESD Defect localization, TDMR, vol. 7 issue 4 (2007)
[ESSICK'93] J. M. Essick and R. T. Mather, Characterization of a bulk semiconductor's via near absorption edge optical transmission experiment, American journal of Physics, vol. 61 issue 7 (1993) 646‐649.
[FALK'01] A. R. Falk, Advanced LIVA/TIVA techniques, Proceeding of IEEE International Symposium for Testing and Failure Analysis (ISTFA), (2001) 59‐65.
[FIRITI'04] A. Firiti, D. Lewis, F. Beaudoin, P. Perdu, G. Haller and P. Fouillat, Photoelectric Laser Stimulation in a Failure Analysis Laboratory, Proceeding of IEEE International Symposium on Industrial Electronics, (2004) 367‐372.
188
[FOUILLAT'90] P. Fouillat, Contribution à l'étude de l'interaction entre un faisceau laser et un milieu semiconducteur. Applications à l'étude du latchup et à l'analyse d'états logiques dans les circuits intégrés en technologie CMOS, Thèse Université Bordeaux 1 (1990).
[FOUILLAT'92] P. Fouillat, Y. Dante and J. P. Dom, Logic state analysis using a laser beam, Microelectronics Engineering, vol. 16 (1992) 287‐294.
[FOUILLAT'93] P. Fouillat, Y. Danto and J. P. Dom, Localization and characterization of latch‐up sensitive areas using a laser beam : influence on design rules of ICs in CMOS technology, International Quality Reliability Engineering vol. 9 (1993) 477‐482.
[FOUILLAT'95] P. Fouillat, J. E. Le Calve, H. Lapuyade, Y. Maidon and J. P. Dom, A microcontroller failure analysis using a laser beam latch‐up triggering technique, Microelectronics Relability, (1995) 369‐374.
[FRITZ'90] J. Fritz and R. Lackman, Optical beam induced current in MOS transistors, Microelectronics Engineering, vol. 12 (1990) 381‐388.
[GERVAIS'93] J. Gervais, Mesure du coefficient d'absorption optique dans le Silicium multicristallin de type P pour photopiles solaires, Journal de Physique III, vol. 3 (1993) 1489‐1495.
[GLOWACKI'10] A. Glowacki, Expanding the scope of laser stimulation techniques for functional analysis and reliability of semiconductor devices by in‐depth investigation of the optical interaction with the devices, Thèse Berlin University of Technology (2010).
[GLOWACKI'07] A. M. Glowacki, S. K. Brahma, H. Suzuki and C. Boit, Systematic Characterization of Integrated Circuit Standard Components as Stimulated by Scanning Laser Beam, IEEE Transactions on Device and Materials Reliability, vol. 7 issue 1 (2007) 31‐49.
[GODLEWSKI'09] C. Godlewski, V. Pouget, D. Lewis and M. Lisart, Electrical modeling of the effect of beam profile for pulsed laser fault injection, Microelectronics Reliability, vol. 49 issue 9–11 (2009) 1143‐1147.
[GRASSO'89] G. Grasso, M. Muschitiello, M. Stucchi and E. Zanoni, Scanning laser and optical beam induced current methods for failure analysis of electronic devices, Optical Storage and Scanning Technology, vol. SPIE (1989) 13‐26.
[HALLER'09] G. Haller, A. Machouat, D. Lewis and V. Pouget, Net integrity checking by optical localization techniques, Microelectronics Reliability, vol. 49 issue 9–11 (2009) 1175‐1181.
[HARA'66] H. Hara and Y. Nishi, Free carrier absorption in p‐type silicon, Journal Phys. Soc., vol. 21 (1966) 1222.
189
[HARAGUCHI'94] K. Haraguchi, Microscopic optical beam induced current measurements and their applications, Proceedings of 10th IEEE Instrumentation and Measurement Technology Conference (IMTC), vol. 2 (1994) 693‐699.
[HEINRICH'90] H. K. Heinrich, Picosecond optical detection of internal electrical signals in flip‐chip mounted silicon integrated circuits, IBM journal of research development, vol. 34 issue 3/4 (1990) 162‐172.
[HEMPEL'92] K. Hempel, H. Bergner, A. Krause and U. Stamm, Application of the optical beam induced current method to the investigation of n‐MOS inverters, Microelectronics Engineering, vol. 16 (1992) 521‐528.
[IPPOLITO'01] S. B. Ippolito, B. B. Goldberg and M. S. Unlu, High spatial resolution subsurface microscopy, Applied Physics Letters, vol. 78 issue 26 (2001) 4071‐4073.
[IPPOLITO'05] S. B. Ippolito, B. B. Goldberg and M. S. Unlu, Theoretical analysis of numerical aperture increasing lens microscopy, Journal of Applied Physics, vol. 97 (2005) 053105‐1‐12.
[ITO'98] S. Ito and H. Monma, Failure analysis of wafer using backside OBIC method, Microelectronics Relability, vol. 38 (1998) 993‐996.
[ITRS]www.itrs.net
[JOHNSTON'93] A. H. Johnston, Charge generation and collection in p‐n junctions excited with pulsed infrared lasers, IEEE Transactions on Nuclear Science, vol. 40 issue 6 (1993) 1694‐1702.
[JUSKAITIS'94] R. Juskaitis, N. P. Rea and T. Wilson, Semiconductor laser confocal microscopy, Applied Optics, vol. 33 issue 4 (1994) 578‐583.
[KASH'98] J. A. Kash, J. C. Tsang, R. F. Rizzolo, A. K. Patel and A. D. Shore, Backside Optical Emission Diagnostic for excess IDDQ, IEEE Journal of Solid‐State Circuits, vol. 33 issue 3 (1998) 508‐511.
[KELLY'93] M. A. Kelly, G. E. Servais and T. V. Pfaffenbach, An Investigation of Human Body Electrostatic Discharge, Proceedings of the 19th IEEE International Symposium for Testing and Failure Analysis (ISTFA), (1993) 167‐173.
[KHURANA'86] N. Khurana and C. L. Chiang, Analysis of Product HotElectron Problems by Gated Emission Microscopy, Proceedings of the 24th IEEE International Reliability Physics Symposium (IRPS), (1986) 189‐194.
[KOGELNIK'66] H. Kogelnik and T. Li, Laser Beam resonators, Applied Optics, vol. 5 issue 10 (1966) 1550‐1567.
190
[KORAA'11] G. Koraa, Développement de modules d'extensions en Java sur le logiciel de traitement d'images ImageJ, Rapport de stage de fin d'études (2011)
[KOSKOVICH'88] G. N. Koskovich, R. B. Darling and M. Soma, Effect of first order phonon assisted scattering on near infrared free carrier optical absorption in silicon, Physical Review B, vol. 38 issue 2 (1988) 1281‐1284.
[KOSKOVICH'90] G. N. Koskovich, M. Soma and R. B. Darling, Near infrared free carrier optical absorption in silicon : Effect of first order phono assisted scattering in a nonparabolic conduction band, Physical Review B, vol. 41 issue 5 (1990) 2944‐2947.
[KOYAMA'95] T. Koyama, Y. Mashiko, M. Sekme, H. Koyama and K. Horie, New non‐bias optical beam induced current (NB‐OBIC) technique for evaluation of Al interconnects, Proceedings of IEEE International Reliability Physics Symposium (IRPS), (1995) 228‐233.
[KOYAMA'03] T. Koyama, E. Yoshida, J. Komori, Y. Mashiko, T. Nakasuji and H. Katoh, High resolution backside fault isolation technique using directly forming Si substrate into Solid Immersion Lens, Proceedings of IEEE International Reliability Physic Symposium (IRPS), (2003) 529‐535.
[KUSHIDA‐ABDELGHAFAR'02] K. Kushida‐Abdelghafar, K. Watanabe, J. Ushio and E. Murakami, Effect of nitrogen at Si/SiO2 interface on reliability issues negative‐bias‐temperature instability and Fowler‐Nordheim‐stress degradation, Applied Physics Letters, vol. 81 issue 23 (2002) 4362‐4364.
[LAPUIYADE'96] H. Lapuiyade, Analyse physique et modélisation de l'interaction laser‐silicium. Application à la conception de cellules activées par faisceau laser en vue du test interne des circuits intégrés, Thèse Université Bordeaux 1 (1996).
[LEWIS'01] D. Lewis, V. Pouget, F. Beaudoin, P. Perdu, H. Lapuiyade, P. Fouillat and A. Touboul, Backside laser testing of ICs for SET sensitivity evaluation, IEEE Transactions on Nuclear Science, vol. 48 issue 6 (2001) 2193‐2201.
[LEWIS'02a] D. Lewis, Contribution au test par faisceau laser des circuits intégrés, Mémoire d’Habilitation à Diriger des Recherches de l’Université Bordeaux 1, (2002a)
[LEWIS'02b] D. Lewis, P. Fouillat and V. Pouget, Dynamic fault injection in integrated circuits with a pulsed laser, LATW, (2002b)
[LIAO'06] J. Y. Liao, G. L. Woods and H. L. Marks, Rapid diagnostics of ASIC circuit marginalities using dynamic laser stimulation, IEEE Transactions on Device and Materials Reliability, vol. 6 issue 1 (2006) 9‐16.
[LLIDO'11] R. Llido, J. Gomez, V. Goubier, N. Froidevaux, L. Dufayard, G. Haller, V. Pouget and D. Lewis, Photoelectric Laser Stimulation applied to Latch‐Up phenomenon and localization of parasitic
191
transistors in an industrial failure analysis laboratory, Microelectronics Reliability, vol. 51 issue 9‐11 (2011) 1658‐1661.
[LLIDO'12a] R. Llido, J. Gomez, V. Goubier, G. Haller, V. Pouget and D. Lewis, Improving defect localization techniques with laser beam with specific analysis and set‐up modules, Proceedings of IEEE International Reliability Physics Symposium (IRPS), (2012a) FA.2.1‐FA.2.5.
[LLIDO'12b] R. Llido, P. Masson, A. Regnier, V. Goubier, G. Haller, V. Pouget and D. Lewis, Effects of 1064 nm laser on MOS capacitor, Microelectronics Reliability, vol. 52 issue 9–10 (2012b) 1816‐1821.
[LLIDO'12c] R. Llido, A. Sarafianos, O. Gagliano, V. Serradeil, V. Goubier, M. Lisart, G. Haller, V. Pouget, D. Lewis, J. M. Dutertre and A. Tria, Characterization and TCAD simulation of 90 nm technology transistors under continuous photoelectric laser stimulation for failure analysis improvement, Proceedings of IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), (2012c)
[LLIDO'12d] R. Llido, A. Sarafianos, O. Gagliano, V. Serradeil, V. Goubier, M. Lisart, G. Haller, V. Pouget, D. Lewis, J. M. Dutertre and A. Tria, Characterization and TCAD simulation of 90nm technology PMOS transistor under continuous photoelectric laser stimulation for failure analysis improvement, Proceedings of the 38th IEEE International Symposium for Testing and Failure Analysis (ISTFA), (2012d)
[LU'06] Q. LU and T. K. LIU, Trap Energy Levels Associated with Indium and Boron Impurities in SiO2, Electrochem. Solid‐State Lett, vol. 9 issue 9 (2006) G296‐G298.
[MACHOUAT'08] A. Machouat, Développement et application d’une méthode d’analyse de défaillances fonctionnelles et contribution à l’amélioration de l’utilisation des techniques optiques statiques et dynamiques, Thèse Université Bordeaux 1 (2008).
[MCMORROW'04] D. McMorrow, S. Buchner, W. Lotshaw, J. S. Melinger, M. Maher and M. Savage, Demonstration of Single‐Event Effects induced by Through Wafer Two Photon Absorption, IEEE Transactions on Nuclear Science, vol. 51 issue 6 (2004) 3553‐3557.
[MELINGER'94] J. S. Melinger, S. Buchner, D. Mc Morrow, W. J. Stapor, T. R. Weatherford and A. B. Campbell, Critical evaluation of the pulsed laser method for single event effects testing and fundamental studies, IEEE Transactions on Nuclear Science, vol. 41 issue 6 (1994) 2574‐2584.
[MINIXHOFER'06] R. Minixhofer, TCAD as an integral part of the semiconductor manufacturing environment, Simulation of Semiconductor Processes and Devices, (2006) 9‐16.
[NATALITA'10] M. N. Natalita, J. W. Klaus, J. Hao, R. Yongling and P. Smith, Investigation of interface properties in oxide passivated boron diffused silicon, Current Applied Physics, vol. 10 issue 3 (2010) S361‐S364.
192
[NIKAWA'93] K. Nikawa and S. Tozaki, Novel OBIC observation method for detecting defects in Al stripes under current stressing, Proceedings of the 19th IEEE International Symposium for Testing and Failure Analysis (ISTFA), (1993) 310‐313.
[NIKAWA'96] K. Nikawa and S. Inoue, New laser beam neating methods applicable to fault localization and defect detection in VLSI devices, Proceedings of IEEE International Reliability Physics Symposium (IRPS), (1996) 346‐354.
[NIKAWA'97] K. Nikawa and S. Inoue, New Capabilities of OBIRCH Method for Fault Localization and Defect Detection, Proceedings of 6th Asian Test Symposium, (1997) 214‐219.
[NISHIKAWA'97] A. Nishikawa, C. Odani, N. Miura, Y. Kohno and M. Shimizu, Novel failure analysis technique "Ligth Induced State Transition (LIST)" method using OBIC system, Proceedings ot the 23rd IEEE International Symposium for Testing and Failure Analysis (ISTFA), (1997) 159‐163.
[OTANI'03] M. Otani, K. Shiraishi and A. Oshiyama, First‐principles calculations of boron‐related defects in SiO2, Physical Review B, vol. 68 issue 18 (2003)
[PALANIAPPAN'00] M. Palaniappan, J. M. Chin, J. C. H. Phang, D. S. H. Chan, C. E. Soh and G. Gilfeather, Application of Single Contact Optical Beam Induced Currents (SCOBIC) for backside failure analysis, Proceedings of the 26th IEEE International Symposium for Testing and Failure Analysis (ISTFA), (2000) 17‐21.
[PERDU'05] P. Perdu, R. Desplats, K. Sanchez, F. Beaudoin, D. Lewis, V. Pouget, A. Douin and P. Fouillat, Identification of some key parameters for photoelectric laser stimulation of IC: an experimental approach, Proceedings of the 12th International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), (2005) 21‐26.
[PESTER'88] P. D. Pester and T. Wilson, Scan speed effects in optical beam induced current imaging, Integrated Circuit Metrology, Inspection and Process Control II, vol. SPIE 291 (1988) 138‐145.
[PESTER'89] P. D. Pester and T. Wilson, Theoretical aspects of semiconductor imaging, Optical Storage and Scanning Technology, vol. SPIE 1139 (1989) 40‐48.
[PFIESTER'90] J. R. Pfiester, F. K. Baker, T. C. Mele, H. H. Tseng, P. J. Tobin, J. D. Hayden, J. W. Miller, C. D. Gunderson and L. C. Parrillo, The effects of boron penetration on p+ polysilicon gated PMOS devices, IEEE Transactions on Electron Devices, vol. 37 issue 8 (1990) 1842‐1851.
[PHILIPP'60] H. R. Philipp and E. A. Taft, Optical Constants of Silicon in the Region 1 to 10 ev, Physical Review, vol. 120 issue 1 (1960) 37‐38.
[PIC'07] D. Pic, Etude de la fiabilité de l'oxyde SiO2 dans les dispositifs CMOS avancés et les mémoires non‐volatiles, Thèse de Provence Aix‐Marseille I (2007).
193
[POUGET'98] V. Pouget and e. al., Elaboration of new pulsed laser system for SEE testing, IEEE International On‐Line Testing Workshop, (1998)
[POUGET'00a] V. Pouget, Simulation expérimentale par impulsions laser ultra‐courtes des effets des radiations ionisantes sur les circuits intégrés, Thèse Université Bordeaux 1 (2000a).
[POUGET'00b] V. Pouget, H. Lapuyade, D. Lewis, Y. Deval, P. Fouillat and L. Sarger, SPICE modeling of the transient response of irradiated MOSFETs, IEEE Transactions on Nuclear Science, vol. 47 issue 3 (2000b) 508‐513.
[PRONOBIS'82] M. Pronobis and D. Burns, Proceedings of IEEE International Symposium for Testing and Failure Analysis (ISTFA), (1982) 178‐181.
[PULSCAN]www.pulscan.com
[RAMSAY'03] E. Ramsay and D. Reid, Investigation of the two‐photon optical beam induced current effect in silicon integrated circuits, Optics Communications, vol. 221 (2003) 427‐433.
[ROWLETTE'03] J. A. Rowlette and T. M. Eiles, Critical timing analysis in microprocessors using near‐IR Laser Assisted Device Alteration (LADA), Proceedings of IEEE International Test Conference, (2003) 264‐273.
[SANCHEZ'05a] K. Sanchez, R. Deplats, F. Beaudoin, P. Perdu, D. Lewis, P. Vedagarbha and G. Woods, Delay variation mapping induced by dynamic laser stimulation, Proceedings of 43rd IEEE International Reliability Physics Symposium (IRPS), (2005a) 305‐311.
[SANCHEZ'05b] K. Sanchez, R. Desplats, F. Beaudoin, P. Perdu, S. Dudit, G. Woods and D. Lewis, Dynamic laser Delay Variation Mapping (DVM) implementations and applications, Proceedings of IEEE 31nd International Symposium for Testing and Failure Analysis (ISTFA), (2005b) 106‐114.
[SANCHEZ '05] K. Sanchez , R. Desplats, F. Beaudoin, P. Perdu, J. P. Roux, G. Woods and D. Lewis, NIR laser stimulation for dynamic timing analysis, Microelectronics Reliability, vol. 45 issue 9‐11 (2005) 106‐114.
[SANCHEZ'07] K. Sanchez, Développement et application de techniques d'analyse par stimulation dynamique laser pour la localisation de défauts et le diagnostic de circuits intégrés, Thèse Université Bordeaux 1 (2007).
[SARAFIANOS'12a] A. Sarafianos, R. Llido, J. M. Dutertre, O. Gagliano, V. Serradeil, M. Lisart, V. Goubier, A. Tria, V. Pouget and D. Lewis, Building the electrical model of the Photoelectric Laser Stimulation of a PMOS transistor in 90nm technology, Microelectronics Reliability, vol. 52 issue 9–10 (2012a) 2035‐2038.
194
[SARAFIANOS'12b] A. Sarafianos, R. Llido, O. Gagliano, V. Serradeil, M. Lisart, V. Goubier, J. M. Dutertre, A. Tria, V. Pouget and D. Lewis, Building the electrical model of the Photoelectric Laser Stimulation of a NMOS transistor in 90nm technology, Proceeding of IEEE International Symposium for Testing and Failure Analysis (ISTFA), (2012b)
[SARITAS'87] M. Saritas and H. D. McKell, Absorption coefficient of Si in the wavelength region between 0.8‐1.16 µm, Journal of Applied Physics, vol. 61 (1987) 4923.
[SARITAS'88] M. Saritas and H. D. McKell, Comparison of minority diffusion length measurements in silicon by the photoconductive decay and surface photovoltage methods, Journal of Applied Physics, vol. 63 issue 9 (1988) 4561‐4567.
[SHOCKLEY'52] W. Shockley and W. T. Read, Statistics of the Recombinations of Holes and Electrons, Physical Review, vol. 87 issue 5 (1952) 835‐842.
[SIEGMAN'86] A. E. Siegman, Lasers, ed., University Science Books, Mill Valley, California, 1986.
[SOELKNER'94] G. Soelkner, Optical beam testing and its potential for electronic device characterization, Microelectronics Engineering, vol. 24 (1994) 341‐353.
[SPITZER'57] W. Spitzer and H. Y. Fan, Infrared absroption in n‐type silicon, Physical Review, vol. 108 (1957) 268‐271.
[STAMM'92] U. Stamm, H. Bergner, K. Hempel and A. Krause, Techniques for picosecond OBIC measurement on ICs, Microelectronics Engineering, vol. 16 (1992) 275‐286.
[STEVENS'90] K. C. Stevens and T. J. Wilson, Locating IC defects in process monitors and test structures using optical beam induced current, Microelectronics Engineering, vol. 12 (1990) 397‐404.
[SZE'88] S. M. Sze, Physic of semiconductor devices VLSI technology, 2nd Ed. ed., New‐York, 1988.
[T. KIYAN'10] C. B. T. Kiyan, C. Boit, Timing Characterization of a Tester Operated Integrated Circuit by Continuous and Pulsed Laser Stimulation, Proc. of the 36th International Symposium for Testing and Failure Analysis (ISTFA), (2010) 211‐216.
[TAN'97] K. T. Tan, S. H. Tan and S. H. Ong, Functional failure analysis on analog device by optical beam induced current technology, Proceedings of the 6th IEEE International Symposium on the Physical and Failure Analysis of Integrated Circuits (IPFA), (1997) 296‐301.
[TECHNOLOGIES'01] A. Technologies, Agilent technologies 4155C/4156C ‐ User's guide : measurement and analysis, 3 ed., 2001.
195
[VAN ROOSBROECK'53] W. Van Roosbroeck, Injected current carrier transport in a semi‐infinite semiconductor and the determination of lifetimes and surface recombination velocities, Journal of Applied Physics, vol. 26 issue 4 (1953) 380‐391.
[VICKERS'03] J. S. Vickers, R. Ispasoiu, D. Cotton, J. Frank, B. Lee and S. Kasapi, Time‐resolved photon counting system based on a Geige‐mode InGaAslInP APD and a Solid Immersion Lens, IEEE Lasers and Electro‐Optics Society (LEOS), vol. 2 (2003) 600‐601.
[WAN'07] D. Wan, V. Pouget, A. Douin, P. Jaulent, D. Lewis and P. Fouillat, In‐depth resolution for LBIC technique by two‐photon absorption, Journal Semiconductors, vol. 41 issue 4 (2007) 371‐375.
[WILSON'87a] T. Wilson, Scanning Optical Microscopy and Integrated Circuits, Microelectronics Engineering, vol. 7 (1987a) 297‐307.
[WILSON'87b] T. Wilson and E. M. McCabe, Theory of optical beam induced current images of defects in semiconductors, Journal of Applied Physics, vol. 61 issue 1 (1987b) 191‐195.
[WILSON'87c] T. Wilson and P. D. Pester, An analysis of the photoinduced current from a finely focused ligth beam in planar p‐n junctions and Schottky barrier diodes, IEEE Transactions on Electron Devices, vol. ED‐34 issue 7 (1987c)
[WIRTH'64] J. L. Wirth and S. C. Rogers, The Transient Response of Transistors and Diodes to Ionizing Radiation, IEEE Transactions on Nuclear Science, vol. 11 issue 5 (1964) 24‐38.
[WITTERS'89] J. S. Witters, G. Groeseneken and H. E. Maes, Degradation of tunnel‐oxide floating‐gate EEPROM devices and the correlation with high field‐current‐induced degradation of thin gate oxides, IEEE Transactions on Electron Devices, vol. 36 issue 9 (1989) 1663‐1682.
[WOLKENBERG'79] A. Wolkenberg and B. Wasilewska, Properties of boron implanted silicon dioxide, Applications of Surface Science, vol. 3 issue 1 (1979) 83‐87.
[XU'99] C. Xu and W. Denk, Comparison of one‐ and two‐photon optical beam induced current imaging, Journal of Applied Physics, vol. 86 issue 4 (1999) 2226‐2231.
[YARIV'97] A. Yariv, Optical Electronics in Modern Communications, ed., Oxford, 1997.
[ZACHARIASSE'05] F. Zachariasse and M. Goossens, Diffractive lenses for high resolution laser based failure analysis, Proceedings of IEEE International Symposium for Testing and Failure analysis, (2005) 1‐7.
[ZIEGLER'87] E. Ziegler and H. P. Feuerbaum, IC testing using optical beam induced currents generated by a laser scan microscope, Microelectronics Engineering, vol. 7 (1987) 309‐316.
197
Table des symboles
Paramètre Unité Description
BC ‐ Bande de conduction
BI ‐ Bande interdite
BV ‐ Bande de valence
Cox F.m‐2 Capacité d’oxyde
Dit eV‐1m‐2 Densité moyenne des états d’interface
E J Energie
EC J Energie du niveau le plus bas de la bande de conduction
EF J Energie du niveau de Fermi
Egap J Largeur de la bande interdite du semiconducteur
Ei J Niveau d’énergie intrinsèque (loin de l’interface)
Ev J Energie du niveau le plus haut de la bande de valence (loin de
h eV.s Constante de Planck : h = 6,626.10‐34 J.s ou 4,14.10‐15 eV.s
IDS A Courant drain‐source
k J.K‐1 Constante de Boltzmann (k = 1.38.1023 JK‐1)
MOS ‐ Métal‐Oxyde‐Semiconducteur
L m Longueur de canal dessinée sur le masque
Qit C.m‐2 Charge due aux états d’interface
QSC C.m‐2 Charge dans le semiconducteur
T K Température
tox m Epaisseur d’oxyde
VBS V Tension substrat‐source
VDS V Tension drain‐source
VFB V Tension de bandes plates : tension VGS pour laquelle Ψs=0 à la source
VGS V Tension grille‐source
Vth V Tension de seuil du transistor
VGB V Tension de grille
W m Largeur de canal dessinée sur le masque
λ M Longueur d’onde
S V Potentiel de surface du semiconducteur
199
Liste des acronymes et anglicismes
Acronyme Description (Traduction)
AOP Amplificateurs opérationnels
Backside Face arrière = substrat en silicium
BC Bande de conduction
BI Bande Interdite du silicium
BV Bande de valence
CCD Charge Coupled Device
CI Circuit Intégré
Cross‐section Vue en coupe
DALS box Dynamic and Analysis by Laser Stimulation box
Debug design Correction des problèmes de conception
Déprocessing Retrait par couche
DFT Design For Test
DLS Dynamic Laser Stimulation = stimulation laser dynamique
DUT Device Under Test = circuit sous test
DVM Delay Variation Mapping
EMMI Emission MIcroscopy
ESD ElectroStatic Discharge = décharge électro statique
FIB Focused Ion Beam
Flexible scan Réglage des paramètres du balayage laser
Frame Image entière
FN Fowler‐Nordheim
GBF Générateur basse fréquence
Hardware Matériel
HBM Human Body Model
IMD Inter Metal Dielectric
LADA Laser Assisted Device Alteration
Layout Dessin des masques
LSM Laser Scanning Microscope
LIVA Light Induced Voltage Alteration
LU Latchup
200
LVP Laser Voltage Probing
NIR Near InfraRed = proche infrarouge
NB‐OBIC Non‐Biased Optical Beam Induced Current
OBIC Optical Beam Induced Current
OBIRCh Optical Beam Induced Resistance Change
Pad Plot d’entrée/sortie de la puce
Pass/Fail Résultat du test fonctionnel du produit (fonctionnel ou non)
Pattern Vecteur de test
PEM Photon Electron Microscopy
Plug‐in Module additionnel
Probe‐points Plots de probing réalisés à l’aide d’un FIB
Prober Station de mesure sous pointes
Pseudo‐DLS Stimulation Laser pseudo‐Dynamique
Punch‐through Interaction entre les zones de charges d’espace des jonctions drain et source
RCCAL Rousset Central Characterization and Analysis Laboratory
SCOBIC Single Contact OBIC
SDL Soft Defect Localization ou Stimulation Dynamique Laser
SEI Seebeck Effect Imaging
SEM Scanning Electron Microscopy = microscopie électronique à balayage
SEU Single Event Upset
SIL Solid Immersion Lens = lentille à immersion solide
SILC Stress Induced Leakage Current
Soft defect Défaut induisant une marginalité de fonctionnement
Software Logiciel
SPL Stimulation Photoélectrique Laser
STL Stimulation Thermique Laser
TIVA Thermally Induced Voltage Alteration
TEG Test Element Group = structure de test embarquée dans les lignes de découpe des wafers
VLSI Very Large Scale Integration
ZCE Zone de Charge d’Espace
201
Liste des figures
Figure 0‐1. Evolution du nombre de transistors intégrés dans un microprocesseur grand public (gauche) et
réplique du premier transistor inventé par Bardeen, Shockley et Brattain, réalisée par Lucent Technologies à
l’occasion du 50ème anniversaire de son invention (droite). .............................................................................. 14
Figure 1‐1. Exemples de Shmoo [MACHOUAT'08]. .............................................................................................. 18
Figure 1‐2. Flot simplifié d’une analyse de défaillance. .................................................................................... 19
Figure 1‐3. Schéma de principe de la microscopie confocale à balayage laser................................................. 21
Figure 1‐4. Coefficient d’absorption du silicium (dopé P) en fonction de la longueur d’onde et du dopage
[JOHNSTON'93]. .................................................................................................................................................... 22
Figure 1‐5. Coefficient d’absorption en fonction de la longueur d’onde pour le silicium intrinsèque. ............ 23
Figure 1‐6. Coefficient d’absorption et coefficient de pénétration en fonction de la longueur d’onde pour le
silicium monocristallin. ...................................................................................................................................... 24
Figure 1‐7. Courbe de la transmission optique en fonction de la longueur d’onde pour un silicium dopé de
type P pour différentes concentrations de dopants ......................................................................................... 25
Figure 1‐8. Les principaux modes d’absorption dans un matériau semiconducteur dopé N : absorption
interbande (gauche), absorption par impuretés (milieu) et absorption par porteurs libres (droite). .............. 25
Figure 1‐9. Evolution des nœuds technologiques et du nombre de transistors sous un faisceau laser de 1 µm
de diamètre dans les années à venir [ITRS]. ...................................................................................................... 28
Figure 1‐10. Ouverture numérique d’un objectif optique. ............................................................................... 29
Figure 1‐11. Principe de la lentille à immersion solide ou liquide (gauche) comparé à celui d’une lentille
conventionnelle (droite). ................................................................................................................................... 29
Figure 1‐12. Propagation d’un faisceau laser focalisé sur la face avant d’un circuit intégré à travers son
substrat .............................................................................................................................................................. 31
Figure 1‐13. Principe des techniques OBIRCh et TIVA. ...................................................................................... 33
Figure 1‐14. Exemple de localisation OBIRCh et cross‐section FIB au niveau du spot révélant un court‐circuit
métal 1 ‐ métal 1. .............................................................................................................................................. 34
Figure 1‐15. Exemple de localisation TIVA et cross‐section FIB au niveau du spot révélant un court‐circuit
métal 4 ‐ métal 4. .............................................................................................................................................. 34
Figure 1‐16. Localisation OBIRCh sur la même pièce et dans les mêmes conditions. ...................................... 35
Figure 1‐17. Layout de la structure. .................................................................................................................. 36
Figure 1‐18. Caractéristique électrique IV de la structure. ............................................................................... 36
Figure 1‐19. Résultats de la stimulation laser thermique (gauche) et photoélectrique (droite). ..................... 37
Figure 1‐20. Jonction latérale (gauche) et jonction verticale (droite) non polarisées et soumise à stimulation
thermique laser. ................................................................................................................................................ 37
202
Figure 1‐21. Principe de la technique SEI. ......................................................................................................... 38
Figure 1‐22. Exemple de localisation SEI et cross‐section FIB au niveau du spot révélant un défaut à
l’interface via 3 – métal 4. ................................................................................................................................. 39
Figure 1‐23. Processus de photogénération dans un matériau semiconducteur. ............................................ 40
Figure 1‐24. Diagramme d’état d’un semiconducteur à transition indirecte. ................................................... 41
Figure 1‐25. Génération d’un photocourant dans un transistor NMOS. ........................................................... 41
Figure 1‐26. Principe des techniques OBIC et LIVA. .......................................................................................... 42
Figure 1‐27. Exemples de localisation de défaut par les techniques OBIC (gauche) et LIVA (droite). .............. 43
Figure 1‐28. Cartographie NB‐OBIC mettant en évidence 1 spot normal et 4 spots anormaux. ...................... 44
Figure 1‐29. Zone suspectée au niveau métal 3 : en orange le nœud proposé par le diagnostique ATPG ; les
nœuds blanc, bleu et rouge expliquent la signature NB‐OBIC. ......................................................................... 45
Figure 1‐30. Observation SEM de la zone suspectée confirmant le court‐circuit métal 3 (gauche) et cross‐
section du défaut (droite). ................................................................................................................................. 45
Figure 2‐1. Layout de la diode N+/Pwell. .......................................................................................................... 50
Figure 2‐2. Caractéristique IV mesurée d’une diode N+/Pwell en fonction de la puissance laser. .................. 51
Figure 2‐3. Structure utilisée pour les simulations TCAD de la diode N+/Pwell. .............................................. 52
Figure 2‐4. Caractéristique IV simulée d’une diode N+/Pwell en fonction de la puissance laser. .................... 52
Figure 2‐5. Layout de la diode P+/Nwell. .......................................................................................................... 52
Figure 2‐6. Caractéristique IV mesurée d’une diode P+/Nwell en fonction de la puissance laser. .................. 53
Figure 2‐7. Structure utilisée pour les simulations TCAD de la diode P+/Nwell. .............................................. 54
Figure 2‐8. Caractéristique IV simulée d’une diode P+/Nwell en fonction de la puissance laser. .................... 54
Figure 2‐9. Image laser de transistors de largeur W = 10µm en fonction de leur longueur : L = 10µm (gauche)
et L = 0,1µm (droite). ......................................................................................................................................... 56
Figure 2‐10. Courants dans un transistor à canal moyen (10µm x 5µm) en fonction de la puissance laser
lorsque le spot laser est au centre du canal (haut) ou près du drain (bas). ...................................................... 57
Figure 2‐11. Courants du transistor à canal long en fonction de la puissance laser (état bloqué). .................. 58
Figure 2‐12. Courants du transistor à canal court en fonction de la puissance laser (état bloqué). ................ 59
Figure 2‐13. Courants du transistor à canal long en fonction de la puissance laser (état passant). ................. 60
Figure 2‐14. Photocourants induits dans le transistor à canal long en fonction de la puissance laser à l’état
bloqué et passant. ............................................................................................................................................. 60
Figure 2‐15. Courants du transistor à canal court en fonction de la puissance laser (état passant). ............... 61
Figure 2‐16. Photocourant induit en fonction de la longueur L du transistor à puissance laser maximum (haut)
et zoom pour les faibles longueurs de grille (bas). ............................................................................................ 62
Figure 2‐17. Simulation du courant de drain en fonction de la longueur de grille du transistor. ..................... 63
Figure 2‐18. Densité de courant dans le canal et les régions source et drain du transistor en fonction de la
tension de grille et s’il y a SPL ou non pour L = 0,12µm et L = 10µm (haut) et zoom sur le canal (bas). ......... 65
Figure 2‐19. Cartographie du champ électrique avec superposition des vecteurs de courant (gauche) et
cartographie de la densité de courant (droite) pour une tension de grille nulle. ............................................. 66
Figure 2‐20. Structure simulée pour l’étude du déclenchement du transistor bipolaire parasite. .................. 67
Figure 2‐21. Simulation des courants de drain, source et substrat (sans stimulation laser). ........................... 67
Figure 2‐22. Cartographie simulée de la densité de courant sans stimulation laser pour une tension de
substrat inférieure à 0,6V (gauche) et supérieure à 0,6V (droite). ................................................................... 68
203
Figure 2‐23. Cartographies simulées de la densité de courant (gauche) et du potentiel électrostatique (droite)
sous SPL. ............................................................................................................................................................ 68
Figure 2‐24. Courants du transistor à canal long en fonction de la puissance laser (état bloqué). .................. 70
Figure 2‐25. Courants du transistor à canal court en fonction de la puissance laser (état bloqué). ................ 71
Figure 2‐26. Courants du transistor à canal long en fonction de la puissance laser (mode passant). .............. 72
Figure 2‐27. Photocourants induits dans le transistor à canal long en fonction de la puissance laser à l’état
bloqué et passant. ............................................................................................................................................. 72
Figure 2‐28. Courant du transistor à canal court en fonction de la puissance laser (état passant). ................ 73
Figure 2‐29. Photocourant induit dans le transistor en fonction de sa longueur à puissance laser maximum
(W = 10µm). ....................................................................................................................................................... 74
Figure 2‐30. Courants du transistor à canal long en fonction de la puissance laser (état bloqué). .................. 75
Figure 2‐31. Courants du transistor à canal court en fonction de la puissance laser (état bloqué). ................ 75
Figure 2‐32. Courants du transistor à canal long en fonction de la puissance laser (état passant). ................. 76
Figure 2‐33. . Photocourants induits dans le transistor à canal long en fonction de la puissance laser à l’état
bloqué et passant. ............................................................................................................................................. 76
Figure 2‐34. Courants du transistor à canal court en fonction de la puissance laser (état passant). ............... 77
Figure 2‐35. Photocourants induits mesurés en fonction de la longueur du transistor à puissance laser
maximum (W = 10µm). ...................................................................................................................................... 78
Figure 2‐36. Photocourants induits simulés en fonction de la longueur du transistor à puissance laser
maximum (W = 10µm). ...................................................................................................................................... 79
Figure 2‐37. Taille du spot laser (≈ 2µm) par rapport à la longueur du transistor. ........................................... 79
Figure 2‐38. Cartographie de la concentration de dopant dans le transistor et ZCE dessinées en lignes
blanches (a) et profil de dopage selon la ligne blanche verticale dessinée en pointillés sur la figure a (b). .... 80
Figure 2‐39. Surface de la jonction Nwell (vert) par rapport à la surface des jonctions source et drain (rouge),
schéma pas à l’échelle. ...................................................................................................................................... 80
Figure 2‐40. Vue en coupe d’un transistor NMOS sous SPL en régime d’accumulation ou de déplétion
[SANCHEZ'07]. ...................................................................................................................................................... 82
Figure 2‐41. Vue en coupe d’un transistor NMOS à enrichissement en régime d’inversion [SANCHEZ'07]. ...... 82
Figure 2‐42. Modèle de premier niveau d’un transistor NMOS sous SPL [SANCHEZ'07]. ................................... 83
Figure 2‐43. Modèle de premier niveau d’un transistor NMOS sous SPL calibré à partir de nos mesures. ..... 83
Figure 2‐44. Courants du transistor bloqué (haut) et passant (bas) avec et sans laser. ................................... 84
Figure 2‐45. Vue en coupe d’un inverseur CMOS implanté sur un substrat de type P [SANCHEZ'07]. ............... 85
Figure 2‐46. Modèle de premier niveau d’un transistor PMOS sous SPL [SANCHEZ'07]. .................................... 86
Figure 2‐47. Courants du transistor bloqué (haut) et passant (bas) avec et sans laser. ................................... 87
Figure 2‐48. Photocourant induit normalisé en fonction de la distance d du spot laser par rapport au centre
de la diode drain‐substrat pour les objectifs 2,5X, 20X et 50X de l’iPHEMOS (haut) et zoom pour une distance
inférieure à 40µm (bas). .................................................................................................................................... 89
Figure 2‐49. Modèle ELDO (basé sur du langage SPICE) d’un transistor NMOS sous SPL [SARAFIANOS'12b]. .... 90
Figure 2‐50. Photocourants mesurés et simulés dans les mêmes conditions pour un transistor NMOS. ........ 91
Figure 2‐51. Modèle ELDO (basé sur du langage SPICE) d’un transistor PMOS sous SPL [SARAFIANOS'12a]. ..... 93
Figure 2‐52. Photocourants mesurés et simulés dans les mêmes conditions pour un transistor PMOS à l’état
bloqué. ............................................................................................................................................................... 93
204
Figure 2‐53. Photocourants mesurés et simulés dans les mêmes conditions pour un transistor PMOS à l’état
passant. .............................................................................................................................................................. 94
Figure 2‐54. Structure utilisée constituée d’un inverseur. ................................................................................ 95
Figure 2‐55. Principe pour la mesure du temps de propagation à travers l’inverseur. .................................... 95
Figure 2‐56. Layout de l’inverseur. .................................................................................................................... 96
Figure 2‐57. Validation électrique de la structure en mode inverseur (Calibration = 1). ................................. 97
Figure 2‐58. Validation électrique de la structure en mode suiveur (Calibration = 0). ..................................... 97
Figure 2‐59. Modèle de premier niveau d’un transistor PMOS sous SPL calibré à partir de nos mesures. ...... 98
Figure 2‐60. Caractéristiques temporelles du signal de sortie simulées avec et sans stimulation laser du
transistor PMOS (attention sur ces chronogrammes, la largeur d’impulsion est légèrement modifiée pour
faire correspondre l’échelle des pentes des TR et TF). ....................................................................................... 99
Figure 2‐61. Simulation du temps de propagation à travers l’inverseur uniquement lorsque le transistor
PMOS est stimulé. ............................................................................................................................................. 99
Figure 2‐62. Simulation des niveaux haut et bas de la tension en sortie de la structure lorsque le transistor
PMOS est stimulé. ........................................................................................................................................... 100
Figure 2‐63. Caractéristiques temporelles du signal de sortie simulées avec et sans stimulation laser du
transistor NMOS (attention sur ces chronogrammes, la largeur d’impulsion est légèrement modifiée pour
faire correspondre l’échelle des pentes des TR et TF). ..................................................................................... 100
Figure 2‐64. Simulation du temps de propagation à travers l’inverseur uniquement lorsque le transistor
NMOS est stimulé. ........................................................................................................................................... 101
Figure 2‐65. Simulation des niveaux haut et bas de la tension en sortie de la structure lorsque le transistor
NMOS est stimulé. ........................................................................................................................................... 101
Figure 3‐1. Système iPHEMOS d’Hamamatsu. ................................................................................................ 107
Figure 3‐2. Description schématique de l’équipement iPHEMOS. .................................................................. 109
Figure 3‐3. Pattern laser à l’objectif 20X, avec sélection de la zone à balayer par le laser (jaune) : Area
(fenêtre carrée) 128x128 pixels (gauche) et SlitH (bandeau horizontal) 512x64 pixels (droite). ................... 111
Figure 3‐4. Sens du balayage laser par défaut. ............................................................................................... 111
Figure 3‐5. Setup électrique du module de contrôle du balayage laser. ........................................................ 114
Figure 3‐6. Setup électrique du module de génération du signal pass/fail..................................................... 114
Figure 3‐7. Setup électrique du module de contrôle de l’alimentation et de mesure de la consommation. . 115
Figure 3‐8. Setup électrique du module de contrôle de la puissance laser et d’automatisation des
cartographies. .................................................................................................................................................. 115
Figure 3‐9. Vue en coupe d’un inverseur CMOS. ............................................................................................ 117
Figure 3‐10. Nouveau flot proposé. ................................................................................................................. 118
Figure 3‐11. Principe de réalisation d’une cartographie de toute la puce par stimulation laser pseudo‐
dynamique. ...................................................................................................................................................... 119
Figure 3‐12. Setup électrique du cas d’étude n°1. .......................................................................................... 120
Figure 3‐13. Résultat de la cartographie de la puce par stimulation laser pseudo‐dynamique. .................... 120
Figure 3‐14. Localisation EMMI dans la structure de protection ESD de l’anneau de plots d’entrées/sorties.
......................................................................................................................................................................... 121
Figure 3‐15. Simulation de la tension de grille du transistor NMOS en considérant le transistor bipolaire
parasite (a) ou non (b). .................................................................................................................................... 122
205
Figure 3‐16. Structure de protection ESD : valeur des tensions de grille des transistors mesurées (gauche) et
théoriques (droite). ......................................................................................................................................... 123
Figure 3‐17. Consommation en courant du circuit sous test en fonction de la température. ........................ 123
Figure 3‐18. Setup électrique du cas d’étude n°2. .......................................................................................... 124
Figure 3‐19. Principe pour cartographier toute la puce par pseudo‐SDL thermique. ..................................... 125
Figure 3‐20. Résultat de la cartographie de toute la puce par stimulation laser pseudo‐dynamique thermique.
......................................................................................................................................................................... 126
Figure 3‐21. Layout de la zone d’intérêt.......................................................................................................... 126
Figure 3‐22. Setup électrique pour réaliser une cartographie en courant (cas d’étude n°3). ........................ 127
Figure 3‐23. Cartographie en courant avec la grille connectée à la masse (gauche) ou polarisée à 1V (droite).
......................................................................................................................................................................... 127
Figure 3‐24. Exemple de shmoo [DEYINE'11]. ................................................................................................... 128
Figure 3‐25. Exemple de shmoo seuil/puissance laser (pas encore complété). ............................................. 129
Figure 3‐26. Principe de réalisation d’une cartographie (équivalent à une case du shmoo). ......................... 130
Figure 3‐27. Montage à base d’AOP pour générer le signal pass/fail. ............................................................ 131
Figure 3‐28. Valeur de la tension V en fonction d’un fort courant de consommation du circuit sous test IIN
pour une résistance de 100Ω. ......................................................................................................................... 131
Figure 3‐29. Interface du programme labview permettant de réaliser automatiquement toutes les
cartographies. .................................................................................................................................................. 132
Figure 3‐30. Cartographies à partir desquelles le shmoo est complété. ......................................................... 133
Figure 3‐31. Superposition des cartographies et du pattern laser. ................................................................. 134
Figure 4‐1. Caractéristiques CV d’une capacité à substrat P soumise à SPL en fonction de la puissance laser.
......................................................................................................................................................................... 139
Figure 4‐2. Caractéristiques CV d’une capacité à substrat N soumise à SPL en fonction de la puissance laser.
......................................................................................................................................................................... 140
Figure 4‐3. Distribution d’énergie des pièges présents à l’interface (gauche) et allure calculée de la
caractéristique CV d’une capacité NMOS en présence des ces pièges (droite). ............................................. 140
Figure 4‐4. Déplacement du spot laser par rapport au centre de la capacité. ................................................ 141
Figure 4‐5. Caractéristiques CV d’une capacité à substrat P en fonction de la position du spot laser par
rapport à son centre (puissance laser à 100%). .............................................................................................. 141
Figure 4‐6. Profil du spot laser effectif pour l’objectif 50X (diamètre théorique 1,7µm). .............................. 142
Figure 4‐7. Caractéristiques CV mesurées et simulées d’une capacité à substrat P (gauche) ou d’une capacité
à substrat N (droite). ....................................................................................................................................... 143
Figure 4‐8. Simulations des courbes CV : Csp, Cap, Cesp et Ceap respectivement les courbes des capacités sans
pièges, avec pièges, extraite sans pièges et extraite avec pièges. .................................................................. 145
Figure 4‐9. Distribution d’énergie implémentée et extraite des pièges présents à l’interface. ..................... 145
Figure 4‐10. Distribution d’énergie des pièges présents à l’interface pour la capacité à substrat P en fonction
de la puissance laser. ....................................................................................................................................... 146
Figure 4‐11. Extraction de la distribution d’énergie des pièges présents à l’interface et induits par SPL dans le
cas d’une capacité à substrat P représentée en échelle linéaire (gauche) et logarithmique (droite). ........... 147
Figure 4‐12. Extraction de la distribution d’énergie des pièges présents à l’interface et induits par SPL dans le
cas d’une capacité à substrat N représentée en échelle linéaire (gauche) et logarithmique (droite). ........... 148
206
Figure 4‐13. Mécanismes de piégeage et de‐piégeage dans le cas d’une capacité NMOS (pièges présents dans
la partie inférieure de la bande interdite du silicium). .................................................................................... 149
Figure 4‐14. Caractéristique CV avant et après stress avec et sans SPL (puissance laser = 5%). .................... 150
Figure 4‐15. Distribution d’énergie des pièges à l’interface en fonction du temps de stress sans stimulation
laser (gauche) et avec le laser à 5% de puissance (droite). ............................................................................. 151
Figure 4‐16. Mécanismes des courants tunnel classique et SILC (gauche) et caractérisation électrique (droite).
......................................................................................................................................................................... 152
Figure 4‐17. Caractéristiques IV d’une capacité après des temps cumulés de stress positifs sur la grille
(gauche) et distribution exponentielle décroissante des charges piégées dans l’oxyde (droite) [BERNARDINI'04].
......................................................................................................................................................................... 152
Figure 4‐18. Caractéristiques IV après un stress en tension positif à 8V pendant 1500s en fonction de la
puissance laser. ............................................................................................................................................... 153
Figure 4‐19. Courant IG à VG = 3,2V (SILC) après un stress en tension positif à 8V en fonction de la puissance
laser et du temps de stress. ............................................................................................................................. 153
Figure 4‐20. Courant IG à VG = 6,4V (FN) après un stress en tension positif à 8V en fonction de la puissance
laser et du temps de stress. ............................................................................................................................. 154
Figure 4‐21. Courant IG à VG = 6,4V (FN) après un stress en tension positif à 8V en fonction de la puissance
laser et de faibles temps de stress. ................................................................................................................. 154
Figure 4‐22. Proposition d’explication de l’augmentation du courant FN sous illumination laser. ................ 155
Figure 4‐23. Proposition d’explication de l’augmentation du courant SILC sous illumination laser. .............. 155
Figure 4‐24. Caractéristiques ID(VG) du transistor pour différents VD avec et sans illumination laser (puissance
laser = 100%). .................................................................................................................................................. 156
Figure 4‐25. Caractéristiques IS(VG) du transistor en fonction de VD avec et sans illumination laser (puissance
laser = 100%). .................................................................................................................................................. 156
Figure 4‐26. Courant de source en fonction de la tension de grille à VDS = 0,27V avec et sans stimulation laser
(puissance laser = 100%). ................................................................................................................................ 157
Figure 4‐27. Courant de source en retranchant le photocourant qui y est généré en fonction de la tension de
grille à VDS = 0,27V avec et sans stimulation laser. .......................................................................................... 157
Figure 4‐28. Exemple de défaut en limite de détection pour les techniques d’analyse à base de stimulation
laser statique [SANCHEZ'07]. ............................................................................................................................. 159
Figure 4‐29. Mise en œuvre expérimentale des techniques dynamiques. ..................................................... 160
Figure 4‐30. Principe de la technique DVM [DOUIN'08, SANCHEZ '05]. .............................................................. 162
Figure 4‐31. Mise en œuvre expérimentale de la technique DVM [DOUIN'08, SANCHEZ '05]. .......................... 162
Figure 4‐32.Layout de la structure testée (gauche) et résultat de la cartographie DVM (droite) [DOUIN'08,
SANCHEZ'05b]. ................................................................................................................................................... 163
Figure 4‐33. Exemple de localisation de défaut par la technique dynamique LADA [ROWLETTE'03]. .............. 164
Figure 4‐34. Processus d’absorption non linéaire [Douin'08]. ........................................................................ 167
Figure 4‐35. Modèle d’un transistor NMOS soumis à SPL impulsionnelle. ..................................................... 169
Figure 4‐36. Layout de la structure et simulation du profil gaussien du spot laser. ....................................... 170
Figure 4‐37. Simulation de l’effet de la SPL impulsionnelle du transistor NMOS sur l’entrée (courbe du haut)
et la sortie (courbe du bas) de l’inverseur avec une impulsion laser toutes les 50ns (fréquence du laser =
20MHz) jusqu’à 250ns. .................................................................................................................................... 170
Figure 4‐38. Zoom de la Figure 4‐37 autour de 50ns par rapport à l’impulsion (courbe du bas). .................. 171
207
Figure 4‐39. Simulation de l’effet de la SPL impulsionnelle du transistor PMOS sur l’entrée (courbe du haut)
et la sortie (courbe du bas) de l’inverseur avec une impulsion laser toutes les 50ns (fréquence du laser =
20MHz) à partir de 250ns. ............................................................................................................................... 171
Figure 4‐40. Zoom de la Figure 4‐39 autour de 300ns par rapport à l’impulsion laser (courbe du bas). ....... 172
Figure 4‐41. Représentation schématique des effets induits sur la sortie de l’inverseur dans le cas d’une
stimulation photoélectrique laser continu ou impulsionnel (pas à l’échelle). ................................................ 172
Figure 4‐42. Schéma de la chaine d’inverseurs. .............................................................................................. 173
Figure 4‐43. Layout de la chaine d’inverseur et simulation du profil gaussien du spot laser. ........................ 173
Figure 4‐44. Simulation de l’effet de la SPL impulsionnelle du 64ème inverseur sur l’entrée (courbe du haut) et
la sortie (courbe du bas) de la chaine d’inverseurs avec une impulsion laser toutes les 50ns (fréquence du
laser = 20MHz) à partir de 50ns (courbe du haut). ......................................................................................... 174
Figure 4‐45. Zoom de la Figure 4‐45 autour de 50ns par rapport à l’impulsion laser. .................................... 174
Figure 4‐46. Chaine laser paramétrique amplifiée femtoseconde. ................................................................. 175
Figure 4‐47. Plateforme Méridian IV, DCG Systems. ....................................................................................... 175
Figure 4‐48. Zone de la structure comportant l’inverseur balayée par le laser. ............................................. 176
Figure 4‐49. Cartographies en fonction de la fréquence du signal d’entrée de la structure et pour un balayage
laser de 508µs/pixel à environ 18mW de puissance. ...................................................................................... 177
Figure 4‐50. Zone de la structure comportant la chaine de d’inverseurs balayée par le laser à l’objectif 20X
(gauche) et 100X (droite). ................................................................................................................................ 178
Figure 4‐51. Cartographie suite à une SPL de la chaine d’inverseurs.............................................................. 178
Figure 4‐52. Mesure du temps de propagation entre les deux portes logiques défaillantes. ........................ 179
209
Liste des tableaux
Tableau 1‐1. Valeurs théoriques du diamètre du spot laser de l’iPHEMOS Hamamatsu en fonction de la
longueur d’onde et de l’objectif. ....................................................................................................................... 29
Tableau 1‐2. Coefficients de Seebeck pour quelques couples de matériaux généralement utilisés en
microélectronique. ............................................................................................................................................ 38
Tableau 2‐1. Courants mesurés et simulés à puissance laser maximum en fonction de la longueur L du
transistor et de la tension de grille. ................................................................................................................... 63
Tableau 2‐2. Courants du transistor NMOS mesurés et simulés en fonction de l’état du transistor (bloqué ou
passant). ............................................................................................................................................................ 85
Tableau 2‐3. Courants du transistor PMOS mesurés et simulés en fonction de l’état du transistor (bloqué ou
passant). ............................................................................................................................................................ 88
Tableau 2‐4. Coefficients extraits à partir des mesures pour chaque objectif. ................................................ 90
Tableau 2‐5. Coefficients extraits à partir des mesures pour chaque objectif. ................................................ 92
Tableau 3‐1. Caractéristiques des objectifs. .................................................................................................... 110
Tableau 3‐2. Caractéristiques de l’amplificateur de l’iPHEMOS en fonction du monde sélectionné. ............ 112
Tableau 3‐3. Techniques de stimulation laser utilisée en fonction de la longueur d’onde du laser et du mode
d’utilisation de l’amplificateur. ....................................................................................................................... 112
Tableau 3‐4. Shmoo avec un dégradé de couleur en fonction du pourcentage de pixels fail. ....................... 134
Contribution à l’étude de la stimulation photoélectrique laser pour le développement de nouvelles
méthodologies d’analyse de défaillance
Les approches basées sur la stimulation thermique laser restent largement privilégiées par rapport à la
stimulation photoélectrique laser. Ceci est en partie du au fait que la stimulation thermique laser permet
dans la plupart des cas de pointer directement le défaut cherché (bien souvent l’élément le plus sensible). Ce
n’est pas forcément le cas en mode photoélectrique où de nombreuses structures sont sensibles bien
qu’elles ne présentent aucune anomalie. Les techniques à base de stimulation photoélectrique laser statique
sont donc peu employées. Un travail a ainsi été mené pour mieux appréhender les résultats obtenus dans le
cadre de la stimulation photoélectrique laser statique, mais aussi et surtout pour évaluer le potentiel de
cette technique pour des applications en laboratoire d’analyse de défaillance. Pour cela, dans un premier
temps des explications ont été apportées sur l’interaction du laser photoélectrique avec les dispositifs
élémentaires. La mise en application de techniques a ensuite été possible grâce au développement de
méthodologies flexibles et adaptables à chaque cas d’étude, qui sont maintenant intégrées dans le flot
d’analyse de défaillance. Enfin, les perspectives de la stimulation photoélectrique laser statique sont
présentées, notamment les techniques qui ont été développées suite à l’évolution des technologies, ainsi
qu’une étude originale révélant que le laser photoélectrique pourrait être utilisé comme outils de
caractérisation électrique (fiabilité des oxydes) en plus de son utilisation traditionnelle dédiée à la
localisation de défauts.
Mots clés : Analyse de défaillance, localisation de défauts, laser photoélectrique, stimulation laser,
interaction laser photoélectrique/silicium.
Contribution to the study of photoelectric laser stimulation for new failure analysis methodologies
development
Thermal laser stimulation based approaches remain widely privileged compared to photoelectric laser
stimulation ones. This is partly due to the fact that thermal laser stimulation allows in most of cases to
directly highlight the looked default (often the most sensitive element). This is not necessarily the case in
photoelectric mode where a lot of structures are sensitive although they do not present any anomaly.
Consequently static photoelectric laser stimulation based techniques are not often used. A work has thus
been led to better understand results obtained in the field of photoelectric laser stimulation, but also and
overall to estimate the potential of this technique for failure analysis laboratory applications. For that, some
explanations have first been brought about photoelectric laser interaction with elementary devices. The
implementation of techniques has then been possible thanks to the development of flexible methodologies,
adaptable to each study case, that are now integrated in the failure analysis flow. Finally, static photoelectric
laser stimulation perspectives are presented, notably techniques that have been developed following
technologies evolution, as well as an original study revealing that the photoelectric laser could be used as an
electrical characterization tool (oxide reliability) in addition to its traditional use dedicated to default
localization.
Keywords : Failure analysis, default localization, photoelectric laser, laser stimulation, photoelectric
laser/silicon interaction.