19/04/23 T. Evartson 1

JA element AND

&x 1

x 2y y

x 1

x 2

X1 X2 Y0 0 00 1 01 0 01 1 1

x 2

Loogikaelemendid ja nende valmistamisetehnoloogiad

x 1

19/04/23 T. Evartson 2

VÕI element OR

1x 1

x 2y yx 1

x 2

X1 X2 Y0 0 00 1 11 0 11 1 1

x 1

x 2

19/04/23 T. Evartson 3

EI element NOT

1x y yx

X Y0 11 0

19/04/23 T. Evartson 4

MOSFET trasistorid (nMOS, pMOS ja CMOS tehnoloogiad)

+VDD

GND

n MOS transistor

Pais Gate - G

Neel Drain - D

n

p p

Silicon select gateLäte Source - S

SG=H

D+VDD

GND

S

G=LD

+VDD

GND

S

G=H D

+VDD

GND

SG=L

D

p-MOS transistor

19/04/23 T. Evartson 5

EI elemendi realiseerimine CMOS tehnoloogias

1x y

yx

X Y0 11 0

+VDD

GND

x

y

GND

+VDD

GND

+VDD

UX=H

y

UX=L

y

= =

n-MOS transistor p-MOS transistor

19/04/23 T. Evartson 6

Lülitumine CMOS tehnoloogias

19/04/23 T. Evartson 7

Dünaamilised karakteristikud

19/04/23 T. Evartson 8

&x 1

x 2y

y

x 2

X1 X2 Y0 0 10 1 11 0 11 1 0

JA-EI element NAND

&x 1

x 2

1y

+VDD

GND

x 1

x 2

y

x 1

19/04/23 T. Evartson 9

VÕI-EI element NOR

1x 1

x 2y

X1 X2 Y0 0 10 1 01 0 01 1 0

1x 1

x 2

1y

+VDD

GND

x 1

x 2

y

x1

x2

y

19/04/23 T. Evartson 10

+VDD

GND

x 1

x 2

y

CMOS tehnoloogia JA ja VÕI elemendid

+VDD

GND

x 1

x 2

y

19/04/23 T. Evartson 11

Bipolaarsed tehnoloogiad (DL-tehnoloogia Diode Logic)

pn

+VDD0 0+VDD

+VD

Y

GND

X1

X2

&x 1

x 2y

+VD

Y=LX1=H

X2=L

GND

+VD

Y=H

GND

X1=H

X2=H

19/04/23 T. Evartson 12

DL

19/04/23 T. Evartson 13

n p nEmitter Emitter

Baas Base

Kollektor Collector

B=H

C

E

n-p-n transistor

+Vc

GND

B=LC

E

+Vc

GND

p n pEmitter Emitter

Baas Base

Kollektor Collector

B C

E

p-n-p transistor

+Vc

GND

B

C

E

+Vc

GND

Bipolaarne transistor

19/04/23 T. Evartson 14

19/04/23 T. Evartson 15

DTL , RTL

19/04/23 T. Evartson 16

TTL (Transistor Transistor Logic)

19/04/23 T. Evartson 17

ECL

19/04/23 T. Evartson 18

STTL

19/04/23 T. Evartson 19

IIL

19/04/23 T. Evartson 20

Korpus

19/04/23 T. Evartson 21

19/04/23 T. Evartson 22

19/04/23 T. Evartson 23

Kolme olekuga väljund (Three State Output)

&E

1

1

+Vdd

GND

YX

E

X Y

E X Y0 - Z1 0 01 1 1

a

b

c

19/04/23 T. Evartson 24

Montaazi loogika Wired Logic

+Vc

GND

Y1

GND

Y2

GND

Y3

YAND

x1

x2

x3

+Vdd

+Vdd

19/04/23 T. Evartson 25

+Vdd

Y1

Y2

GND

Y3

YAND

x1

x2

x3

GND

+Vc

+Vdd

GND

Montaazi loogika probleemid

R

R

R

19/04/23 T. Evartson 26

Montaazi loogika ja avatud suudme/kollektoriga elementidel

+Vc

Y1

Y2

Y3

YAND

x2

x3

x1

GND

GND

GND

19/04/23 T. Evartson 27

Avatud kollektoriga element

19/04/23 T. Evartson 28

+VDD

GND

x 1=H

x 2=L

y1

+VDD

GND

x 3=H

x 4=H

y

y2

Kokku ühendatud CMOS väljundid

NAND

NAND

19/04/23 T. Evartson 29

+VDD

GND

Y1

GND

Y2

GND

Y3

YAND

x1

x2

x3

x4

x5

x6

GND

x1

x2

Y

+Vdd

y

x 2

x 1

Avatud neeluga väljund ja montaazi loogika Open Drainan Output and Wired Logic

19/04/23 T. Evartson 30

Schmitti triger

19/04/23 T. Evartson 31

Ajadiagramm