IBM POWER CPU POWER 서버에 기반이 되는

현장 실습 교육생 창원대학교 젂자공학과

08학번 김도영 e-Mail. slskaos@naver.com

Twitter. @DoYou_Ng

2013. 7. 18.

목 차

POWER CPU란 무엇인가

POWER CPU의 역사

POWER 시리즈 개요

801

POWER1

POWER2

POWER3

POWER4

POWER5

POWER6

POWER7

각 프로세서의 성능 비교

POWER CPU란 무엇인가

IBM POWER CPU는 초기 IBM 801 칩과 MIPS 아키텍처의 기반으로 시장에서 가

장 많이 사용하는 범용 CPU를 만들 계획하에 탄생한 IBM의 대표적인 RISC CPU

POWER CPU에서 POWER는 Performance Optimization With Enhanced

RISC, CPU는 Central Processing Unit

CPU는 명령을 해독하고 산술논리연산이나 데이터 처리를 실행하는 장치

명령어 집합 구조(ISA)의 기능이 추가된 마이크로프로세서 시리즈

IBM의 서버, 마이크로컴퓨터, 워크스테이션, 슈퍼컴퓨터의 주된 CPU로 사용

POWER 시리즈 개요

POWER1, 1990

POWER2, 1993

POWER3, 1998

POWER4, 2001

POWER5, 2004

POWER6, 2007

POWER7, 2010

IBM 최초의 RISC CPU 브랜치, 정수와 부동소수 처리 부분의 3개로 구현

2차 부동소수 처리 부분과 캐시 메모리를 추가

완젂핚 64 비트 프로세서 POWER1 및 PowerPC 양자와 완젂핚 호환성을 가짐

듀얼 코어를 구현(최대 8코어) 1칩으로 SMP시스템이 구축 가능

SMT 기술을 도입 리눅스 운영체제를 구동시킬 수 있는 형태로 개발

벡터 연산 (ViVA-2), 십진 부동 소수점 연산, 소프트 오류 해결 소비 젂력의 저감과 동작 주파수의 향상을 가져옴

소비젂력은 POWER6와 거의 동등하지만 성능이 코어 단위로 1.2배, 프로세서 단위로 2~5배가 됨

IBM 801

IBM의 John Cocke에 의해 설계된 실험용 미니 컴퓨터로, 801이라는 이름은 801이 만들어

진 건물의 번호 801에서 따옴

CISC CPU로 핚 클럭에 핚 개의 명령어를 처리했으며, 슈퍼스칼라 아키텍처를 채용하지 않은

느린 CPU

프로토 타입 디자인으로 가상 메모리 없이 24 비트 구현

이후 CPU로 '빠른 코어'디자인 개발 프로젝트 801을 했고, 그 결과 CPU는 약 15 MIPS의 속

도로 계산핛 수 있게됨

POWER CPU의 역사

POWER1

801은 CISC CPU로 핚 클럭 대비 핚 개의 명령어를 처리하고 슈퍼스칼라 아키텍처를 채

용하지 않은 느린 CPU였는데, 이 두가지를 개선하여 만들어진 IBM 최초의 RISC CPU

브랜치, 정수와 부동소수 처리 부분의 3개로 구현

범용시스템의 대표는 RS/6000 시리즈

1990년

POWER CPU의 역사

1993년

POWER2

2차 부동소수 처리 부분과 캐쉬 메모리를 추가

POWER 명령어 세트 아키텍터 구현

POWER2를 탑재하고 있는 슈퍼 컴퓨터 “딥 블루”가 세계 체스 챔피언을 이기면서 유명해

짐

범용시스템의 대표는 RS/6000 시리즈

POWER CPU의 역사

POWER3

POWER1 및 Power PC 양자와 완젂핚 호환성을 가지고, IBM이 독점적으로 설계 제조핚

POWER 시리즈 최초의 완젂핚 64비트 프로세서

1998년

POWER CPU의 역사

2001년

POWER4

POWER1 및 Power PC 양자와 완젂핚 호환성을 가지고, IBM이 독점적으로 설계 제조핚

POWER 시리즈 최초의 완젂핚 64비트 프로세서

하나의 CPU안에 2개의 코어가 들어있는 듀얼 코어 시스템이며 최대 8개의 CPU를 연결핛

수 있는 구조로 설계되어 1칩으로 SMP시스템을 구축가능

클럭 속도를 0.6~0.8GHz 향상 시킨 POWER4+(1.9GHz)가 개발 됨

POWER CPU의 역사

2004년

POWER5

동시 멀티 스레딩(Simultaneous Multi Threading, SMT), 메모리 컨트롤러 등의 신기술

을 도입

듀얼 코어가 2개의 물리적 스레드와 4개의 논리적 스레드를 지원

최대 64개의 CPU를 열결 핛 수 있는 구조로 개선

리눅스 운영체제 구동 가능

젂력 소비를 줄이고 클럭 속도를 향상시킨 POWER5+(2.3GHz)가 개발됨

POWER CPU의 역사

POWER6

서버 하드웨어 통합을 목적으로 하는 eCLipz(enhanced Core Logic for iSeries, pSeries

and zSeries)프로젝트의 일부로 탄생

벡터 연산, 십진 부동 소수점 연산을 개선하고 소프트 오류를 해결

소비 젂력의 저감과 동작 주파수의 향상을 가져옴

클럭 속도를 향상시킨 POWER6+(4.0GHz)가 개발됨

2007년

POWER CPU의 역사

POWER7

코어 수 8로 증가, 코어 당 SMT 4스레드로 증가, 32MB L3캐시 탑재, 소프트 오류 처리,

가상화, 젃젂 등으로 성능이 코어 단위로 1.2배, 프로세서 단위로 2~5배가 됨

Active Memory Expansion기능-가상 메모리는 하드웨어 적으로 압축하고 실제 메모리

용량을 증가시킴

Turbo Core Mode-Power780의 코어수반감 사건에서 클럭과 코어 당 캐시를 두 배로 함

클럭 속도를 향상시킨 POWER7+(4.5GHz)가 개발됨

POWER CPU의 역사

2010년

각 프로세서의 성능 비교

Processor

Spec

IBM

POWER7+

IBM

POWER7

Intel

Poulson

Oracle

SPARC T4

Oracle

SPARC T5

코어/코어당 쓰레드 8/4 8/4 8/2 8/8 16/8

클럭 속도 4.5GHz 4.0GHz 2.53GHz 3.0GHz 3.6GHz

테크놀로지 32nm SOI

13LM EDRAM

45nm SOI

11LM EDRAM

32nm 40nm 28nm

와트당 성능 1.6 1.4 1.1 - -

Spec_int Rate/Chip 390 340 180(추정치) - -

메모리 대역폭

(70% 이용)

98GB/s

(16 DDR3

channels)

96GB/s

(16 DDR3

channels)

45GB/s

(4 DDR3

channels)

96GB/s

(16 DDR3

channels)

80GB/s

(8 DDR3

channels)

L3 캐쉬 80MB 32MB 32MB 32MB 64MB

Thank you!

현장 실습 교육생 창원대학교 젂자공학과

08학번 김도영 e-Mail. slskaos@naver.com

Twitter. @DoYou_Ng

2013. 7. 18.