スパイスモデル解説:IGBTモデル編
-
Upload
tsuyoshi-horigome -
Category
Technology
-
view
4.510 -
download
2
description
Transcript of スパイスモデル解説:IGBTモデル編
![Page 1: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/1.jpg)
IGBT のスパイスモデル
株式会社ビー・テクノロジーhttp://www.bee-tech.com/[email protected]
スパイスモデル解説
2010 年 12 月 10 日 ( 金曜日 )
1.IGBT のスパイスモデル1.1 ヘフナモデル ( パラメータモデル )1.2 MOSFET+BJT モデル1.3 Simplorer 独自パラメータモデル
2.IGBT モデルと SiC SBD モデルを活用した シミュレーション2.1 PFC 回路シミュレーション2.2 損失計算方法
1Copyright (C) Bee Technologies Inc. 2010
![Page 2: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/2.jpg)
Designer
EDA[SPICE]
Device Model
Technology ofSimulation
環境
Mission of Bee
Technologies
2Copyright (C) Bee Technologies Inc. 2010
![Page 3: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/3.jpg)
回路解析シミュレータSpice 系回路解析シミュレータ
PSpice,LTspice,MultiSim,MicroCap,HSPICE,SmartSPICE,Simplorer, and so on
[ デザインキット ] 回路方式のテンプレートコンセプトキット (NEW)←2011年1月28日セミナー
デザインキット
[ スパイスモデル ]デバイスモデリングサービス
スパイス・パーク www.spicepark.comシンプルモデル (NEW)
環境
3Copyright (C) Bee Technologies Inc. 2010
![Page 4: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/4.jpg)
www.bee-tech.com
準備中2011 年 1 月下旬公開予定
4Copyright (C) Bee Technologies Inc. 2010
![Page 5: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/5.jpg)
58 種類のデバイス、 3,585 モデル (2010 年 12 月 10 日現在 ) をご提供中。現在、グローバル版スパイス・パーク (2010 年 12 月下旬にオープン ) を準備中。
スパイス・パーク http://www.spicepark.com/
2010 年 12 月は、 IGBT のスパイスモデルのライブラリーを充実中
5Copyright (C) Bee Technologies Inc. 2010
![Page 6: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/6.jpg)
Bee Style:http://www.spicepark.com/ スパイス・パークのログイン後トップページにて、 PDF でバックナンバーも含めPDF 形式で参照及びダウンロード出来ます。
Bee Style:
6Copyright (C) Bee Technologies Inc. 2010
![Page 7: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/7.jpg)
IGBT のスパイスモデルの推移
PSpiceIGBTModel
PSpiceIGBTModel
+等価回路
MOSFET+
BJT
SPICE の世界
Simplorer の世界
Simplorer 独自モデル
7Copyright (C) Bee Technologies Inc. 2010
![Page 8: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/8.jpg)
IGBT のスパイスモデルの構成
Z 1
I G B TF W DD 1
8Copyright (C) Bee Technologies Inc. 2010
![Page 9: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/9.jpg)
IGBT PSpice Model ( ヘフナモデル ) 等価回路図
dt/dQgsdt/dQdg
dt/dQmult
dt/dQds
dt/dQcerdt/dQeb
mosI
cssI bssI
multI
TI
E(S)
b(d)
G
C
e
5 個の DC 電流コンポーネントと6 個の容量性電荷コンポーネントの構成です。
9Copyright (C) Bee Technologies Inc. 2010
![Page 10: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/10.jpg)
パラメータ 説明 単位 デフォルト値
AGD ゲート・ドレイン重なり面 m^2 5E-6
AREA デバイス面積 m^2 1E-5
BVF 電子アバランシュ均一係数 N/A 1
BVN 電子アバランシュ増倍の指数部 N/A 4
CGS 単位面積当たりのゲート・ソース間容量 F/cm^2 1.24E-8
COXD 単位面積当たりのゲート・ドレイン間酸化膜容量 F/cm^2 3.5E-8
JSNE エミッタ飽和電流密度 A/cm^2 6.5E-13
KF 3極管領域係数 N/A 1
KP MOSトランスコンダクタンス A/V^2 0.38
MUN 電子移動度 cm^2/(V・ S) 1.5E3
MUP 正孔移動度 cm^2/(V・ S) 4.5E2
NB ベース ドーピング 1/cm^3 2E14
TAU アンビポーラ再結合寿命 s 7.1E-6
THETA 遷移電解係数 1/V 0.02
VT しきい値 V 4.7
VTD ゲート・ドレイン重なり空乏しきい値 V 1E-3
WB 金属ベース幅 m 9E-5
IGBT PSpice Model ( ヘフナモデル ) パラメータ
10Copyright (C) Bee Technologies Inc. 2010
![Page 11: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/11.jpg)
Saturation Characteristics(飽和特性 )
上記は PSpice Model Editor の画面測定データシミュレーション結果
11Copyright (C) Bee Technologies Inc. 2010
![Page 12: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/12.jpg)
Saturation Characteristics
V+
0
V- V
0
V2
0Vdc
E3
0. 21179+0. 13884* ( I ( V2) )EVALUE
O UT+O UT-
I N+I N-
V115Vdc
Q 1I RG 4PF50W I 1
0Adc
飽和特性を補正する事で、精度良く PSpice Model を活用する事が出来ます12Copyright (C) Bee Technologies Inc. 2010
![Page 13: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/13.jpg)
Z1CISA30_90 Q1
MSUB
Q2QSUB
EmitterEmitter
CollecorCollecor
GateGate
MOSFET+BJT 型モデル
13Copyright (C) Bee Technologies Inc. 2010
![Page 14: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/14.jpg)
長所温度モデルを考慮したときの対策が可能 (RC 成分が抽出できる。ただし、実測データからの合わせこみが必要である ) である。
SPICE によるデバイス方程式が MOS と BJT なので、電気特性において影響するパラメータが想定できるし、補正は必要な特性は ABM モデルの組み込みにより対応が容易である。
短所BJT と MOSFET の双方の特性による因果関係から、パラメータの合わせこみが必要であり、高度なモデリング技術を必要とする。 → PSpice AAO( 最適化ツール ) を活用する。
BJT+MOSFET のサブサーキット構成を用いる方式
14Copyright (C) Bee Technologies Inc. 2010
![Page 15: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/15.jpg)
BJT+MOSFET のサブサーキット構成を用いる方式
DBEDE
DDSDO
85
C
RC29.7415m
81
RE
17.5m
83
82
CGE2.05n
Collector
RG
5
Gate
Emitter
M3MFIN03
Q3QOUT03
GateG
D3 DGD
R1110Meg
+-
+-
S1S
VON = 0mVVOFF = -20mVROFF = 10e9RON = 1m
G02
+ -
+ -
S2S
VON = 0mVVOFF = -20mVROFF = 10e9RON = 1m
CGD_MAX4.30E-9
R12 10Meg
G01
LE
7.50n
1 273 E
PARAMETERS:IS = 2.51e-16NF = 1.2194BF = 4.8832CJE = 6.10nTF = 17nXTB = 1.3L = 1e-6W = 1e-6KP = 630.2292mVTO = 5.0035THETA = 4.8432mVMAX = 1.8469Meg
IGBT モデルの等価回路図 (Bee Technologies Model)
15Copyright (C) Bee Technologies Inc. 2010
![Page 16: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/16.jpg)
BJT+MOSFET のサブサーキット構成を用いる方式
1. Ic-Vge characteristic におけるパラメータの最適化 IGBT の gfe に関する特性は飽和領域において次のように表される。
μns: Surface mobility of electrons
Z: Channel widthLCH: Channel length
VTH: Threshold voltage
VGE: Applied gate voltage
COX: Gate-oxide cap. Per unit area
αPNP: Current gain of the pnp transistor
THGECH
OXns
PNPfe VV
L
ZCg
1
1
16Copyright (C) Bee Technologies Inc. 2010
![Page 17: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/17.jpg)
BJT+MOSFET のサブサーキット構成を用いる方式
MOSFET と BJT で前ページの方程式に関係するパラメータを PSpice AAOにて最適化する。 ( この例では、活性領域におけるコレクタ電流を決定するRC とその他のパラメータも一緒に最適化しているが、特性に関係しないパラメータは最適化を行っても変化が無い。
PSpice AAO
17Copyright (C) Bee Technologies Inc. 2010
![Page 18: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/18.jpg)
BJT+MOSFET のサブサーキット構成を用いる方式
最適化されたパラメータ
.MODEL MFIN03 NMOS (L=1e-6 W=1e-6 LEVEL = 3 VMAX=1.8469Meg+ THETA=4.832m VTO=5.0035 KP=630.2992m).MODEL QOUT03 PNP (IS=2.51e-016 NF=1.2194 BF=4.8832 CJE=6.10n +TF=17.0n XTB=1.3)
MOSFET の ETA はゲートチャージのシミュレーションにおいて誤差を与えるため、削除した。
但し、コレクタ電流が小さい領域では誤差が大きくなる。これは MOSFET のモデル自体が小信号領域に対応していない為であり、別途補正回路が必要になる。( 大信号領域で合わせ込みを行った場合、問題となる )
18Copyright (C) Bee Technologies Inc. 2010
![Page 19: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/19.jpg)
BJT+MOSFET のサブサーキット構成を用いる方式
2. パラメータ補正後での、その他特性を実測と比較
Ic-Vce( あるゲート電圧での ) と出力特性 (Vge-Vce 、 Ic-Vce) のシミュレーションを行い、実測あるいはデータシート記載値と比較し、誤差が大きいようであれば、再度必要なパラメータを最適化する。
3. ゲートチャージ特性 ( ゲート - ドレイン間容量特性 ) の補正Cgd の特性は Vdg が正、負の値によってそれぞれ変化する。このため、実測とシミュレーションで誤差を生じる。よって G-D 間に補正回路を付け加える。
19Copyright (C) Bee Technologies Inc. 2010
![Page 20: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/20.jpg)
BJT+MOSFET のサブサーキット構成を用いる方式
ゲートチャージ特性で OFF期間~スイッチング期間を終了する期間までがVdg>0 の期間のときで、 Cgd-Vdg 特性のカーブになっている領域である。スイッチング期間終了時~オン期間に入ると Vdg<0 となり、そのときCgd は一定値となる。ここで、 Cgd-Vdg 特性を表現するため、 Vdg>0 のとき、曲線部分、 Vdg<0 のとき、同図の一定容量成分 Cgdmax の値にし、Vdg=0V時の Cgdmax と CJO の値を一致させた特性に置き換える。
0Qg
Vgs
Off Period SwitchingPeriod
On Period
12V
Vds200V Simulation
Measurement
VDG>0 VDG<00
Vdg
Cgd Use Cgdmax(const.)
Use DGD ParameterCJO=Cgdmax, M,VJ
Fig2-6 Relation of Gate on Charge Characteristic and CGD
20Copyright (C) Bee Technologies Inc. 2010
![Page 21: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/21.jpg)
スイッチングタイムには BJT の TF 、 BF 、ゲート抵抗 RG で調整可能であるが、BF は最適化済なので、残り 2つのパラメータで調整した。但し、この 2つのパラメータだけでは tr の合わせ込みが不可能だったので、ベース抵抗 RB を挿入して合わせ込みを行った。 RB を挿入することで、スイッチング時のシミュレーション収束エラーも抑えることができる。
V_IC
0Vdc
M3MFIN03
Q3QOUT03
VD600Vdc
D3 DGD
R1110Meg
+-
+-
S1S
VON = 0mVVOFF = -20mVROFF = 10e9RON = 1u
G02
+ -
+ -
S2S
VON = 0mVVOFF = -20mVROFF = 10e9RON = 1u
CGD_MAX4.30E-9
R12 10Meg
G01
PARAMETERS:IS = 2.51e-16NF = 1.2194BF = 4.8832CJE = 6.10nTF = 21.3nXTB = 1.3L = 1e-6W = 1e-6KP = 630.2292mVTO = 5.0035THETA = 4.8432mVMAX = 1.8469Meg
RL42.8
VG
TD = 0
TF = 10nPW = 5uPER = 20u
V1 = -15
TR = 10n
V2 = 15
RGate
100 LE
7.50n
1 273 E
DBEDE
DDSDO
85
C
RC29.7415m
81
RE
17.5m
82
83CGE2.05nIC = 0
G
Collector
RG
5 Emitter R3
0.1u
0
RB
0.7
スイッチングタイムに関するパラメータの最適化
21Copyright (C) Bee Technologies Inc. 2010
![Page 22: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/22.jpg)
FWD(SPICE の世界 )
http://beetech-icyk.blogspot.com/2010/11/blog-post_22.html
22Copyright (C) Bee Technologies Inc. 2010
![Page 23: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/23.jpg)
i
VL
L の両端の電圧
ダイオードに流れる電流
リカバリー現象の領域
FWD
23Copyright (C) Bee Technologies Inc. 2010
![Page 24: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/24.jpg)
i
VL
L の両端の電圧
ダイオードに流れる電流
インダクタンス Lの両端に VLの電圧が発生し、ノイズを引き起こす。
dt
diLVL
FWD
24Copyright (C) Bee Technologies Inc. 2010
![Page 25: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/25.jpg)
FWD
逆回復時間の定義 (IFIR 法 )25Copyright (C) Bee Technologies Inc. 2010
![Page 26: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/26.jpg)
FWD IFIR 法の世界
パラメータ・モデル=スタンダードモデル
ビヘイビア・モデル =等価回路モデル=プロフェッショナルモデル
Measurement Measurement
26Copyright (C) Bee Technologies Inc. 2010
![Page 27: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/27.jpg)
FWD 電流減少率 didt 法の世界
ハード・リカバリー、ソフトリカバリーも表現出来る
黄色線⇒ハード・リカバリー赤線⇒ソフト・リカバリー
電流減少率 didt モデル (= スペシャルモデルを採用 )27Copyright (C) Bee Technologies Inc. 2010
![Page 28: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/28.jpg)
再現性のある電気的特性【 IGBT】伝達特性飽和特性スイッチング特性出力特性【 FWD】I-V 特性逆回復特性← Simplorer の大きな特徴
Simplorer 独自パラメータモデル
Simplorer の特徴収束性問題が発生しない。最新バージョンでは、 PSpice モデルが全て使用出来る (ABM 含む ) 。
28Copyright (C) Bee Technologies Inc. 2010
![Page 29: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/29.jpg)
Simplorer 独自パラメータモデル
電流減少率法での trr 値Simplorer の場合、モデルパラメータのみで表現出来るそして、 L 負荷、インバータ回路のシミュレーションの収束性も良くリアルタイムにシミュレーション出来る。
SPICE の場合、等価回路にてモデル化する→非常に複雑な等価回路モデルの為、 L 負荷等では、 非常に収束性が悪くなる。 .OPTION 等で回避をする が非常に困難である。
SPICE の弱点 (逆回復特性 )ダイオードのモデルパラメータ: TT測定方法が IFIR 法での trr 値
29Copyright (C) Bee Technologies Inc. 2010
![Page 30: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/30.jpg)
VCE
10
A
AM1
VGE
CM600HA_5F
A
AM1
VGE
15
I1+
V
sat
CM600HA_5F
+
V
+
V
RG
4.2
RL
0.16667
VCC
100VGE
TRISE := 10n s
AMPL := 10 VTFALL := 10n s
PWIDTH := 15u s
CE
GE
TDELAY := 5u s
A
AM1
CM600HA_5F
A
VCE
AM1
VGE
+
V
VM1
CM600HA_5F
伝達特性 飽和特性
スイッチング特性
出力特性
Simplorer 独自パラメータモデル : IGBT本体
30Copyright (C) Bee Technologies Inc. 2010
![Page 31: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/31.jpg)
+
V
VF
I1
CM600HA_5F
FW
D1.
I [A
]
-250.00
650.00
-100.00
0
100.00
200.00
300.00
400.00
500.00
2.9000m 2.9050m2.9015m 2.9025m 2.9035mt
Qrr
FWD...
L1
RG
VCE
V1
G
200u
100
TPERIO := 100u s
AMPL := 10 VTDELAY := 1u sTRISE := 10n s
TFALL := 10n sPWIDTH := 79.98u s
4.2
A
C
+
V VM1
+
V VM2
R1
0.1
60n
A
FWD1
CM600HA_5F_1
CM600HA_5F_2
IV 特性順方向
逆回復特性
Simplorer 独自パラメータモデル : FWD
31Copyright (C) Bee Technologies Inc. 2010
![Page 32: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/32.jpg)
PFC 回路シミュレーション
IGBT+FWD富士電機1MBH50-060600V50A
SiC SBDZERO RECOVERY RECTIFIER CreeCSD20060D600V20A
32Copyright (C) Bee Technologies Inc. 2010
![Page 33: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/33.jpg)
PFC 回路シミュレーション ( 損失計算の方法 )
33Copyright (C) Bee Technologies Inc. 2010
![Page 34: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/34.jpg)
LTspice( ファイルの移動 )
34Copyright (C) Bee Technologies Inc. 2010
![Page 35: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/35.jpg)
回路解析シミュレーション及びデバイスモデリングの情報提供
デバイスモデリング研究所 (http://beetech-icyk.blogspot.com/)
35Copyright (C) Bee Technologies Inc. 2010
![Page 36: スパイスモデル解説:IGBTモデル編](https://reader031.fdocument.pub/reader031/viewer/2022013107/547d0513b4af9fbd708b467c/html5/thumbnails/36.jpg)
Bee Technologies Group
お問合わせ先 )[email protected]
【本社】株式会社ビー・テクノロジー〒 105-0012 東京都港区芝大門二丁目 2番 7 号 7 セントラルビル4階代表電話 : 03-5401-3851設立日 :2002 年 9 月 10 日資本金 :8,830万円【子会社】Bee Technologies Corporation (アメリカ )Siam Bee Technologies Co.,Ltd. ( タイランド )
デバイスモデリングスパイス・パーク ( スパイスモデル・ライブラリー ) デザインキットコンセプトキット ( 準備中 )デバイスモデリング教材
本ドキュメントは予告なき変更をする場合がございます。ご了承下さい。また、本文中に登場する製品及びサービスの名称は全て関係各社または個人の各国における商標または登録商標です。本原稿に関するお問い合わせは、当社にご連絡下さい。
36Copyright (C) Bee Technologies Inc. 2010