전기전자제어공학과 유동상 교수 -...
Transcript of 전기전자제어공학과 유동상 교수 -...
한경대학교 전기전자제어공학과
유동상 교수
• 실험 목적
- 연산증폭기의 특성 및 응용회로 이해
• 강의 내용
- 연산 증폭기
- 비교기
- 비반전 증폭기/전압 팔로워
- 반전 증폭기
• 오늘의 실험
- Multisim을 이용한 시뮬레이션
- 브레드보드에 회로 구성을 통한 실험 및 계측
• 연산증폭기 (Operational Amplifier, OP-Amp) ?
- OP-Amp는 다른 전기소자와 함께 사용하여 높은 이득을 얻을 수
있는 설계된 신호처리에 적합한 집적회로 (IC) 형태의 능동소자
- 두 개의 입력 (비반전, 반전 입력)과 하나의 출력을 가짐
- 입출력과 별도로 OP-Amp를 동작시키기 위한 두 가지 전원(양의
전원과 음의 전원)이 필요 (심볼에서는 생략되어 표현되는 경우가 많음)
• 이상적인 연산증폭기
- 입력 임피던스 (Zin)는 비반전 단자와 반전 단자 사이에 나타나는
임피던스를 의미하며, 무한대 임피던스를 가짐
→ 따라서, 두 입력 단자로 전류가 흘러 들어갈 수 없음
- 출력 임피던스 (Zout)는 출력단자와 접지 사이의 임피던스이며, 0
(zero) 임피던스를 가짐
- 전압 이득 (Av)는 출력전압과 입력전압의 비로 무한대 이득을 가짐
- 대역폭 (Bandwidth, BW)는 무한대
BW
v
vA
Z
Z
in
outv
out
in
][0
][
• 실제 연산증폭기
- 실제로는 이상적인 소자를 만들 수 없으므로, OP-Amp도 전압 및
전류에 대한 제한을 가지며, 첨두치 출력 전압은 인가된 두 개의
전원보다 조금 작게 출력됨
예) OP-Amp 구동용 전원이 -15V와 +15V일 때 최대 출력 전압은 대략 -13V에서 +13V 사이
또한 부하에 따라 출력 전압이 제한 (전력 제한에 따라 출력단에 구동할 수 있는 전류가 제한되어 출력전압이 저항)
- 실제적인 OP-Amp는 매우 높은 전압이득, 매우 큰 입력 임피던스
및 매우 작은 출력 임피던스를 가짐
• 차동 모드 (Differential Mode)
- 하나의 입력에 신호가 인가되고 다른 입력은 접지되어 있는 상태
(Single-ended differential mode) 이거나 반대 극성을 가진 두 개의
신호가 두 개의 입력에 각각 인가되는 상태 (Double-ended
differential mode)
Single-ended differential mode
Double-ended differential mode
• 공통 모드 (Common Mode)
- 동일한 신호 (위상, 주파수, 크기)가 두 입력단자에 인가되는 경우
- OP-Amp를 통하면서 서로 상쇄되어 출력이 0가 됨 (Common-
mode rejection)
- Common-mode rejection ratio (CMRR) : 차동 신호를 증폭하고 공통 신호는 제거하는 능력
• 부궤환이란?
- 출력전압의 일부분을 입력신호와 위상이 반대 (180°)되게 하여
입력에 되돌려 인가하는 것
- OP-Amp의 반전단자는 효과적으로 입력 신호와 위상이 180° 차
이가 나는 신호를 만들 수 있음
• 왜 부궤환을 사용하는가?
- 전형적인 OP-Amp의 전압이득은 105보다 크므로 아주 작은 입력 신
호에 대해서도 출력이 포화 상태가 됨
Vin = 1mV, Av=100,000 → Vout = (1mV)(100,000)=100V
- 부궤환이 없으면 OP-Amp의 용도가 비교기 (Comparator)로 제한됨
- 부궤환을 통해 전압이득을 제한하고 조절할 수 있어 OP-Amp를 선
형소자처럼 활용가능
• 비교기
- 하나의 입력과 다른 입력의 크기를 비교하기 위해 사용
- 부궤환 없이 개회로 구조 (Open-loop configuration)로 사용
• 0 수준 검출 (Zero-level Detection)
- 반전 단자를 접지시킴으로써 비반전 단자에 인가되는 신호가 0보다
큰지 작은지를 감지할 수 있음
- 0 수준 검출기는 정현파로 구형파로 바꾸는 회로로 이용 가능
• 일정 수준 검출 (Nonzero-level detector)
- 반전 단자에 일정 수준의 전압을 기준전압으로 인가함으로써 비반전 단자에 인가되는 전압의 크기가 기준전압보다 큰지 작은지를 검출할 수 있음
• 비반전 증폭기
- 비반전 입력단에 신호를 인가하고, 출력전압을 분배하여 반전 입력단자로 부궤환에 신호를 증폭하는 회로
- 신호의 위상 변화없이 증폭하는 특징이 있음
- 증폭비 유도 (이상적인 OP-Amp로 가정)
in
i
f
out VR
RV
1
inf
out
fi
if
VV
VRR
RV
• 전압 팔로워
- 비반전 증폭기의 특별한 사례로 궤환 저항이 0이고 입력 저항이 무한대인 경우
- 증폭비 유도 (이상적인 OP-Amp로 가정)
inout VV
• 반전 증폭기
- 비반전 입력단자를 접지하고, 출력전압을 부궤환하여 입력신호와
연결한 후 반전단자에 인가하는 회로
- 입력신호가 반전 (또는 위상이 180° 전이)되어 출력
- 증폭비 유도 (이상적인 OP-Amp 가정)
f
outf
i
inin
R
VI
R
VI
i
in
f
out
R
V
R
V
in
i
f
out VR
RV
• 회로 구성
• 함수발생기 설정 : 주파수 100Hz, 진폭 2.5Vp 정현파 설정
• OP-Amp : LM318P 사용 (또는 μA741)
• 시뮬레이션 수행 : 기준 전압 Vref를 -3V, -1V, 0V, 1V, 3V로 변경해 가
면서 시뮬레이션을 수행하여 오실로스코프로 측정한 파형을 캡처
하여 보고서에 첨부
7번 핀 : (+) 전원 공급
4번 핀 : (-) 전원 공급
2번 핀 : 반전 입력 단자
3번 핀 : 비반전 입력 단자
1, 5, 8번 핀 : 연결않음
• 회로 구성
• 함수발생기 설정 : 주파수 100Hz, 진폭 1.0Vp 정현파 설정
• OP-Amp : LM318P 사용 (또는 μA741)
• 시뮬레이션 수행 : 궤환 저항 Rf를 변경해 가면서 시뮬레이션을 수
행하여 오실로스코프로 측정한 파형을 캡처하여 보고서에 첨부하
고, 출력 첨두치를 측정하여 이론 및 시뮬레이션 증폭비를 계산
][10,7.4,0.2,0.1
][0.1
kR
kR
f
i
• 시뮬레이션 결과
Rf[kΩ] 증폭비(이론) Vin[V] Vout[V] Vout/Vin(실험)
1.0
2.0
4.7
10
• 회로 구성
• 함수발생기 설정 : 주파수 100Hz, 진폭 1.0Vp 정현파 설정
• OP-Amp : LM318P 사용 (또는 μA741)
• 시뮬레이션 수행 : 시뮬레이션을 수행하고, 그 결과 화면을 캡처하
여 보고서에 첨부하고, 이후 입력전압의 진폭을 변화시킬 때 출력
전압이 따라가는 것을 확인
• 회로 구성
• 함수발생기 설정 : 주파수 100Hz, 진폭 1.0Vp 정현파 설정
• OP-Amp : LM318P 사용 (또는 μA741)
• 시뮬레이션 수행 : 궤환 저항 Rf를 변경해 가면서 시뮬레이션을 수
행하여 오실로스코프로 측정한 파형을 캡처하여 보고서에 첨부하
고, 출력 첨두치를 측정하여 이론 및 시뮬레이션 증폭비를 계산
][10,7.4,0.2,0.1
][0.1
kR
kR
f
i
• 시뮬레이션 결과
Rf[kΩ] 증폭비(이론) Vin[V] Vout[V] Vout/Vin(실험)
1.0
2.0
4.7
10
• 연산증폭기 구동을 위한 전원 연결
CH1 CH2 CH3
DC Power Supply
7번 핀
4번 핀
공통 (기준)
접지로 활용
- CH2의 (+)단자와 CH1의 (-)단자를 연결하기 위해서는 별도의 물리적 연결이
필요없이 파워 서플라이의 “Series” 모드를 선택하면 내부적으로 자동 연결
7번 핀 : (+) 전원 공급
4번 핀 : (-) 전원 공급
2번 핀 : 반전 입력 단자
3번 핀 : 비반전 입력 단자
1, 5, 8번 핀 : 연결않음
CH1
CH2
• 회로 구성
XFG1
V115V
V215V
Vdc
5V U1
LM318P
3
2
4
7
6
51
8
R1
4kΩ
R2
600Ω
V_ref
• 함수발생기 설정 : 주파수 100Hz, 진폭 2.5Vp 인 정현파 설정
• OP-Amp : LM318P 사용 (또는 μA741)
• Vref를 만들기 위해 파워 서플라이의 CH3 (5V 정전압원)를 사용
CH3의 (-) 단자를 CH1과 CH2의 공통 접지에 연결
• 함수발생기 및 오실로스코프의 접지는 파워서플라이의 공통접지
와 연결
• 관찰 파형 그래프
][0at][0.0 2 kRVVref ][0.1at][0.1 2 kRVVref
][0.6at][0.3 2 kRVVref
• 실험 회로 구성
XFG1
V115V
V215V
R_in1kΩ
U1
LM318P
3
2
4
7
6
51
8
R_f10kΩ
VoutVin
• 함수발생기 설정 : 주파수 100Hz, 진폭 1.0Vp인 정현파 설정
• 함수발생기 및 오실로스코프의 접지는 파워서플라이의 공통접지와
연결
• 관찰 파형 그래프
][0.1 kR f ][0.2 kR f
][7.4 kR f ][0.10 kR f
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)
• 실험 회로 구성
• 함수발생기 설정 : 주파수 100Hz, 진폭 1.0Vp인 정현파 설정 후 진폭을
변화시켜 가면서 출력 파형 관찰
• 함수발생기 및 오실로스코프의 접지는 파워서플라이의 공통접지와
연결
• 관찰 파형 그래프
pin VV 0.5
• 실험 회로 구성
• 함수발생기 설정 : 주파수 100Hz, 진폭 1.0Vp인 정현파 설정
• 함수발생기 및 오실로스코프의 접지는 파워서플라이의 공통접지와
연결
XFG1
V115V
V215V
R_in1kΩ
U1
LM318P
3
2
4
7
6
51
8
R_f
10kΩ
VoutVin
• 관찰 파형 그래프
][0.1 kR f ][0.2 kR f
][7.4 kR f ][0.10 kR f
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)
항목 결과
Vin [V]
Vout [V]
증폭비
(이론)
증폭비
(실험)