音量控制 IC...

Tel: 886-2-66296288 Fax: 886-2-29174598 URL: http://www.princeton.com.tw

PT2257 v1.3c - 1 - December. 2003

音量控制 IC PT2257

簡介 PT2257 是由 CMOS 技術製造而成的 2 聲道音量控制 IC，只有 8 個腳位，採用 I2C 控制介面，具備 0～-79dB 的衰減範圍，低噪訊，高立體聲分離度及使用極少的週邊元件，是新世代 AV 視聽產品必

備的極佳音量控制元件。特色

衰減率：0～-79dB，1dB/每階工作電壓範圍 4～9V 低噪訊，S/N>100dB(A-Weighting) 高立體聲分離度>88dB 需求周邊元件極少二聲道輸出 DIP 與 SOP 型式包裝

應用

AV 環繞視聽音響汽車音響 mini-compo 電腦週邊多媒體喇叭其他音響相關之應用


PT2257 v1.3c - 2 - December. 2003


方塊圖

腳位構造圖

LINLIN

Lout

VDD

RIN

SDA SCL Vss

10dB/Step

10dB/Step

1dB/Step

1dB/Step

Ref

Control unit

Rout


PT2257 v1.3c - 3 - December. 2003


腳位敘述

腳位名稱 I/O 敘述腳位編號 LIN I 左聲道輸入，需加一交連電容後連接至訊源 1

LOUT O 左聲道輸出，需加一交連電容後連接至輸出端 2 Vss －地線 3 SDA I I2C 介面 DATA 輸入腳位 4 SCL I I2C 介面 CLOCK 輸入腳位 5 VDD －正電源輸入端 6

ROUT O 右聲道輸出，需加一交連電容後連接至輸出端 7 RIN I 右聲道輸入，需加一交連電容後連接至訊源 8


PT2257 v1.3c - 4 - December. 2003


序列匯流排(I2C BUS)功能敘述序列匯流排介面(I2C BUS INTERFACE)

藉由使用 DATA 和 CLK 匯流排，可使 PT2257 與微處理機間做資料的傳輸。因此，DATA 和 CLK便構成此序列匯流排介面。資料確認(DATA VALIDITY)

當 CLK 訊號是在“高準位”時，DATA Line 上的資料才會被視為正確且穩定的資料。而只有當 CLK訊號在“低準位”時，DATA Line 才可做高、低準位的切換。請參閱下圖：

開始和結束(START AND STOP CONDITIONS) 當(1)CLK 訊號設定在高準位，且 (2)DATA 訊號由高準位轉換成低準位時；則表示序列資料的“開始”。當(1)CLK 訊號設定在高準位，且 (2)DATA 訊號由低準位轉換成高準位時；則表示序列資料的“結束”。請參閱下列時序圖：


PT2257 v1.3c - 5 - December. 2003


位元組格式(BYTE FORMAT)

每一個傳輸到 DATA Line 的位元組(byte)有八個位元(bit)，每一位元組後面需有一“認可”位元，

且以最大符號位元(MSB)為首的方式傳送出去。 “認可”信號(ACKNOWLEDGE)

在第九個時脈時主體(微處理機)先將 DATA Line 設定為電阻性的高準位，若週邊設備(PT2257)認可此信號，則 DATA Line 將會被週邊設備(PT2257)拉至低準位，使 DATA Line 在此時脈中保持一穩定

的低準位狀態。請參閱下圖：

這個已被定址的音量控制器（PT2257）在收到每一位元組(BYTE)後，即產生一“認可”的動作；

否則在第九個時脈(CLOCK)的時間內 Data Line 將會一直保持著高準位狀態。

無“認可”信號的傳輸(TRANSMISSION WITHOUT ACKNOWLEDGE) 如果您想省略此音量控制器（PT2257）對“認可”信號的偵測，可使用一較簡單的傳輸方式。其

方式為 PT2257 在收到每一位元組(byte)後，等待一時脈(clock)，不做時脈的確認。如果您使用此種方

法，將會有較大的機會造成傳輸錯誤，並且會減低對雜訊的免疫力。

介面協定(INTERFACE PROTOCOL) 介面協定包含： 1. 開始（start）位元 2. 晶片位址位元組=88H 3. ACK=認可位元 4. 資料位元組 5. 結束位元


PT2257 v1.3c - 6 - December. 2003


請參閱下圖﹕

Note: ACK = Acknowledge 最大時脈速度 = 100KBITS/S 控制資料(DATA BYTE)的格式(SOFTWARE SPECIFICATION) PT2257 位址(address) PT2257 位址如下所示：

1 MSB

0 0 0 1 0 0 0 LSB

I2C 匯流排起始時間 PT2257每次接上電源後，需要等待一段短暫時間使 IC達到電壓穩定。舉例來說，電源開啟後，在PT2257電源開啟後至少需等待 200mS 後才可送入 I2C 的控制訊號。否則會有控制失效或工作不正常之可能。

請參考下圖。

至少 200 mS

POWER ON

VDD

SDA/SCL

V

90% VDD


PT2257 v1.3c - 7 - December. 2003


資料位元組(DATA BYTES)敘述 1.功能位元區分

MSB LSB 功能 1 1 1 1 1 1 1 1 關機(-79dB) 1 1 0 1 A3 A2 A1 A0 兩聲道同時-1dB/階 1 1 1 0 0 B2 B1 B0 兩聲道同時-10 dB/階 1 0 1 0 A3 A2 A1 A0 左聲道-1dB/階 1 0 1 1 0 B2 B1 B0 左聲道-10dB/階 0 0 1 0 A3 A2 A1 A0 右聲道-1dB/階 0 0 1 1 0 B2 B1 B0 右聲道-10dB/階

0 1 1 1 1 0 0 M 左右聲道同時靜音 M= 1 MUTE ON M=0 MUTE OFF

2.衰減單位位元區分

A3 A2/B2 A1/B1 A0/B0 衰減量(dB) 0 0 0 0 0/0 0 0 0 1 -1/-10 0 0 1 0 -2/-20 0 0 1 1 -3/-30 0 1 0 0 -4/-40 0 1 0 1 -5/-50 0 1 1 0 -6/-60 0 1 1 1 -7/-70 1 0 0 0 -8/- 1 0 0 1 -9/-

Ax=-1dB/階，Bx=-10dB/階例：假設現在設定左聲道衰減-33dB，則資料位元組內容應為：


PT2257 v1.3c - 8 - December. 2003


絕對電氣特性

項目參數額定值單位 Vcc 供給電壓 12 V Topr 工作溫度 -40～+85 ℃ Tstg 儲存溫度 -65～+150 ℃ Vi 輸入電壓 -0.3～Vcc+0.3 V

電氣特性 (條件:Vcc=9V，VI=1Vrms，f=1KHz，Temp=27℃）符號參數測試條件最小值標準值最大值單位 Vcc 工作電壓 4 9 10 V Icc 工作電流 Vcc=9V，Vi=0V 9 15 mA

最小衰減量 0 ARANGE 音量衰減範圍最大衰減量 -79

dB

ASTEP 衰減級距 1 dB

GERR 衰減級距增益誤差 0.5 dB

CERR 各聲道間增益誤差 0.5 dB

Vomax 最大輸出電壓 Vcc=9V， Freq.=1kHz， Volume Att=0dB Rload=50K， THD<1% 2.0 2.3 2.5 Vrms

Vout=2Vrms 0.07 0.09 THD 總諧波失真 f=1KHz， Volume Att=0dB

A-weight Rload=50K Vout=200m Vrms 0.003 0.005%

NO 噪訊輸出 Vin=GND， Mute=OFF， Volume Att=0dB，A-weighted 2 3 μVrms

No-weighted 95 100 103 SNR 訊噪比 0dB=1Vrms

ATT=0dB，A-weight A-weighted 110 120 125 dB

CS 聲道分離度 Vin=2.5Vrms，Freq=1kHz， Volume Att=0dB 100 120 125 dB

MUTE 靜音衰減量 Vin=2.5Vrms，Freq=1kHz， Volume Att=0dB, A-weighted 90 95 97 dB

FR 頻率響應 VIN=1Vrms， Volume Att=-10dB 1 1.3 MHz Rin 輸入阻抗 f=1KHz 18 20 KΩ

Rout 輸出阻抗 f=1KHz，Vout=100m Vrms 100 Ω


PT2257 v1.3c - 9 - December. 2003


I2C 匯流排區段電氣特性

符號參數條件最小值標準值最大值單位 VIH 匯流排高輸入位準 0.5 Vcc VIL 匯流排低輸入位準 0.2 Vcc

匯流排時序特性

參數符號條件最小值最大值單位 Low Level Input Voltage VIL VDD=4.0V -0.5 1.1 V High Level Input Voltage VIH VDD=4.0V 1.6 4.0 V

SCL Clock Frequency fSCL 0 100 kHz Time the bus must be free before a new

transmission can star tBUF 5.0 - μs

Hold Time Start Condition * tHD:STA 4.0 - μs Clock Low Period tLOW 5.0 - μs Clock High Period tHIGH 4.0 - μs

Setup Time for Start Condition ** tSU:STA 5.0 - μs Data Hold Time tHD:DAT 0 - μs

Data Setup Time tSU:DAT 250 - ns Rise Time (SDA & SCL Lines) tR - 1000 ns Fall Time (SDA & SCL Lines) tF - 300 ns Stop Condition Setup Time tSU:STO 4.0 - μs

註：1. * = 第一個時序脈衝在這個週期之後產生。 2. * * = 此時序僅對重複送出之開始碼相關。


PT2257 v1.3c - 10 - December. 2003


PT2257 THD - FAST FOURIER TRANSFORM (FFT) ANALYSIS 1 (Conditions: Rload = 10K， Volume Att = 0dB， Vcc = 9V， Output Level = 1 Vrms)

-160

+0

-140

-120

-100

-80

-60

-40

-20

20 10k50 100 200 500 1k 2k 5kHz

PT2257 THD - FAST FOURIER TRANSFORM (FFT) ANALYSIS 2 (Conditions: Rload = 10K， Volume Att = 0dB， Vcc = 9V， Output Level = 200m Vrms )

-160

+0

-140

-120

-100

-80

-60

-40

-20

20 10k50 100 200 500 1k 2k 5kHz

dB

dB


PT2257 v1.3c - 11 - December. 2003


PT2257 NOISE FLOOR-FAST FOURIER TRANSFORM (FFT) ANALYSIS 3 (Conditions: Rload = 10K， Volume Att = 0dB， Vcc = 9V， Vin=GND)

-160

+0

-140

-120

-100

-80

-60

-40

-20

20 10k50 100 200 500 1k 2k 5kHz

PT2257 THD VS. OUTPUT LEVEL (Conditions: Rload = 10K， Volume Att = 0dB，Vcc = 9V，f = 1kHz， A-weighted)

0.001

20

0.01

0.1

1

5

1m 42m 5m 10m 20m 50m 100m 200m 500m 1 2Vrms

dB

%


PT2257 v1.3c - 12 - December. 2003


PT2257 THD VS. FREQUENCY RESPONSE AT VARIOUS OUTPUT LEVELS (Conditions: Rload = 10K， Volume Att = 0dB， No-weighted) Vout=2.5 Vrms

0.001

1

0.01

0.1

20 20k50 100 200 500 1k 2k 5k 10kHz

註：From top to bottom: Vout=2.5Vrms，1Vrms，200mVrms PT2257 INTERCHANNEL CROSSTALK (Conditions: Rload = 10K， Volume Att = 0dB)

-150

+0

-100

-50

20 20k50 100 200 500 1k 2k 5k 10kHz

dB

% Vout=1Vrms

Vout=200m Vrms


PT2257 v1.3c - 13 - December. 2003


應用電路圖

訂購資訊

Valid Part Number Package Type Top Code PT2257 8-Pins, DIP (300mil) PT2257

PT2257-S 8-Pins, SO (150mil) PT2257-S


PT2257 v1.3c - 14 - December. 2003


外觀尺寸圖 8-PIN, DI PACKAGE (300 MIL)


PT2257 v1.3c - 15 - December. 2003


Dimensions In Inches Symbol Min. Nom. Max.

A - - 0.210 A1 0.015 - - A2 0.115 0.130 0.195 b 0.014 0.018 0.022

b1 0.014 0.018 0.020 b2 0.045 0.060 0.070 b3 0.030 0.039 0.045 c 0.008 0.010 0.014 c1 0.008 0.010 0.011 D 0.355 0.365 0.400 D1 0.005 - E 0.300 0.310 0.325

E1 0.240 0.250 0.280 e 0.100 bsc.

eA 0.300 bsc. eB - - 0.430 eC 0.000 - 0.060 L 0.115 0.130 0.150

Note: 1. Controlling Dimensions: INCHES. 2. Dimensioning and tolerancing per ANSI Y14.5M-1982. 3. Symbols are defined in the “MO Series Symbol LIST” in Section 2.2 of Publication No.95. 4. Dimension A, A1 and L are measured with the package seated in JEDEC Seating Plane Gauge

GS-3. 5. D, D1 and E1 dimensions do not include mold flash or protrusions. Mold flash or protrusions shall

not exceed 0.010 inch. 6. E and eA measured with the leads constrained to be perpendicular to data -c- . 7. eB and eC are measured at the lead tips with the leads unconstrained. 8. N is the number of leads (N=8) 9. Pointed or rounded lead tips are preferred to ease insertion. 10. b2 and b3 maximum dimensions do not include dambar protrusions. Dambar protrusions shall not

exceed 0.010 inch (0.25mm) 11. Variation BA has a b3 dimension and is 1/2 lead package. 12. Distance between the leads including dambar protrusions to be 0.005 inch minimum. 13. Datum plane -H- coincident with the bottom of lead, where lead exits the body. 14. Refer to JEDEC MS-001, Variation BA. JEDEC is the registered trademark of JEDEC SOLID STATE TECHNOLOGY ASSOCIATION.


PT2257 v1.3c - 16 - December. 2003


8-PIN, SO PACKAGE (150 MIL)

Dimensions In Inches Symbol Min. Max. A 1.35 1.75

A1 0.10 0.25 B 0.33 0.51 C 0.19 0.25 D 4.80 5.00 E 3.80 4.00 e 1.27 bsc. H 5.80 6.20 h 0.25 0.50 L 0.40 1.27 ∞ 0° 8°


PT2257 v1.3c - 17 - December. 2003


Note: 1. Controlling Dimension: MILLIMETERS. 2. Dimensioning and tolerancing per ANSI Y 14.5M-1982 3. Dimension D does not include mold flash protrusions or gate burrs. Mold flash, protrusions and gate burrs shall not exceed 0.15 mm (0.006 in) per side. 4. Dimension E does not include interlead flash or protrusions. Inter-lead flash and protrusions shall not exceed 0.25 mm (0.010 in) per side. 5. The chamfer on the body is optional. If it is not present, a visual index feature must be located within the crosshatched area. 6. L is the length of terminal for soldering to a substrate. 7. N is the number of terminal positions. (N=8) 8. The lead width B as measured 0.36 mm (0.014 in) or greater above the seating plane shall not exceed a maximum value of 0.61 mm (0.024 in). 9. Refer to JEDEC MS-012, Variation AA. JEDEC is the registered trademark of JEDEC SOLID STATE TECHNOLOGY ASSOCIATION.

音量控制 IC...

Documents

Transcript of 音量控制 IC...