EDS-Fair2007 - EDSFair2013 : Electronic Design … 「誰でも分かるDFM概論」 資料...
Transcript of EDS-Fair2007 - EDSFair2013 : Electronic Design … 「誰でも分かるDFM概論」 資料...
ALL Rights Reserved, Copyright Fujitsu Limited 2007
EDS-Fair2007「誰でも分かるDFM概論」
資料
2007.1.26
Fujitsu VLSI Limited
細野敏克
ALL Rights Reserved, Copyright Fujitsu Limited 2007
DFM編
ALL Rights Reserved, Copyright Fujitsu Limited 2007
なぜDFMが必要なの?なぜDFMが必要なの?
中央値
ベスト条件
ワースト条件
バラツキ
テクノロジノード
回路性能
プロセスプロセステクノロジのテクノロジの進化進化にともないバラツキが増大にともないバラツキが増大
設計TAT / 特性・回路性能 / 製造性 / 安定した供給
従来と同じ考え方では設計/製造できなくなっている。
プロセス微細化の要求が露光波長や露光技術の実力を越える。
回路性能への影響プロセス開発
プロセス・テクノロジ立ち上げ期間を短縮
安定量産までの期間を短縮
Chip設計
不確定要因をできるだけ小さくして設計・加工
Chip量産の安定生産
までの期間を短縮
開発短縮歩留まり・特性確保 性能向上
ALL Rights Reserved, Copyright Fujitsu Limited 2007
DFMに関わる人は誰?DFMに関わる人は誰?
プロセス開発
EDA環境開発
LSI設計
デバイス開発
LSIのお客様
++
製造性
ばらつき
特性保証
設計・開発TAT
コスト
設計の容易化
必要十分な性能
安定した供給
Coupling Breaking Gate extensionContact margin
DFM Rule Analysis/Verification
Statistical Timing Analysis
Mobile phone
Digital movie
Digital TV PC
SoC LSI
DishingOxide Loss
IsolatedThin-Lines
IsolatedWide-Lines
Dense ArrayThin-Lines
Dense ArrayWide-Lines
Total Copper LossErosion
Source:Cadence
ALL Rights Reserved, Copyright Fujitsu Limited 2007
歩留りは高ければよいの?歩留りは高ければよいの?
ただし、
設計・製造の生産性向上においてはトレードオフを考えなければいけない。DFMによって見えやすくなって来た。
高歩留りが実現できればよい。
デザインルール集積度
(Cost)
設計期間
回路性能
歩留まり
供給量開発期間
(Performance)
(Schedule)
Chip面積
ALL Rights Reserved, Copyright Fujitsu Limited 2007
微細化が進むとDFMは難しくなるのか?微細化が進むとDFMは難しくなるのか?
微細化が進むと。。。。
特性ばらつきとして考慮しなければいけないパラメータが増える。微細加工に伴い、今まで見えなかった、或いは無視できた色々な寄生効果が大きく影響するようになってくる。パラメータの数、相関 ….
材料(Si、SiO2、Cu)が、物性値から決まる限界に近づいている。
その結果、色々難しくなる可能性が高い。
しかし、
LSIのDesignは難しくしてはならない。
設計・製造それぞれの開発スピードを個々の設計に合わせてチューニングできるような仕組みが必要。
ALL Rights Reserved, Copyright Fujitsu Limited 2007
SSTA編
ALL Rights Reserved, Copyright Fujitsu Limited 2007
SSTAとは?SSTAとは?SSTA:Statistical Static Timing Analysis・遅延ばらつきを統計量として解析するSTA手法
・演算方式
・歩留まりを基準にしてタイミングを判定する。
・すべてのpathの確率を統計処理することによって性能歩留まりも解析
することが可能。
・ランダム成分,システマチック成分のばらつきについてパラメトリックに扱える。ばらつきパラメータの相関が扱える。
専用ライブラリやばらつき情報が必要
新しい解析ツールが必要
ALL Rights Reserved, Copyright Fujitsu Limited 2007
SSTAとSTAの比較一覧SSTAとSTAの比較一覧SSTA STA
演算方式 畳み込み積分(直列、合流) 累積遅延(直列のみ)
ばらつき On chip, Die-to-Die,空間相関
パラメトリック、
OCV、L-OCV(Level,Location)遅延係数
出力 パス毎のタイミングの判定
Chipの性能予測
パス毎のタイミングの判定
設計期間 マージン削減・設計期間短い 長い
判定方法 確率値に基づく判定
確率値に応じて緩和可能
ワーストケースによる判定
悲観的
ライブラリ 従来方式に加え、
ばらつき特性抽出したパラメータ
Liberty + derating factor
解析時間 従来より処理時間長い
対象パスや演算方法に依存
短い
ALL Rights Reserved, Copyright Fujitsu Limited 2007
SSTAの難しさは?SSTAの難しさは?
デザインフロー
Library
短TAT
ばらつきモデル化
Tr, Wire、相関ばらつき
定量化
プロセス監視 Statistical Statistical
テスト連携
プロセスプロセス
デバイスデバイス
ツールツール
デザインデザイン
サインオフ条件
Within Die
Die-to-Die実測コリレーション
新ライブラリ
新ツール
統計的分析技術
新クライテリア
統計的な定量化
Tool機能
解析精度, 処理時間
STAコリレーション
関連分野が多岐に渡る。
新技術や手法の開発が伴う。
ALL Rights Reserved, Copyright Fujitsu Limited 2007
SSTAのメリットは?SSTAのメリットは?マージン緩和、ばらつき削減
0
0.1
0.2
0.3
0.4
0.5
-650 -550 -450 -350 -250
確率密度関数確率
slack(ps)
SSTAの結果-374ps
STAの結果-622ps
3σ
回路性能向上
設計期間の短縮
歩留まりとのトレードオフな設計が可能
ALL Rights Reserved, Copyright Fujitsu Limited 2007
SSTAの今後の動向SSTAの今後の動向
LSIの所要や開発期間に応じた設計で、SSTAの活用が進む。
トレードオフな設計環境の実現化。
半導体ベンダーとEDAベンダーのコラボレーションが進む。
機能の充実、精度の向上
サインオフ検証への積極的な適用が進む。
Within die, Die-to-Dieの考慮
タイミング設計を考慮したプロセスパラメータの最適化が進む。
ばらつきの定量化(Within Die, Die-to-Die)が進む。
ばらつきの分類、空間相関の定量化、統計的な監視
LSI設計
Tool
プロセス
デバイス
連携強化
SSTAの活用を前提に予想されることは。。。。
ALL Rights Reserved, Copyright Fujitsu Limited 2007