DISPOSITIVOS CMOS

Los dispositivos en los procesos CMOS son:

FET’s PMOSFET`s NMOSDIODOS DE UNION P-NCAPACITANCIAS PARASITASBIPOLARES PARASITOSINDUCTANCIAS PARASITAS

DIODO DE UNION P-N

Cualquier unión P-N puede formar un diodo.

Los portadores mayoritarios se difunden de las regiones de alta concentración a las regiones de baja concentración.

DIODO DE UNION P-N

El campo eléctrico de la región de deflexión contrarresta la difusión.

En equilibrio no hay flujo neto de portadores en el diodo

DIODO DE UNION P-N

NMOS(características)

SUSTRATO: LIGERAMENTE DOPADO (p-)

FUENTE Y DRENADOR: ALTAMENTE DOPADO (n+)

PUERTA: POLISILICIO

NMOS(características)

UNA CAPA DE OXIDO SEPARA LA PUERTA DEL CANAL.

EL OXIDO DEL CAMPO Y EL CAMPO IMPLANTADO AISLAN EL DISPOSITIVO

NMOS

MOScaracterísticas de salida

REGION LINEAL: Vds < Vgs – VtRESISTENCIA CONTROLADA POR

VOLTAJE

REGION DE SATURACION: Vds > Vgs – Vt

FUENTE DE CORRIENTE CONTROLADA POR VOLTAJE

MOScaracterísticas de salida

LA DESVIACION DE LAS CURVAS DE LA FUENTE DE CORRIENTE IDEAL SE DEBE A:

EFECTOS DE MODULACION DE CANAL.

EL UMBRAL DEPENDE DE:NIVELES DE DOPAJEVOLTAJE FUENTE A MASAANCHO DE OXIDO DE PUERTA

CAUSAS DEL RETARDO

EN CIRCUITOS MOS: LA PRINCIPAL CAUSA ES LA CARGA CAPACITIVA.

DEBIDO A: CAPACITANCIA DEL DISPOSITIVOCAPACITANCIAS DE INTERCONEXION

CAPACITANCIAS MOSFET

TIENEN TRES ORIGENES:LA ESTRUCTURA MOS BASICALA CARGA DEL CANALLA DEFLEXION EN LAS REGIONES DE

JUNTURA P-N

CAPACITANCIAS MOS(ESTRUCTURA)

LA DIFUSION FUENTE/DRENADOR SE EXTIENDE DEBAJO DEL OXIDO DE GATE DEBIDO A LA DIFUSION LATERAL.

ESTO DA ORIGEN A LA SUPERPOSICION DE CAPACITANCIA FUENTE/DRENADOR:

Cgso = Cgdo = Co x W

CAPACITANCIAS MOS(ESTRUCTURA)

CAPACITANCIA POR SUPERPOSICION PUERTA/MASA:

Cgbo = C’o x L

CAPACITANCIA DE CANAL

LA CAPACITANCIA E CANAL ES NOLINEAL

ESTE VALOR DEPENDE DE LA REGION DE OPERACIÓN.

CAPACITANCIA DE CANAL

ESTA FORMADO POR TRES COMPONENTES:

Cgb: CAPACITANCIA PUERTA A MASA

Cgs: CAPACITANCIA PUERTA A FUENTE

Cgd: CAPACITANCIA PUERTA A DRENADOR

CMOS BIPOLAR PARASITO

HAZARDS EN CMOS

PESTILLO DE FUENTES:DISTURBIOS ELECTRICOSTRANSITORIOS EN BUSES DE FUENTE

Y TIERRASECUENCIAMIENTO IMPROPIO DE

FUENTESRADIACIONDISTURBIOS ELECTROMAGNETICOS

HAZARDS EN CMOS

COMO EVITARLOS:METODOS TECNOLOGICOS

(REDUCCION BETA, REDUCCION DE RESISTENCIA DE SUSTRATO, REDUCCION DEL AISLANTE)

REGLAS DE DISEÑO (REGLAS DE ESPACIAMIENTO, DISTRIBUCION DE CONTACTOS, ANILLOS DE GUARDA)

LOGICA CMOS: “0”, “1”

LOS CIRCUITOS LOGICOS PROCESAN VARIABLES BOOLEANAS.

LOS VALORES LOGICOS ESTAN ASOCIADOS CON NIVELES DE VOLTAJE:

VIN > VIH “1”

VIN < VIL “0”

MARGEN DE RUIDO:NMH = VOH – VIH

NML = VIL - VOL

DISEÑO DIGITAL MOSFET(CARACTERISTICAS)

ES UN DISPOSITIVO UNIPOLAR:NMOS, portadores de carga: electronesPMOS, portadores de carga: huecos

ES UN DISPOSITIVO SIMETRICO: se pueden intercambiar la fuente y el drenador

DISEÑO DIGITAL MOSFET(CARACTERISTICAS)

POSEE ALTA IMPEDANCIA DE ENTRADA (Ig = 0): tiene baja corriente de reposo en configuracion CMOS.

Dispositivo controlado por voltaje con alto fan out.

INVERSOR CMOS(CONSUMO DE POTENCIA)

CONSUMO DE POTENCIA DINAMICA: carga y descarga de capacitores.

CORRIENTES DE CORTO CIRCUITO: hay un patron de cortocircuito entre fuentes cuando se realiza el switching.

FUGAS: hay fugas en diodos y transistores.

INVERSOR CMOS

INVERSOR CMOS(CONSUMO DE POTENCIA DINAMICA)

EN FUNCION DEL TAMAÑO DEL TRANSISTOR: capacitancias de puerta y parasitas.

PARA REDUCIR LA DISIPACION DE POTENCIA DINAMICA:

Reducir CL

Reducir Vdd (lo mas efectivo)Reducir f

INVERSOR CMOS

CIRCUITOS SECUENCIALES:INTERCONEXIONES

TEORICAMENTE, SE ASUME QUE LAS SEÑALES PUEDEN PROPAGARSE SIN RETARDO A LO LARGO DE LAS INTERCONEXIONES.

CIRCUITOS SECUENCIALES:INTERCONEXIONES

EN REALIDAD, LAS INTERCONEXIONES SON ESTRUCTURAS DE METAL O POLISILICIO QUE TIENEN ASOCIADAS RESISTENCIAS Y CAPACITANCIAS.

CIRCUITOS SECUENCIALES:INTERCONEXIONES

O SEA SE INTRODUCEN RETARDOS DE PROPAGACION EN LA SEÑAL QUE DEBEN SER TOMADOS EN CUENTA PARA LA OPERACIÓN CORRECTA DEL CIRCUITO

CIRCUITOS SECUENCIALES:INTERCONEXIONES

CIRCUITOS SECUENCIALES:INTERCONEXIONES

LAS VIAS O RESISTENCIAS DE CONTACTO DEPENDEN DE:

LOS MATERIALES DE CONTACTOEL AREA DE CONTACTO

CIRCUITOS SECUENCIALES:INTERCONEXIONES

CIRCUITOS SECUENCIALES:INTERCONEXIONES

VIA /CONTACTO RESISTENCIA (Ω)

M1 a n+ o p+ 10

M1 a Polisilicio 10

V1, 2, 3 y 4 7

CIRCUITOS SECUENCIALES:INTERCONEXIONES

CIRCUITOS SECUENCIALES:INTERCONEXIONES

CAPA DE INTERCONEXIO

N

PLACA PARALELA

FRANJA

Polisicio a sustrato

0.058 0.043

Metal 1 a sustrato

0.031 0.044

Metal 2 a sustrato

0.015 0.035

Metal 3 a sustrato

0.010 0.033

CIRCUITOS SECUENCIALES:INTERCONEXIONES

LOS RETARDOS DEPENDEN DE:La impedancia de la fuente La resistencia/capacitancia distribuida del

cableLa impedancia de carga

CIRCUITOS SECUENCIALES:INTERCONEXIONES

CIRCUITOS SECUENCIALES:INTERCONEXIONES

RETARDO RC DISTRIBUIDO:Puede ser dominante en conductores

largosEs importante en conductores de polisilicio

(relativamente de alta resistencia)Es importante en conductores de salicilicioEs importante en conductores altamente

cargados.

CIRCUITOS SECUENCIALES:INTERCONEXIONES

DISTRIBUCION DEL RELOJ

Las señales de reloj son “señales especiales”

Todo cambio de estado en un sistema sincrono esta referenciado a la SEÑAL DE RELOJ.

DISTRIBUCION DEL RELOJ

LAS SEÑALES DE RELOJ SON:Tipicamente cargadas con alto Fan Out.Viajan a traves de grandes distancias en

el circuito integrado.Operan en altas frecuencias.

DISTRIBUCION DEL RELOJ: temporizacion exponencial

En un sistema sincrono todas las señales de reloj se derivan de una señal de referencia (Reloj maestro)

Idealmente, los eventos temporizados de todos los registros deben actuar simultaneamente.

En la practica la temporizacion de los eventos se retarda por las caracteristicas de los registros.

DISTRIBUCION DEL RELOJ:

DISTRIBUCION DEL RELOJ:

SKEW (asimetria): diferencia entre los instantes de temporizacion de dos registros “secuenciales”:Skew = t(cki) – t(cki+1)

DISTRIBUCION DEL RELOJ: maxima frecuencia de operacion

Tmin = 1/fmax = tdFF + tp,comb + tint + tsetup + tskew

Skew > 0, decrece la frecuencia de operación

Skew < 0, puede usarse para compensar un patron de data critico, PERO esto puede ocasionar que aumente la asimetria en el siguiente patron de datos.

DISTRIBUCION DEL RELOJ

DIFERENTES PATRONES DE RELOJ PUEDEN TENER DIFERENTES RETARDOS DEBIDO A:

Diferencias en la longitud de la linea entre la fuente de reloj y los registros.

DISTRIBUCION DEL RELOJ

DISTRIBUCION DEL RELOJ

Diferencias en retardo en los buffer activos de la red de distribucion del reloj:

Diferencias en la inteconexion de parametros pasivos (resistencia/capacitancia, dimensiones, etc)

Diferencias en los parametros activos del dispositivo (voltajes de umbral, movilidad de canal, etc)

DISTRIBUCION DEL RELOJ

En un buen diseño y una distribucion balanceada de la red, la distribucion de los buffers de reloj son la principal fuente de asimetria del reloj.