CH3 微系統科技的技巧

3.1 微技術 微小化及機體化的技術、主要結合微電子學

與傳統感覺器和致動器之技術經修正來滿足MST 的特殊需求 :1. 層技術 ( 構成毫微米和微米及薄層 )2. 微機械學 ( 構成 3D 立體構造 )3. 積體光學 ( 製造平面微小光學元件 )4. 光纖 ( 在耦合、導引及解偶合 )5. 流體技術 ( 力量、移動、輸送 )

3.1.1 層技術 指生產微奈米級薄層的方法 , 應用各種材料沉積

在基材上以形成導體 , 電阻及絕緣層 . 有些作成靈敏層結構層或犧牲層 .1. 薄膜技術 : 厚度介於 nm-um 間 , 可當晶片之基本結構或當功能層 . 長層技術有 - 熱沉積 , 物理沉積 , 化學沉積 .2. 液相沉積 : 包含流電法 , 旋轉成形 , 電解法及其它原理 .3. 厚膜技術 : 是印刷電路板導體及絕緣體的標準技術 .解析度約 50um 對 MST 用處較少 .

3.1.1.1 薄膜沉積 (Thin Film Deposition)

熱氧化 (Oxidation): 矽很容易氧化 , 氧化矽可當蝕刻製程的覆罩以得所需結構或當電絕緣體 .1200C 的高溫氧化可加速其製程 .物理沉積法 PVD (Physical Vapor Deposition) ：含濺射 (Sputtering) 及蒸氣 (Evaporation) 沉積法 , 用為導體的金屬材料多用此法沉積 . 濺射法是在真空室中由電漿 (plasma) 所造成的正離子來轟擊欲為沉積的金屬材料 ( 如鋁 , 鎢 , 鈦等 ) 所行成之陰極靶 , 使靶的原子沉積於基材上 . 電漿是遭部份離子化的氣體 ( 如氮 , 氬 ,臭氧等 ). 亦可加入反應性氣體 ( 如氧 ) 以增加化學作用稱反應性濺射 .化學沉積法 CVD (Chemical Vapor Deposition): 是最主要的製程如低壓 CVD(LPCVD) 電漿加強 CVD(PECVD) 等 . 此製程常用於氮化矽 , 氧化矽 , 多晶矽及單晶矽之製作 . 此法之優點為厚度及物理性質可精確獲得材料純度極高 . 雷射加工可用於加工及修補 .

Thin Film Techniques Thermal Deposition of Silicon Oxide

Wet Oxidation Dry Oxidation

Physical Layer Deposition (PLD) Evaporation Sputtering: DC-diode sputtering, Magnetron sputtering

Chemical Vapor Deposition (CVD) LPCVD, APCVD Plasma Enhanced CVD (PECVD)

Liquid Deposition Galvanic, Spin coating, Catalytic

Thin Film Techniques - Thermal Deposition

Thermal Deposition of Silicon Oxide Native Oxide (oxidation in room temperature) 20Å 高溫擴散能力快，氧化速度亦增加 每產生厚度 X0 的氧化層需消耗厚度 XS 的矽晶片

Xs = 0.44X0

Thermal Oxidation

Wet Oxidation: Si(s)+2H2O(g)→SiO2(s)+2H2(g)

時間快

Dry Oxidation: Si(s)+O2(g)→SiO2(s)

熱爐管通入氧氣及適量氮氣或惰性氣體，慢慢加熱至 900~1100°C （標準製程溫度）

速度較慢但電性較佳，故在半導體產業中較常用SiO2製作

Thin Film Techniques - PLD

Physical Layer Deposition （物理層沈積） 高硬度、耐腐蝕、美觀 Vapor Deposition( 蒸鍍 )

High temperature （接近熔點） in a vacuum chamber Poor layer adhesion

Sputtering( 濺度 ) Magnetron sputtering Reactive sputtering Better layer adhesion

Physical Vapor Deposition (PVD)

PVD 依不同加熱源蒸鍍法可分為 真空蒸鍍法、電子束蒸鍍法（常用）、雷射束蒸鍍法

真空蒸鍍法 Vacuum chamber 電流通過坩堝加熱蒸鍍源至接近熔點 蒸鍍源侷限於如鋁之低熔點金屬 缺點：坩堝因被加熱，故可能造成

沈積材料污染

Physical Vapor Deposition (PVD)

電子束蒸鍍法 (Electron Beam Evaporation) 因適用於高熔點材料，故較常用於半導體產業 對燈絲加熱電壓使其產生電子束，

經靜電聚焦板，加熱蒸鍍源。 缺點：會產生 X-Ray 或其他離子 而

破壞基材 雷射束蒸鍍法

以雷射束取代電子束 不會破壞基材，但昂貴

[3]

Physical Vapor Deposition (PVD)

限制與缺點 沈積率低 不同材料熔點與蒸發速率不同，因此對合金

或化合物得沈積成分控制不易 薄膜對階梯的覆蓋能力差 加熱源易對薄膜品質造成污染

一般精密的半導體製程與 VLSI 多以濺鍍法取代蒸鍍法

濺鍍 (Sputtering) 基本原理（直流濺鍍）

氣體輝光放電產生電漿 帶電正離子經電場加速撞擊靶材 靶材被轟擊出原子與離子，原子藉由動能及擴散原理在晶片

表面進行沈積

濺鍍種類 直流濺鍍 (DC-diode Sputtering)

靶材接陰電極，基材接陽極 沈積率不高

磁控濺鍍 (Magnetron Sputtering) 靶材背面加上磁場 電磁作用會產生二次電子

增加電漿濃度，因而增加沈積率 減少氣體離子對基材與容器壁漫

無方向的碰撞 因電離率增加，可減少氣體消耗

非平衡磁控濺鍍（ UBM ）[3]

濺鍍種類 高週波濺鍍 (Radio-Frequency Sputtering)

若靶材為非導體時，氣體離子撞擊靶材後得不到電子中和，使正電荷累積，與後來的氣體離子排斥

以高週波取代直流電 正離子撞擊靶材（陰極）後，將陰陽極調換，陰陽變換，此

時電子撞擊變成陽極的靶材，以中和其上的正電荷 反應性氣體濺鍍 (Reactive Gas Sputtering)

將少許反應性氣體如 N2, O2 ，烷類等，隨同惰性氣體輸入真空腔，使反應氣體與靶材原子一起沈積於基底，以改變薄膜成分

封閉式非平衡磁控濺鍍法

蒸鍍法與濺鍍法的比較

What’s Plasmas

The Fourth State of Matter Freely moving charged gas parti

cles, i.e., electrons and ions.（離子化的氣體）

Formed at high temperatures. Can be accelerated and steered

by electric and magnetic fields.

Copyright1994 General Atomics

Thin Film Techniques - CVD

Chemical Layer Deposition Predominantly used in thin film technology Exactly dosed, good thickness control and

physical property Extremely high purity Applicable materials: Silicon Oxide (SiO2), Silicon

Nitride(Si3N4), Polycrystalline Silicon, Epitaxy Disadvantages: High process temperature

(~1250°C) and toxic gases

Various type of CVD

Atmospheric Pressure Chemical Vapor Deposition (APCVD) 通常用來沈積磊晶矽及複合半導體材料 在 300 ～ 450ºC 低溫下通過反應氣體，可高速沈積二氧化矽 冷壁式以減少壁面沈積 階梯覆蓋性較差

Various type of CVD

Low Pressure Chemical Vapor Deposition (LPCVD) 壓力在 100Pa(~1 torr) 以下 通常用來沈積多晶矽 階梯覆蓋性較佳，但沈積速率較慢 熱管壁設計，故需定期清理管壁

Various type of CVD

Plasma Enhanced CVD (PECVD) 150~350 °C High energy electrons break the chemical bonds

and ionize the molecules of the layer material. Better deposition rate and uniformity

Metal Organic CVD (MOCVD) 將氫化物（如砷化三氫）或有機金屬聚合物（三聚乙基鎵）的反應氣體，於流場通過試片置放處進行薄膜沈積

CVD 薄膜材料與沈積方式 CVD 常用材料

二氧化矽 (SiO2) ：蝕刻阻擋層、隔離層、防護層、犧牲層 磷矽玻璃 (PSG) ：防護層 ( 如防水氣 ) 、犧牲層 多晶矽 (Polycrystalline Silicon) ：作為結構層 氮化矽 (Si3N4): 蝕刻保護層 碳化矽 (Silicon Carbide): 作為結構層 鎢 (W) ：導體

Polysilicon

LPCVD: source gas SiH4( 矽甲烷， silane), 570-650°C, 100~400 mtorr, 100 Å/min (630 °C)

Microstructure depends on deposition condition 100% SiH4 source gas, 100 mtorr, temp < 570°C, produces

amorphous film 100% SiH4 source gas, 100 mtorr, temp > 570°C, produces

polycrystalline film 600 °C, grains are fine and equiaxed 625 °C, grains are large and have a columnar structure Crystalline orientation of the polysilicon grain is predo

minantly (110) for substrate temp, 600~650°C. and is predominantly (100) for substrate temp, 650~700°C.

Silicon Dioxide

Masking （阻擋層） Diffusion Masking （擴散阻擋層） Ion Implantation Masking （離子植入阻擋層） Etching Masking （蝕刻阻擋層）

Passivation （防護層）：保護晶片表面以減少離子植入時的破壞

Gate Oxide （閘氧化層）： MOS 閘氧化層及電容的介電層 Isolation （隔離層）：元件與元件隔離之場氧化層 Sacrificial Layer （犧牲層）：搭配多晶矽作為懸浮結構的

犧牲層

Etching Masking （蝕刻阻擋層） 基本的微小樑結構的 MEMS 製程如下所示：

將矽晶圓表面沉積阻擋層 Si3N4 與 SiO

2 各一層，作為阻擋蝕刻之用。

Etching Masking （蝕刻阻擋層）

將光阻旋塗於晶圓表面，光阻所需之厚度與光

阻之種類和製程有關聯，在製作時必須考量此

點，且重複的測試，並以所設計之第一道光罩

加以曝光及顯影，做出濕蝕刻所需之窗口。曝

光的時間，需考量到光阻種類及厚度，以及曝

光機的光源強度。最後的顯影液需要做適當的

調配，其所需之顯影時間，可用顯微鏡觀察光

阻有無去除乾淨，來決定曝光的時間長短。

Etching Masking （蝕刻阻擋層）

使用反應離子蝕刻機 (RIE) ，將阻擋層 Si3N4

及 SiO2去除，以便進行濕蝕刻的步驟。 RIE

是利用電漿對不同的材料做非等向性的蝕 刻，以本製程為例使用 O2 及 CF4 氣體，以

適 當的流量蝕刻 SiO2 及 Si3N4 ，蝕刻時間與

流 量及阻擋層厚度有關。時間太長可能會蝕刻 到矽晶片進而影響接下來的製程。

Etching Masking （蝕刻阻擋層）

將光阻去除後，使用蝕刻液對晶圓作濕蝕刻製

程，蝕刻至略比懸臂樑厚度稍厚。本製程所使

用的蝕刻液為氫氧化鉀 (KOH) ，蝕刻溫度設定在

70 度 C ，以此條件每小時約蝕刻 24UM 的厚度， 矽晶片厚度約 525UM ，需要蝕

刻的厚度為 510UM ，以此速度約蝕刻 21小時即可，但因矽 晶片厚度不是均勻的，所以在最

後一個小時，必 須在旁監控以免蝕刻深度超過預

定值。

SiO2 氧化層的製作 - 1 熱氧化(Thermal Oxidation)

Self-limiting process to about 2 m Structure more dense than LPCVD SiO2

Compressive residue stress LPCVD

Also called Low-temperature oxidation (LTO) Use SiH4 and O2 as precursor gases at temperature of 425 to 45

0 °C and pressure of 200~400 mtorr Could produce thick film (> 2 m), typically 100 Å/min Include dopant gases, such as PH3, to make phosphosilicate gl

ass (PSG) Tensile residue stress (PSG < LTO)

SiO2 氧化層的製作 - 2 PECVD

Low-stress and very thick film (10 to 20 m), using thin Si3N4 in conjuction with the thick SiO2 film to create crack-free SiO2 film.

Use tetraethylorthosilicate (TEOS 四乙氧基矽烷 Si(OC2H5)4 ) as precursor gases

Crystalline SiO2 (quartz) Piezoelectric Electrically insulating

Spin-on-Glass (SOG) Spin-coating to produce thick (20 m) film in conjunction with CMP Used as a thick film sacrificial molding material to pattern thick poly

silicon Etch rate in HF: PSG > LTO > thermal oxide

Silicon Nitride

PECVD SiH4 + NH3 (or N2) – (200~400°C, RF)→ SixNyHz+ H2

Nearly stress-free but high etch rate in HF due to porosity structure 沈積速度約 5 分鐘 0.1微米厚

LPCVD 3SiCl2H2 + 4NH3 → Si3N4 + 6HCl + 6H2, NH3 : SiCl2H2 = 10:1 700~900°C, 200~500 mtorr, 沈積速度約 20 分鐘 0.1微米厚 Stochiometric and amorphous structure, resistant to chemical Thick film tends to crack due to large tensile residue stress

Low-stress Nitride: “Silicon-rich” LPCVD 850°C, 500 mtorr, NH3 : SiCl2H2 = 1:6 Nonstochiometric SixNy, Lower etch rate in HF

二氧化矽與氮化矽薄膜的顏色 熱成長的二氧化矽

（折射率 1.48 ）與氮化矽（折射率 1.97 ）的顏色表

[4]

Silicon Carbide

Polymorphic material: multicrystalline structures (cubic, hexagonal, and rhombehedral)

Use APCVD or LPCVD Extremely hard and strong, doesn’t melt. Can be etched in KOH but 600°C Thin film can be dry etched with RIE

Using CHF3 or SF6 combined with O2 Must use metal, such as AL and Ni, as masking

material (since high O2 content will attack PR)

常見 CVD 的比較

3.1.1.2 液相沉積 包括流電法 , 電解法及旋轉成膜

流電法 ( 電鍍 )Galvanic:將基材浸入電解質中在電極間加電壓使各種金屬沉積在具微細結構的基材表面上 . 可得很高的縱橫比 (aspect ratio).電解法 (Catalytic):只適用於金屬材料 .將主動電解性金屬 (Pd 及 Pt) 沉積於基材上後利用光罩圖形得到圖案、電解反應在接觸到電解液的表面發生 .旋轉成膜 (spin-coating):目前主要用於光阻膜上 .

Thin Film Techniques – Liquid Phase(液向沉積 )

Liquid phase deposition : galvanic, spin-coating, catalytic Galvanic 流電（電鍍） Spin Coating （旋鍍法）：一般用於光阻 (photoresisit)塗佈

Catalytic method （電解法）：僅適用於金屬

旋鍍法的基本流程

微流電

成形 PMMA 在導電基板（金屬板加氧化鈦增加附著性）

流電法沈積金屬（鎳、銅、金以及鎳鈷、鎳鐵合金），鎳基的電解液常用

可製成完工金屬件或作為射出之成形模具

溶膠─凝膠沈積法 溶膠─凝膠沈積法 (Sol-gel)

將薄膜中的相關材料成分混合於溶劑中形成溶膠狀的 precursor

以 Spin coating塗佈 precursor形成均勻薄膜，溶膠狀懸浮中的固體粒子經化學反應構成凝膠狀的網絡

熱處理後，移除溶劑可將凝膠網絡轉換成固相 常用材料：二氧化矽 (SOG) 、氮化矽、氧化鋁、鋯鈦酸鉛 (PZ

T)

[5]

3.1.2 微機械學 用於設計及製造微米級的 3D 機械結構如膜、懸臂樑、齒輪、簧片及槽等以組成感覺器及致動器。可量產主要的兩個製程為矽基製程： 80%的產品以此技術為主

LIGA 製程：有高的縱橫比 , 可製造精度甚佳的 3-D元件 , 很多金屬材料 , 可被使用可大量生產複雜的元件 .

3.1.3 積體光學

使用於製造平面微小光學元件 , 如開關 ,調光器等 . 可以傳導光線或轉換光為電子訊號 , 多整合多元件於同一基材上 . 主要運用於通訊及微感覺器上 .玻璃基材：如光導 ,藕合器 ,濾光格柵及頻譜量測器 . 可利用離子交換或植入法讓導體在直徑方向的折射率有所變化而將光導入光纖 .矽基 : 是其基本材料 ,十分精密的微溝槽可用來做光導之修正 .氧化矽及氮氧化矽也可當光導層 .氧化鈮鋰 : 有良好的光電性質 , 能在其上製造出被動及主動光學元件 .

3.1.4 光纖 光纖在耦合 , 導引及光導媒體 ( 多為玻璃 ) 光信號之解耦合方面很有用 . 光纖感覺器使光學量度系統得以微小化 . 很多物理及化學量 , 如速度 , 壓力或污染濃度可以轉換為光參數 , 如波幅 , 相位移 ,頻譜分析 ,頻率或時間訊號而得以評估 .因能不受干擾的將訊號傳送很遠且高靈敏性 , 在控制工程上十分重要 .

3.1.5 流體技術 流體裝置可以簡單且安全的產生力量或移動 .

流體輸送用途很廣且其體積小力量密度高 . 如醫學上之微投劑系統 ,吸管 .環保上之化學物分析 . 元件主要元件如微閥門 , 微幫浦及流體開關 .

3.2 系統技術 完整的系統是由感覺器 ,信號處理單元及致動器整合而成 , 以實現完整的功能 ,故需使用系統概念和架構以及信號處理方法來整合系統元件 .資訊科技 : 電腦輔助軟體用於設計及製程之模擬是需要的 .測試及診斷也是必須的 .際間連接技術 : 主要任務是製造機械的 , 電的及光學的連接物 ,以作為夾持 , 耦合及能源供應 . 如光纖對準 ,不同膨脹係數之微機構連接及廉價可靠的電連接器 .又如膠合 ,錫焊 ,焊接 ,黏線等 .封裝 :把微系統用一個殼保護起來 , 使其敏感部分不受外界傷害及影響 ,並須留一介面與外界安全接觸 .陶瓷是很重要的封裝材料 , 由於有很高的尺寸安定性 , 氣密性及抗惡劣環境性 . 其他如塑膠 , 矽 ,玻璃 .

3.3 材料暨效應 因有各種不同功能性性質的元件故需眾多的不同材料

材料性質對研發工作影響甚巨MST共容性 (Compatibility):不貴可被微製造以及批量生產之材料 , 如金屬陶瓷高分子特殊玻璃及石英鑽石等 .能量轉換效應 : 機械的 , 電的 , 化學的及熱 ,磁等 .

Piezoresistivity( 壓阻 )

壓阻 Piezoresistance: 材料電阻值會受材料應變所改變 大部分材料都具有壓阻特性 半導體材料如 Si 與 Ge 其壓阻係數比金屬大一個 order

l, t : Longitudinal （與電流方向平行） and transverse （與電流方向垂直） stress component

l, t : Longitudinal and transverse piezoresistance coefficient

ttllR

R

Piezoelectric Material

壓電 (Piezoelectric)現象是一種存在某些材料的機電轉換 1880 由居禮兩兄弟在石英發現的特性 無外加電場：正電與負電荷的中心不重合產生淨電雙極，整個晶體因而產生淨極化 (polarization)

在材料的居禮溫度以上晶體會變成立方晶，因而失去壓電性

[5]

Piezoelectric Material

主要的壓電材料： Quartz(SiO2 crystal), PZT, PVDF, ZnO, LiNbO3, BaTiO3

正壓電效應：外加壓力產生電位差 逆壓電效應：外加電場使壓電材料產生變形