聚積狀態
-
Upload
dexter-bennett -
Category
Documents
-
view
134 -
download
1
description
Transcript of 聚積狀態
SiO2-Si MOS 二極體
電特性最接近理想 MOS 二極體。與理想二極體最大差異: a. 金屬電極與半導體之功函數差 qms不為零; b. 氧化層中或介面處有電荷存在。
所以熱平衡時的半導體區之能帶圖有彎曲,不為平帶情形 (flat-band condition ) 。
ms與使半導體恢復平帶狀況之電壓(平帶電壓 flat-band voltage) 為所關心之量。
功函數差( Work function difference )
=0.9V
熱平衡狀態下
e’m :修正的金屬功函數功函數e’ :修正半導體的電子親和力s0 :表面電位
事實上,因為 m 、 有能量差,故形成MOS 結構時,氧化層就會跨有一個電位差 Vox0 ,半導體能帶也會有彎曲 es0 。
氧化層中或介面處有電荷存在。
表示
功函數差 ms (續)
將金屬區和半導體區的費米能階至真空能階之能量相比較:
)(2 0
''0 fps
gimiox ee
EeeeeeV
fpsg
mox eeE
eeeV 0''
0 2
fp
gmsox e
EV
2''
00整理可得:
定義為功函數差 ms
平帶電壓( Flat-band voltage ) 定義:使半導體區之能帶無彎曲所施加的閘極電壓。
加閘極電壓,跨於氧化層及半導體的表面電位會改變:
)()( 00 ssoxoxsoxG VVVV
mssoxsoxsox VVV )( 00
即 ms
即半導體層內無電荷存在
平帶電壓 VFB (續)
當 VG = VFB時, s = 0 ,故可得:
氧化層所跨電位可以下分析得知:
故可得平帶電壓公式:
msoxFBG VVV
ox
omsFBG C
QVV
平衡狀態Vox
平帶狀態
平帶狀態下,假設氧化層電荷 QO 存在與半導體之界面處(即 x0 = d ),則可得:
o
oo
C
Q
d
d
C
Q
0ox
~ 介面陷住電荷 Qit~ (interface trapped charge)
產生原因: 起因於 Si-SiO2介面的不連續性及介面上的未飽和鍵。通常 Qit的大小與介面化學成分有關。
改善方法: 於矽上以熱成長二氧化矽的 MOS 二極體使用低溫(約 450℃)氫退火來中和大部分的介面陷住電荷,或選擇低阻陷的晶片。
~ 固定氧化層電荷 Qf~ (fixed oxide charge)
產生原因: 當氧化停止時,一些離子化的矽就留在介面處(約 30Å 處)。這些離子及矽表面上的不完全矽鍵結產生了正固定氧化層電荷Qf。
改善方法: 可藉由氧化製程的適當調整,或是回火
(Annealing) 來降低其影響力或是選擇較佳的晶格方向。
~ 氧化層陷住電荷 Qot~ (oxide trapped charge)
產生原因: 主要是因為 MOS 操作時所產生的電子電洞被氧化層內的雜質或未飽和鍵所捕捉而陷入。
改善方法: 可利用低溫回火消除掉。
~ 可移動離子電荷 Qm~ (mobile ionic charge)
產生原因: 通常是鈉、鉀離子等鹼金屬雜質,在高溫和高正、負偏壓操作下可於氧化層內來回移動,並使得電容 - 電壓特性沿著電壓軸產生平移。
改善方法: 藉由在矽氧化製成進行時,於反應氣體進行時加入適量 HCl ,其中的 Cl 離子會中和 SiO2層內的鹼金屬離子。
氧化層電荷對 CV 圖的影響
其中平帶電壓狀態介於聚積狀態與空乏狀態之間:
由平帶電壓公式可知:
ox
omsFB C
QV Qo 為正時,平帶電壓會比 ms 小
Qo 為負時,平帶電壓會比 ms 大
a
s
s
oxox
oxFB
qNqkT
t
C
'
氧化層電荷對 CV 圖的影響(續) 由平帶電壓的分析可知,當氧化層電荷為正時, CV 圖會往左平移,且電荷越多,平移量越多;當氧化層電荷為負時, CV 圖會往右平移。
Qo 包括:固定氧化層電荷 Qf 、氧化層陷住電荷 Qot 以及移動性離子電荷 Qm 。
界面電荷對 CV 圖的影響 表面週期性終止,有懸鍵產生,在禁制能帶會形成界面
態階。 電荷可在半導體與界面態階之間流動,隨著偏壓之改變,
界面態階與費米能階的相關位置不同,界面的淨電荷也會改變。
一般而言,在 EFi 上方的稱為受體態階,在 EFi 下方的稱為施體體態階。
施體態階:因費米能階在施體態階之上(填滿)時,為電中性;費米能階在施體態階之下(空的)時,為帶正電。受體態階:因費米能階在受體態階之下(空的)時,為電中性;費米能階在施體態階之上(填滿)時,為帶負電。
施體態階:因費米能階在施體態階之上(填滿)時,為電中性;費米能階在施體態階之下(空的)時,為帶正電。受體態階:因費米能階在受體態階之下(空的)時,為電中性;費米能階在施體態階之上(填滿)時,為帶負電。
界面電荷對 CV 圖的影響(續)
聚積狀態下(偏壓為負),受體態階都在費米能階之上,故為中性;但部分施體態階在費米能階之上,故為帶正電。即聚積狀態下,界面淨電荷為正。
偏壓轉為正,當 EF 正好等於 E
Fi 時,受體態階都在費米能階之上,故為中性;施體態階都在費米能階之上,故也為中性。即偏壓由負轉正時,正好有一個狀態(中間能隙),界面淨電荷為零。
以 p 型半導體為例:
界面電荷對 CV 圖的影響(續) 以 p 型半導體為例:
反轉狀態下(偏壓為更正),施體態階都在費米能階之下,故為中性;但部分受體態階在費米能階之下,故為帶負電。即反轉狀態下,界面淨電荷為負。
綜合以上所述,閘極所加之偏壓由負變為正時,界面態階的淨電荷由正變到零再到負,故 CV 圖與理想結果比較,應該是部分右偏,部分左偏。
臨限電壓( Threshold voltage ) 產生強反轉所需加的閘極偏壓。 已知
故 p 型半導體產生強反轉( s = 2fp )所需的臨限電壓為:
mssoxG VV
msfpoxTTNG VVV 2 msfpoxTTNG VVV 2
ox
ssSD
oxT C
QQV
'' (max)
ox
oxt
臨限電壓(續)
fpmsox
oxssSD
TN t
QQV
2
)(max)( ''
fpmsox
oxssSD
TN t
QQV
2
)(max)( ''
由上式可知:半導體材料、金屬材料( ms );氧化層材料( ox、 tox) ;氧化層電荷( Qss’ ) ;摻雜濃度( QSD’ 、
fp)均會影響臨限電壓。
臨限電壓是 MOSFET 的重要參數,表示電晶體導通的開始點 (on) ,故應適當選擇以上之製程條件,使得所製作之金氧半電晶體之臨限電壓落在電路設計的電壓範圍內。
臨限電壓(續)
隨著氧化層電荷與半導體摻雜濃度的不同,臨限電壓有的為正有的為負。
VTN < 0 :摻雜濃度較低時可得。表示尚未接偏壓時就有反轉電子,為導通狀態,負的臨限電壓才能使之 off ,稱為空乏模式。
VTN > 0 :摻雜濃度較高時可得。表示尚未接偏壓時為 off ,正的臨限電壓才能使之產生反轉電子,變為導通狀態,稱為增強模式。
臨限電壓(續)對 n 型半導體基板而言,臨限電壓為:
fnmsox
oxssSDTP
tQQV
2))((max)( ''
以正的氧化層電荷而言,臨限電壓皆為負。表示尚未接偏壓時為 off ,負的臨限電壓才能使之產生反轉電洞,變為導通狀態,故不論摻雜濃度為多少,皆屬增強模式。
基本的 MOSFET 結構
L :通道長度 Z :通道寬度d :氧化層厚度 rj :接面深度
閘極源極
汲極 加適當的閘極電壓使得閘極下方產生反轉層,形成通道,連接源極與汲極區。源極為載子的來源,經過通道流向汲極。當基板為 p 型時,載子為電子,故電流由汲極流向源極;當基板為 n型時,載子為電洞,故電流由源極流向汲極。
工作原理 VG < VT,源極到汲極間好似二個背對背的 pn 接面,加一汲極電壓,只有微弱的逆向漏電流。
VG > VT,半導體表面產生反轉電子,只要加一點汲極電壓,可使電子由源極流向汲極,產生通道電流ID。
理想狀況下,閘極電壓只控制反轉電子的多寡,不會使電子通過氧化層至閘極端。
很小
通道電導( Channel conductance )
當 VG >VT , VDS 比較小時,ID 與 VDS 成正比,好似電阻(故稱為線性區),可表示為:
DSdD VgI
'nnd Q
L
Zg
Qn’ 為單位面積反轉電子數,當 VG越大, Qn’越大,故 gd越大。
VG 可調變通道電導,進而決定通道電流。
通道電導:
線性區
反轉電子遷移率
飽和區( Saturation region ) 當 VDS漸增,靠近汲極附近
的氧化層所跨的電壓減少,產生反轉電荷的能帶彎曲減少,故反轉電子減少, ID-V
DS圖的斜率漸減。 當汲極電壓增加至使跨於汲
極端氧化層電壓恰等於 VT,此時反轉電子密度為零(稱為夾止 ) ,故 ID-VDS 圖的斜率變為零,即電流維持不變,達到飽和。
此時 TsatDSGS VVV )(
TGSsatDS VVV )(
飽和區(續)
當汲極電壓大於 VDS(sat)
反轉電荷為零的點往源極移動,此時電子注入空間電荷區,在藉由電場掃至汲極。
當 VDS > VDS(sat), p點的電壓仍為 VDS(sat),故ID維持不變。
電場
MOSFET 理想條件閘極構造為理想 MOS 二極體,即沒有介面陷阱、固定氧化物電荷或功函數差。
只考慮漂移電流。反轉層的載子移動率為定值(電場不會太大)。摻入雜質於通道內均勻分布。反向漏電流可忽略。通道橫向電場 ( 在 x 方向的 εx,和電流垂直 ) 遠大於縱向電場 ( 在 y 方向的 εy,和電流平行 ) 。
電流電壓關係式(續) 將歐姆定律關係式由 y = 0 , V = 0 積分到 y = L , V = VD
可求得 ID關係式:
當 VD很小時(線性區), ID為:
2
3
2
3
00 22
2
3
2
22 BBD
AsD
DBGnD V
C
qNV
VVC
L
ZI
q
EE Fi
2
0 2
1DDTGnD VVVVC
L
ZI for TGD VVV
其中臨限電壓 B
BAsT C
NV
2
22
0
(無功函數差及氧化層電荷)
理想電流關係圖
依所推導之電流公式所畫之關係圖,可看出電流電壓成正比的線性區以及電流維持定值的飽和區。
22 TG
oxnDsat VV
dL
ZI
利用在飽和狀態達到時,汲極之反轉電子濃度為零,可將電流公式簡化為:
TGn
常數VD
DD VVC
L
Z
V
Ig
G
0
Dn
常數VG
Dm VC
L
Z
V
Ig
D
0
此為閘極控制電流的能力
0
常數VD
DD
GV
Ig
)( TGoxn
常數VG
Dm VV
Ld
Z
V
Ig
D
通道電導 和傳導係數 ( Transconductance )在線性區通道電導 gD 和傳導係數 gm為:
在飽和區: 由 MOSFET尺寸的設計,可獲得所需之 gm
次臨限區 (Subthreshold region)
當閘極電壓低於臨限電壓而半導體表面只稍微反轉時,理想上汲極電流應為零。
實際上仍有汲極電流,稱為次臨限電流 (subthreshold current) 。
MOSFET 做為開關使用時,次臨限區特別重要,可看出開關是如何打開及關掉。
次臨限區
電壓條件: VGS V≦ T
時 現象: ID≠0
次臨限區(續) 在此區電流主要是擴散電流而不是飄移電流,與載子濃度梯度有關,故電流關係式中有指數項:
TGs VV 因
1log
G
DV
IS定義
S越大,表示 ID隨 VG的變化越小,on-off特性不明顯; S越小,表示 ID
隨 VG 的變化越大, on-off特性顯著。
基板偏壓效應( Substrate bias effects ) 基板可不與源極接在一起另接偏壓,但必須保持源極到基
板不為導通狀態(逆向偏壓),及 VSB必須大於或等於零。 VSB大於零時,能帶更彎曲,有更多的空乏區電荷:
QSD’增加,故臨界電壓也增加。)2(2'
SBfpasdaSD VNexeNQ
VSB = 0 ,反轉點能帶圖
VSB > 0