08 用於自動雷達系統的一個具有新型 雙平衡式混波器並整合平衡器之 21~27...
Transcript of 08 用於自動雷達系統的一個具有新型 雙平衡式混波器並整合平衡器之 21~27...
08
主題
文章 2用於自動雷達系統的一個具有新型雙平衡式混波器並整合平衡器之21~27 GHz CMOS接收機前端電路A 21~27 GHz CMOS Receiver Front-End with a Novel Double-Balanced Mixer and Integrated Balun for Automatic Radar Systems李仁豪1、陳永親1、林佑昇1、呂學士2
國立暨南國際大學電機工程學系1、國立台灣大學電機工程學系2
摘 要
本篇描述一個以標準 0.18微米 CMOS製程整合低雜訊放大器和具有中頻放大器的新型雙平衡式混波器和 LO端平衡器
的接收機前端電路。我們使用一個共源極電晶體並且搭配電感並聯回授,來取代傳統的兩個電晶體和一個電流源的雙
平衡式混波器以改善雜訊指數。此接收機消耗 24.12毫瓦,在 21 ~ 27GHz的轉換增益為 14.83 ± 1.94 dB,而在 21 ~
25.4 GHz的雜訊指數為 5.96 ~ 6.86 dB,此外,在 15 ~ 30 GHz間的三端隔離度 LO-IF、RF-IF和 LO-RF更分別可以達到
39.7 ~ 48.76 dB、20.27 ~ 31.15 dB和 60.45 ~ 72.75 dB。1-dB增益壓縮點和輸入三階交錯點的量測值分別是 -24和 -13.3
dBm。在不包含測試墊情況下的晶片面積是 1.21 x 0.773 mm2,也就是 0.935 mm2。
Abstract
This paper describes a monolithic receiver front- end comprising a low-noise amplifier (LNA), and a novel double-balanced
mixer with an IF amplifier and an integrated LO-port balun implemented in a standard 0.18 µm CMOS technology. To
improve the NF of the double-balanced mixer, instead of the traditional RF di�erential transconductance stage using two
transistors and a current source, an inductive-parallel-feedback common- source transistor is used. The receiver front-
end dissipates 24.12 mW and exhibits a CG of 14.83 ± 1.94 dB for frequencies 21 ~ 27 GHz and an NF of 5.96 ~ 6.86 dB for
frequencies 21~25.4 GHz. In addition, excellent isolation is also achieved. The measured LO-IF, RF-IF and LO-RF isolation is
-39.7 ~ -48.76 dB, -20.27 ~ -31.15 dB and -60.45 ~ -72.75 dB, respectively, for frequencies 15 ~ 30 GHz. The measured input 1
dB compression point (P1dB) and input third-order compression point (IIP3) are -24 and -13.3 dBm, respectively. The chip area
is only 1.21×0.773 mm2, i.e. 0.935 mm2, excluding the test pads.
關鍵字/Keywords ● 接收機前端
Receiver Front-end
● 低功率
Low Power
● 低雜訊
Low Noise
● 低雜訊放大器
LNA
● 雙平衡式混波器
Double-balanced Mixer
● 隔離度
Isolation
奈米通訊NANO COMMUNICATION 19卷 No.3
09
用於自動雷達系統的一個具有新型雙平衡式混波器並整合平衡器之21~27 GHz CMOS接收機前端電路
前 言
近年來,超寬頻相關技術因為具有極低的傳輸能量、
在短距離範圍內具有高頻寬、無多重路徑傳播效應和訊號
不易攔截等特性,已吸引許多學術界和工業界的興趣。
歐洲電信管理研討會在 2005年開放了在 24 GHz附近,
也就是由 21.65 GHz到 26.65 GHz共 5 GHz的頻寬,來作
為短距離雷達的運用。而 5 GHz的頻寬也足以滿足距離只
有幾公分的短距離雷達運用。最近,也有幾篇屬於 K頻
帶 CMOS接收機前端電路的文獻發表,例如文獻 [2]利用
0.18微米 CMOS製程實現了一個 21.8 GHz的接收機前端
電路,雖然具有 27.5 dB的高轉換增益和 7.7 dB的低雜訊
指數,但是 64.5毫瓦的功率消耗仍稍嫌太高;文獻 [3]利
用 0.13微米 CMOS製程實現了一個 24 GHz的直接降頻式
接收機前端電路,雖然雜訊指數可小於 9 dB,但是 12.5 dB
的轉換增益和 140.8毫瓦的功率消耗卻不符合需求。因
此,在本研究中,我們利用 0.18微米 CMOS技術,實現
可應用於 21.65 GHz到 26.65 GHz自動雷達系統之低功
率、低雜訊和高轉換增益的 21 GHz到 27 GHz接收機前
端電路。
接收機架構
圖 1為應用於超寬頻自動雷達系統之典型超寬頻脈
衝雷達接收機系統方塊圖。首先超寬頻低雜訊放大器把
接收到最小的大小和相位衰減之寬頻 RF脈衝訊號放大,
脈衝調變器藉由本地震盪端的 24.15 GHz(21.15 GHz到
26.65 GHz的雷達感測器)或 25.5 GHz(22 GHz到 29 GHz
的雷達感測器)訊號把基頻帶的脈衝訊號升頻至自動雷
達頻帶,而寬頻混波器把接收到的放大脈衝訊號和經由
脈衝調變器的本地震盪訊號做正交調變,而正交調變後
的訊號由電壓控制放大器來放大並傳送至後端電路。脈
衝調變器、基頻電壓控制放大器和本地震盪訊號產生器
雖不包含於本文中,但未來將有一系列和本設計案相關
的設計。
圖 1 典型的超寬頻脈衝雷達接收機系統方塊圖。
10
主題
文章 2
接收機前端電路設計
本設計中 21 GHz到 27 GHz接收機前端
電路乃採用台積電 0.18微米 1P6M CMOS製
程(基板阻值介於 8歐姆到 12歐姆之間)
來做設計。為了把損耗降到最低,所有連
接線和平衡器主要使用最上面的金屬 M6
(厚度為 2.34微米)來實現。 接下來我們將
介紹接收機前端電路的子電路相關設計。
1. 低雜訊放大器設計
圖 2 為低雜訊放大器電路架構和相關
的元件參數。本電路是由共源級放大器串
聯疊接放大器所組成的兩級放大器。我們
在每一級的輸出端採用電感補償技術,使
得每一級輸出端可等效成一個共振在 21
GHz到 27 GHz的 L和 C所組成之低品質因
子但寬頻的並聯共振腔。此外,第二級的
電感 L4和電晶體 M2汲極端、M3源極端的
雜散電容產生共振,因此在 27 GHz附近產
生了增益補償效果。在 24 GHz附近,我們
將第一級的輸出端和第二級的輸入端設計
為共軛匹配以補償第一級放大器在 24 GHz
的增益。如此一來即可達到又高又平的增
益和不錯的相位線性度。並且電感 L3採用
欠阻尼(underdamped)的品質因數來達
到又平又低的雜訊指數 [4]。
2. 馬遜平衡器(Machand Balun)
此 21 GHz到 27 GHz的平衡器是參考
文獻 [5]的集總元件馬遜平衡器來設計的。
和傳統單端轉差動的變壓器架構 [6]來比,
此架構的優點是具有卓越的大小和相位匹
配,並具有寬頻特性。圖 3 為馬遜平衡器
架構,其線寬和線距分別是 4 微米和 2 微
米,整體架構由一個非平衡式輸入(port-
1),一個開路端,兩個短路端和兩個平衡式
的輸出(port-2和 port-3)所組成。為了降
低損耗,此平衡器主要是由 M6做繞線,最
後藉由 M5拉出最為輸出。
3. 混波器設計
圖 4 ( a ) 是典型的吉伯特雙平衡式混
波器,和傳統的吉伯特雙平衡式混波器來
圖 2 寬頻低雜訊放大器電路架構圖。
圖 3 馬遜平衡器架構。
奈米通訊NANO COMMUNICATION 19卷 No.3
11
用於自動雷達系統的一個具有新型雙平衡式混波器並整合平衡器之21~27 GHz CMOS接收機前端電路
比,因為不需要在 RF輸入端加上一個被動或是主動的平
衡器把單端的 RF輸入轉成差動的 RF輸出,所以架構較
為簡單,也因此有較佳的雜訊指數表現。
圖 4(b)是我們所提出的電感回授雙平衡式混波器。
根據米勒定理,在電晶體 M2的閘極端(Leff1)和汲極端
(Le�2)的等效並聯感值如下所示:
其中 A, gm2, and RL 分別為電壓增益、轉導和電晶體 M2的
等校負載阻抗,假設 Cg和 Cd是電晶體閘極端和汲極端
等效電容,根據公式 (1)和 (2)得到回授電感 LFB的理想
值如下:
公式 (3)顯示回授電感 LFB的值和電晶體 M2的尺寸
跟偏壓都必須使得 Leff1和 Cg、Leff2和 Cd在頻率 w0並聯
共振來小心設計。圖 5(a)是模擬接收機前端電路是否加
上回授電感 LFB的轉換增益與頻率關係圖,可以看出在
混波器的 RF 輸入端電晶體的閘極和汲極端加入回授電
感 LFB,能把 21 GHz到 27 GHz之間的整體轉換增益由
13.5 ± 0.6 dB提升到 21.6 ± 1.3 dB。
和圖 4(a)比較,我們所提出的架構較為簡單,原因
在於少了用來產生反相位的共閘極電晶體 M1和產生偏壓
圖 4 簡化的 (a)吉伯特雙平衡式混波器和 (b)我們提出的雙平衡式混波器。
圖 5 模擬接收機有無加回授電感的 LFB (a)轉換增益和 (b)雜訊指數。
12
主題
文章 2
電流 IB的相關電路,也因為使用較少元件,進而可減少
雜訊源而降低整體的雜訊指數。圖 5(b)是模擬接收機前
端電路和圖 6所示的混波器有無加入回授電感 LFB的雜訊
指數與頻率關係圖。加了回授電感之後,混波器的雜訊
指數改善了 4.39 ~ 5.87 dB,而接收機部分
的雜訊指數則改善了 1.2 ~ 2.72 dB。原因
是因為如果沒加回授電感,RF 的差動訊
號在工作頻帶之外將不存在。
圖 6為我們所提出的混波器架構,此
架構對於 RF、LO和 IF訊號均為對稱,並
且在本地震盪端整合了平衡器,我們也採
用電流流出技術來降低功耗,其重要的元
件參數一併附於圖中。此處寬頻的馬遜平
衡器不只在 21 GHz到 27 GHz間把單端輸
入的 LO訊號轉成近乎完美的差動輸出,
還能改善端點間的隔離度。
4. 量測結果與討論
圖 7為接收機前端電路晶片照相圖,
包含測試墊的面積是 0.935 mm2。其偏壓
條件是 VDD1 = VDD2 = 1.8 V,VG1 = VG2 = 0.7
V, VG3 = VG4 = 0.5 V 和 VG5 = VG6 = 0.65 V,而低雜訊放大器
和混波器汲極偏壓電流分別是 7.13 mA和 6.27 mA,也就
是低雜訊放大器和混波器分別消耗的功率是 12.83 mW和
11.29 mW,故整體接收機前端電路消耗 24.12 mW。RF頻
圖 7 接收機前端電路晶片照相圖。
圖 6 我們提出的混波器架構圖。
奈米通訊NANO COMMUNICATION 19卷 No.3
13
用於自動雷達系統的一個具有新型雙平衡式混波器並整合平衡器之21~27 GHz CMOS接收機前端電路
率由 21 GHz到 27 GHz,IF 頻率是 0.1 GHz,而 LO頻率是低
於 RF頻率 0.1 GHz。
圖 8(a)為接收機前端電路的 RF端和 LO端輸入反射係
數量測結果。RF端的輸入反射係數在 24 GHz是 -10.9 dB,
並且在 20.4 GHz到 24.7 GHz間皆優於 -10 dB;LO端的輸
入反射係數在 23.9 GHz是 -10.3 dB,並且在 22.1 GHz到
30.2 GHz間皆優於 -10 dB。
圖 8(b)為 RF訊號為 24 GHz時量測到的轉換增益與 RF
輸入功率關係圖。其對應的 1- dB增益壓縮點是 -24 dBm。
圖 8(c)為接收機前端電路的轉換增益和雜訊指數的頻率
關係圖。轉換增益在 24 GHz為 16.77 dB,並且在 21 GHz
到 17 GHz之間的平均轉換增益為 14.83 dB,上下變動
1.94 dB。在 24 GHz量測到的雜訊指數是 6.03 dB,而在
21 GHz到 25.4 GHz之間的雜訊指數是 5.96 dB到 6.86 dB
圖 8(d)為三端隔離度對頻率的關係圖。LO對 IF在
24 GHz的隔離度是 -46.4 dB,而在 15 GHz到 30 GHz的隔
離度是 -39.7 dB到 -48.76 dB;LO對 RF在 24 GHz的隔離度
是 -66.26 dB,而在 15 GHz到 30 GHz的隔離度是 -60.45 dB
到 -72.75 dB;RF對 IF在 24 GHz的隔離度是 -23.05 dB,而
在 15 GHz到 30 GHz的隔離度是 -20.27 dB到 -31.15 dB。
圖 9是 RF訊號為 24 GHz時所量測到的輸入三階交
錯點,由量測結果得知輸入三階交錯點為 -13.3 dBm。下
頁表 1是本設計和最近其他研究團隊發表的相關文獻比
較表,跟文獻 [3]比較,我們的設計具有較低的雜訊指數
和功率消耗;和文獻 [4]比較,我們具有較佳的轉換增益
和較低的雜訊指數和功率消耗。
圖 8 接收機前端電路的量測結果 (a)RF端和 LO端輸入反射係數圖;(b)轉換增益與 RF輸入功率關係圖;(c) 轉換增益和雜訊指數的頻率關係圖;(d)
三端隔離度對頻率關係圖。
14
主題
文章 2
表 1 相關文獻比較表。
結 論
在本文中,我們利用 0.18 微米 CMOS 技術實現了
用於自動雷達系統的一個具有低雜訊放大器、新型雙
平衡式混波器並整合 LO端平衡器之 21 GHz到 27 GHz
CMOS接收機前端電路。此接收機前端電路的功率消耗
24.12 mW,轉換增益為 14.83 ± 1.94 dB,在 21 GHz到
25.4 GHz間的雜訊指數為 5.96 ~ 6.86 dB,此外更達到優
越的三端隔離度。這些結果顯示我們提出的接收機前端
電路是非常適合 21 GHz到 27 GHz自動雷達系統。
致 謝
本研究案主要由國科會計畫 NSC97-2221-E-260-009-
MY3和 NSC 97-2221-E-260-010-MY3 所支援。作者在此也
非常感謝國家晶片系統設計中心支援晶片的製作,以及
國家奈米元件實驗室在晶片相關量測的支援。
參考文獻
[1] Official Journal of the European Union, “Commision
Decision 2005/50/EC,” January 17, 2005.
[2] X. Guan, and A. Hajimiri, “A 24 GHz CMOS Front-
end,” IEEE Journal of Solid-state Circuits, vol.38, pp.368-
373, Feb. 2004.
[3] R. M. Kodkani, and L. E. Larson, “A 24-GHz CMOS
Sub-harmonic Mixer Based Zero-IF Receiver with An
Improved Active Balun,” IEEE Custom Integrated Circuits
Conference, pp. 673-676, Sept. 2009.
[4] Y. T. Lin, H. C. Chen, T. Wang, Y. S. Lin, and S. S. Lu, “3-
10 GHzUltra-Wideband Low Noise Amplifiers Utilizing
Miller Effect and Inductive Shunt-shunt Feedback
Technique,” IEEE Trans. on Microw. Theory and Tech., vol.
55, no. 9, pp.1832-1843, 2007.
[5] P. C. Yeh, W. C. Liu, and H. K. Chiou, “Compact 28-
GHz Subharmonically Pumped Resistive Mixer MMIC
Using a Lumped-element High-pass/Band-pass Balun,” IEEE Microwave and Wireless Components Letters, vol. 15, no.
2, pp. 62-64, Feb. 2005.
[6] O. El-Gharniti, E. Kerhervé, and J. B. Bégueret, “Modeling
and Characterization of On-chip Transformers for
Silicon RFIC,” IEEE Transactions on Microwave Theory and
Techniques, vol. 55, no. 4, pp.607-615, Apr. 2007.
[7] B. Razavi, RF Microelectronics, Prentice Hall PTR, Upper
Saddle River, NJ, 1998, pp. 185.
圖 9 接收機前端電路的輸入三階交錯點量測結果。