第二單元 邏輯閘 ( 教科書第二章 )
-
Upload
cailin-miles -
Category
Documents
-
view
90 -
download
1
description
Transcript of 第二單元 邏輯閘 ( 教科書第二章 )
第二單元 邏輯閘( 教科書第二章 )
數位系統實驗 http://140.127.194.152
Outline
基本閘 開路集極閘 三態閘
NOT 閘 (p.24)
NOT gate 反相器 (inverter)
7404 六個反相器
AND 閘 (p.26)
AND gate ( 及閘 ) 7408 四個二輸入 AND閘
AND 閘 (p.26)
三輸入 AND 閘 4081 三個三輸入 AND閘
Triple 3-input AND Gate
OR 閘 (p.29)
OR gate ( 或閘 ) 7432 四個二輸入 OR 閘
NAND 閘 (p.31)
NAND gate( 反及閘 ) 7400 四個二輸入 NAND閘
NOR 閘 (p.35)
NOR gate( 反或閘 ) 7402 四個二輸入 NOR閘
XOR 閘 (p.37)
XOR gate( 互斥或閘 )
X<=(not A and B)or(A and not B);
X<=‘1’ WHEN A/=B ELSE ‘0’;
XNOR 閘 (p.38)
XNOR gate( 互斥反或閘 )
X<=(A and B)or(not A and not B);
X<=‘1’ WHEN A=B ELSE ‘0’;
開路集極閘 (p.41)
開路集極 (Open-collector, OC) 是 TTL 輸出層另外一種變形
外部需要增加提升電阻 (pull-up) 使數個邏輯閘能夠線及 (wired and) 方式連接輸出
開路集極閘 (p.41)
線及就是數個邏輯閘以線連接方式完成 AND的功能
一般型邏輯閘 OC型邏輯閘
提升電阻
三態閘 (p.43)
除了輸出高電位 (1) 和低電位 (0) ,還有高阻抗 (Z) ,代表輸入和輸出之間開路
低電位致能 (74125) 和高電位致能 (74126)
/Enable In Out
0 0 0
0 1 1
1 0 Z
1 1 Z
Enable In Out
0 0 Z
0 1 Z
1 0 0
1 1 1
Out<=In WHEN nEnable=‘0' ELSE 'Z'; Out<=In WHEN Enable='1' ELSE 'Z';
Transmission gate( 補充 )
以兩個三態閘組成雙向 transmission gate, 當 D=0 時 , 可由 A 傳送 B, 當 D=1 時 , 可由 B 傳送 A ,就是以 D 控制傳送方向。
D
A B
D=1
A B
D=0
A BD function
0 AB
1 BA
B<=A when D='0' else 'Z';A<=B when D='1' else 'Z';