第 3 章 门电路

3.1 概述3.2 半导体二极管和 三极管的开关特性3.3 分立元件门电路3.4 TTL 门电路3.5 CMOS 门电路

3.1 概述

门电路是用以实现逻辑关系的电子电路。

门电

路分立元件门电路

集成门电路双极型集成门（ DTL 、 TTL ）

MOS 集成门

NMOS

PMOS

CMOS

CMOS ： Complementary Metal_Oxide_Semiconductor

金属 - 氧化物 - 半导体互补对称逻辑电路ECL ： Emitter-Coupled Logic 射极耦合逻辑门电路BiCMOS ： Bipolar CMOS

正逻辑：用高电平表示逻辑 1 ，用低电平表示逻辑0

负逻辑：用低电平表示逻辑 1 ，用高电平表示逻辑0

在数字系统的逻辑设计中，若采用 NPN 晶体管和 NMOS 管，电源电压是正值，一般采用正逻辑。若采用的是 PNP 管和 PMOS 管，电源电压为负值，则采用负逻辑比较方便。

今后除非特别说明，一律采用正逻辑。

一、正逻辑与负逻辑

VI 控制开关 S 的断、通情况。

S 断开， VO 为高电平； S 接通， VO 为低电平。

VI

S

Vcc

Vo

二、逻辑电平

1

0

5V

0V

0.8V

2V高电平下限

低电平上限

实际开关为晶体二极管、三极管以及场效

应管等电子器件

逻辑电平 高电平 UH ：

输入高电平 UIH

输出高电平 UOH

低电平 UL ： 输入低电平 UIL

输出低电平 UOL

逻辑“ 0” 和逻辑“ 1” 对应的电压范围宽，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。

一、二极管伏安特性

3.2 半导体二极管和三极管的开关特性

0.5 0.7

iD(mA)

uD(V)

硅 PN结伏安特性

UBR

0

门坎电压 Uth

反向击穿电压

二极管的单向导电性：① 外加正向电压（ >Uth ），二极管导通，导通压降约为 0.7V ；② 外加反向电压，二极管截止。

uD(V)

iD(mA)

0.7V

3.2.1 半导体二极管的开关特性

利用二极管的单向导电性，相当于一个受外加电压极性控制的开关。

当 uI=UIL 时， D 导通， uO=0.7=UOL －－－ 开关闭合

uI

二极管开关电路

Vcc

uo

D

R

二、二极管开关特性

假定： UIH=VCC ， UIL=0当 uI=UIH 时， D 截止， uo=VCC=UOH －－－ 开关断开

一、双极型三极管结构3.2.2 双极型三极管的开关特性

因有电子和空穴两种载流子参与导电过程，故称为双极型三极管。

NPN型

PNP型

二、双极型三极管输入特性

0 0.5 0.7 uBE(V)

输入特性曲线

iB(μ A)

b

iC

硅料 NPN型三极管

c

e

iB

双极型三极管的应用中，通常是通过 b,e 间的电流 iB 控制 c,e 间的电流 iC 实现其电路功能的。因此，以 b,e 间的回路作为输入回路， c,e 间的回路作为输出回路。

输入回路实质是一个 PN 结，其输入特性基本等同于二极管的伏安特性。

三、双极型三极管输出特性

b

iC

硅料 NPN型三极管

c

e

iB

截止区

iB=0mA

A

放大区

ic(mA) 饱和区

uce(V) uces

0

放大区：发射结正偏，集电结反偏； ube>uT ， ubc<0 ；起放大作用。截止区：发射结、集电极均反偏， ubc<0V ， ube<0V ；一般地， ube<0.

7V 时， ib0V ， ic0V ；即认为三极管截止。饱和区：发射结、集电极均正偏； ube>VT ， ubc>VT ；深度饱和状态下，

饱和压降 UCEs 约为 0.2V 。

四、双极型三极管开关特性

ui iB

e

Rb b

+VCC iC

uo

三极管开关电路

Rc

c

利用三极管的饱和与截止两种状态，合理选择电路参数，可产生类似于开关的闭合和断开的效果，用于输出高、低电平，即开关工作状态。

当 uI=UIL 时，三极管截止， uO=Vcc=UOH － 开关断开

假定： UIH=VCC ， UIL=0当 uI=UIH 时，三极管深度饱和， uo=USEs=UOL － 开关闭合

MOS 管是金属—氧化物—半导体场效应管的简称。（ Metal-Oxide-Semiconductor Field-Effect Transistor ）由于只有多数载流子参与导电，故也称为单极型三极管。

一、 MOS 管结构3.2.3 MOS 管的开关特性

NMOS 管电路符号

PMOS 管电路符号

b

NPN型三极管

c

e

二、 MOS 管开关特性

NMOS 管的基本开关电路

G

S iD

D RD

+VDD

ui uo

当 uI=UIL 时， MOS 管截止， uO=VDD=UOH － 开关断开

当 uI=UIH 时， MOS 管导通， uo=0=UOL － 开关闭合 选择合适的电路参数，则可以保证

3.3 分立元件门电路一、二极管与门

+VCC(+5V) R Y

VD1 A VD2 B

A

BY &

Y=AB

二、二极管或门 A

VD1

B VD2

Y

R

Y=A+B

三、三极管非门

ui iB

e

Rb b

+VCC iC

uo

三极管开关电路

Rc

c

输入为低，输出为高；

输入为高，输出为低。

AY 1 A Y

利用二极管的压降为 0.7V ，保证输入电压在 1V 以下时，开关

电路可靠地截止。

3.4 TTL 门电路一、 TTL 系列门电路

①74 ：标准系列；②74H ：高速系列；③74S ：肖特基系列；④74LS ：低功耗肖特基系列； 74LS 系列成为功耗延迟积较小的系列。 74LS 系列产品具有最佳的综合性能，是 TTL 集成电路的主流，是应用最广的系列。

性能比较好的门电路应该是工作速度既快，功耗又小的门电路。因此，通常用功耗和传输延迟时间的乘积 (简称功耗—延迟积 ) 来评价门电路性能的优劣。功耗—延迟积越小，门电路的综合性能就越好。

⑤74AS ：先进肖特基系列；④74ALS ：先进低功耗肖特基系列。

A

R1 4k

T1

T2

T4

T5

R4

R3

1K

130

+Vcc

R2

1.6K

Y

D1

D2

输入级 中间级 输出级

TTL 非门典型电路

二、 74 系列门电路

1. 非门

b

T1等效电路

c e

AY

推拉式输出级作用：降低功耗，提高带负载能力

① 输入为低电平（ 0.2V ）时

0.9V

不足以让T2 、 T5 导通

三个 PN 结

导通需 2.1V

+5V

Y

R4R2R1４ k

T2

R5

R3

T4

T1

T5

b1c1

A

1.6k 130

1k

D2

D1

(vI)

vCC

uo=5-uR2-uD2-ube43.4V 高电平！

0.2V

PN N

② 输入高电平（ 3.4V ）时

“1”

全导通

电位被嵌在 2.1V

1V截止

+5V

Y

R4R2R1４ k

T2

R5

R3

T4

T1

T5

b1c1

A

1.6k 130

1k

D2

D1

(vI)

vCC

uY=0.2V

低电平AY

u0(V)

ui(V)1 2 3

UOH

(3.4V)

UOL

(0.2V)

传输特性曲线

u0(V)

ui(V)1 2 3

UOH

“1”

UOL

(0.2V)

阈值 UT=1.4V

理想的传输特性

输出高电平

输出低电平

① 电压传输特性

AB 段： VI< 0.6V 　　 截止区

所以 VB1< 1.3V ， T2

和 T5 截止

　　　　故输出为高电平 VOH

VOH=VCC -VR2 -VBE4 -VD2 3.4V

BC 段： 1.3V< VI< 0.7V 　 线性区

　　　　 T2 工作于放大区，　 T5 截止

　　　　随着 VI 的升高， VC2 和 VO 线性下降CD 段： VI 1.4V 　 转折区

　　　　 T2 和 T5 同时导通，输出电位急剧下降为低电平；转折区中点对

　　　　应的输入电压称为阈值电压　用 VI H 表示 .

DE 段：　　　　　　　　　　饱和区

　　　　 VI 继续升高时 VO 不再变化表示 .

+5V

R4R2

R5

T3

T4

R1

T1

+5V

前级 后级

反偏

流出前级电流 IOH

（拉电流）≤ 0.4mA

A. 高电平输出特性

② 电压输出特性

1

+5V

R2

R1

3k

T2

R3

T1

T5

b1c1

R1

T1

+5V

前级 后级

流入前级的电流 IOL 约 1.4mA ( 灌电流 )

B. 低电平输出特性

0

b

多发射极等效电路

c

e2

e1

TTL 与非门典型电路

区别： T1改为多发射极三极管。

ABY

2. 与非门

TTL 或非门典型电路

区别：有各自的输入级和倒相级，并联使用共同的输出级。

BAY

0.2V

3.4V

0.9V

2.1V

0.2V

3. 或非门

CDABY

4. 与或非门

11

A B Y0 0 00 11 01 1 0

0.9V

0.2V

3.4V

0.9V

2.1V 0.9V

4.8V

3.4V

5. 异或门

11

A B Y0 0 00 11 01 1 0

BAY

2.1V

3.4V3.4V

2.1V

2.1V 0.9V

0.2V

三、 74S 系列门电路 74S 系列又称肖特基系列。采用了抗饱和三极管，或称肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极管SBD组合而成。 SBD 的正向压降约为 0.3V ，使晶体管不会进入深度饱和，其 Ube限制在 0.3V左右，从而缩短存储时间，提高了开关速度。

iD

ib

i

SBD

( a ) ( b )

抗饱和三极管

14 13 12 11 10 9 8

74LS00

1 2 3 4 5 6 7

4与非门 74LS00的引脚排列图

VCC 3A 3B 3Y 4A 4B 4Y

1A 1B 1Y 2A 2B 2Y GND

14 13 12 11 10 9 8

74LS04

1 2 3 4 5 6 7

6反相器 74LS04的引脚排列图

VCC 4A 4Y 5A 5Y 6A 6Y

1A 1Y 2A 2Y 3A 3Y GND

14 13 12 11 10 9 8

74LS02

1 2 3 4 5 6 7

4或非门 74LS04的引脚排列图

VCC 3Y 3B 3A 4Y 4B 4A

1Y 1B 1A 2Y 2B 2A GND

四、 74LS 系列常用芯片

与门

A B

AB

& 1

Y=AB=AB

AB

& Y

A B

A+B ≥ 1 1 或

门AB

≥ 1 Y

Y=A+B=A+B

异或门

Y

A B

&

≥ 1

≥ 1

BABABA

BABABABABABAY

))(()(

AB

=1 Y

五、 TTL 门电路的重要参数1. 电压传输特性：输出电压跟随输入电压变化的关系曲线。

测试电路

电压传输特性低电平输入电压 UIL ， max＝ 0.8V高电平输入电压 UIH ， min＝ 2V低电平输出电压 UOL ， max＝ 0.5V高电平输出电压 UOH ， min＝ 2.7V

74LS 系列门电路标准规定：

实际应用中，由于外界干扰、电源波动等原因，可能使输入电平 UI 偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。

2. 输入噪声容限

高电平噪声容限是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压 (负向干扰 )，用 UNH

表示：

低电平噪声容限是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压 (正向干扰 )，用 UNL

表示： UNL = UIL,max － UIL

UNH = UIH － UIH,min

1 输出

0输出

1输入

0输入

UOH,min

UIH,min

UN

H

UIL,max

UOL,max

UNL

1 1uIuO

输入低电平噪声容限： UNL=UIL,max － UOL,max

输入高电平噪声容限： UNH=UOH,min － UIH,min

74LS 系列门电路前后级

联时的输入噪声容限为：

UNL=0.8V － 0.5V=0.3V

UNH=2.7V － 2.0V=0.7V

5V

2.7V

0.5V

0V

5V

2V

0.8V

0V

3.扇出系数扇出系数 N 是指门电路能够驱动同类门的数量。

要求：前级门在输出高、低电平时，要满足其输出电流 IOH 和 IOL 均大于或等于 N 个后级门的输入电流的总和。 计算：①输出为高电平时，可以驱动同类门的数目 N1 ；

② 输出为低电平时，可以驱动同类门的数目 N2 ；

③扇出系数＝min（ N1 ， N2 ）。

低电平输入电流 IIL ， max＝ -0.4mA高电平输入电流 IIH ， max＝ 20µA低电平输出电流 IOL ， max＝ 8mA高电平输出电流 IOH ， max＝ -0.4mA

74LS 系列门电路标准规定：

名称及符号 含义

输入低电平电流 IiL 输入为低电平时流入输入端的电流-1 .4mA。

输入高电平电流 IiH 输入为高电平时流入输入端的电流几十μA。

IOL及其极限 IOL（max） 当 IOL> IOL(max)时，输入不再是低电平。

IOH及其极限 IOH (max) 当 IOH >IOH(max)时，输出不再是高电平。

关于电流的技术参数

扇出系数 : 门电路输出驱动同类门的个数

+5V

R4R2

R5

T3

T4

T1

前级

T1

T1IiH1

IiH3

IiH2

IOH

前级输出为 高电平时

后级

+5V

R2

R1

3k

T2

R3

T1

T5

b1c1

前级

IOL

IiL1

IiL2

IiL3

前级输出为 低电平时后级

输出低电平时，流入前级的电流（灌电流）：

2iL1iLOL III

输出高电平时，流出前级的电流（拉电流）：

2iH1iHOH III

与非门的扇出系数一般是 10 。

例：如图，试计算 74LS 系列非门电路 G1最多可驱动多少个同类门电路。

解：① G1 输出为低电平时，可以驱动N1 个同类门；

应满足 IOL≥ N1 · |IIL|

② G1 输出为高电平时，可以驱动 N2 个同类门；

③ N＝min（ N1,N2 ）＝ 20

N1 ≤ IOL / |IIL| ＝ 8mA/0.4mA ＝ 20

应满足 |IOH|≥ N2 · IIH

N2 ≤ |IOH| / IIH ＝ 0.4mA/20µA ＝ 20

六、集电极开路的门电路（ OC门）

Y

&AB

&CD

&

CDABY

Y

&AB

&CD

“线与”

推拉式输出级并联

1.“线与”的概念

普通的 TTL 门电路不能将输出端直接并联，进行线与。解决这个问题的方法就是把输出级改为集电极开路的三极管结构。

OC 门电路在工作时需外接上拉电阻和电源。只要电阻的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至于过大。

2.OC 门的电路结构和逻辑符号

+5V

F

R2

R1

3k

T2

R3

T1

T5

b1c1A

BC

OC 应用时输出端要接一上拉负载电阻 RL

RL

UCC

3 、 OC 门可以实现“线与”功能

&

&

&

UCC

F1

F2

F3

F

F=F1F2F3

RL

输出级

UCC

RL

T5

T5

T5

F=F1F2F3?

UCC

RL

F1

F2

F3

F

任一导通

F=0

UCC

RL

F1

F2

F3

F

全部截止

F=1

F=F1F2F3?

所以： F=F1F2F3!

OC 门的输出并联“线与”功能

CDABYYY 21

① 当 n 个前级门输出均为高电平，即所有 OC 门同时截止时，为保证输出的高电平不低于规定

的 UOH ， min 值，上拉电

阻不能过大，其最大值计算公式：

4. 外接上拉电阻RU(RL)的计算方法

RL

　　当所有 OC 同时截止时，输出为高电平。为保证高电平不低于规定的 VOH 值，应满足：　　　

IHOH

OHCCL mInI

VVR

IHOH

OHCC(max)L mInI

VVR

　　即：　　　

　　（　 n 为 OC 门的输出端个数， m 为 TTL 与非门的输入端个数）　

OHLIHOHCC VR)mInI(V

② 当 n 个前级门中有一

个输出为低电平，即所有OC 门中只有一个导通时，全部负载电流都流入导通的那个 OC 门，为确保流入导通 OC 门的电流不至

于超过最大允许的 IOL ， ma

x 值， RL 值不可太小，其

最小值计算公式：

RL

OLLILLMCC VR)ImI(V

　　当 OC 门中只有一个导通时。这时负载电流全部都流入导通的哪个 OC 门，所以 RL 不能太小。应满足：　　　

即：　　　 ILLM

OLCCL ImI

VVR

ILLM

OLCC(min)L ImI

VVR

　　最后选定的 RL 介于最大值和最小值之间。　　　

L L L

5.OC 门的应用

① 实现线与。可以简化电路，节省器件。

② 实现电平转换。如图所示，可使输出高电平变为 10V 。

③用做驱动器。如图是用来驱动发光二极管的电路。

+10V

&OV

+5V

&

270Ω

七、三态输出门电路（ TS 门）

国标符号

T4 A

R1 3kΩ

T3 T2 T1

Y

R4 100Ω

+VCC(+5V)

T5

R2 750Ω

R3 360Ω

R5 3kΩ

A

EN

1

EN Y

EN

D

三态输出非门（高电平有效）电路结构

1. 三态门的电路结构和逻辑符号

功能表EN=0EN=1

AY

Y 高阻态输出有三种状态： 高电平、低电平、高阻态。

控制端或使能端

高电平有效

低电平有效

两种控制模式：

E1

E2

E3

公用总线

０

１

０

三态门主要作为 TTL 电路与总线 间的接口电路

E1 、 E2 、E3 分时接入高电平

2. 三态门的应用

① 数据总线结构 只要控制各个

门 的 EN 端轮流为 1 ，且任何时刻仅有一个为 1 ，就可以实现各个门分时地向总线传输。

② 实 现 数据双 向传输

EN=1 ， G1 工作，G2 高阻， A经 G1 反相送至总线；

EN=0 ， G1 高阻，G2 工作，总线数据经G2 反相从 Y端送出。

八、 TTL 门电路多余输入端的处理

1. 与非门的处理

“1” 悬空

2. 或非门、与或非门的处理

“0”

BAY

ABY

（ 1 ） CMOS 电路的工作速度比 TTL 电路的低。（ 2 ） CMOS带负载的能力比 TTL 电路强。（ 3 ） CMOS 电路的电源电压允许范围较大，约在 3～ 18V ，抗干扰能力比 TTL 电路强。（ 4 ） CMOS 电路的功耗比 TTL 电路小得多。门电路的功耗只有几个 μW，中规模集成电路的功耗也不会超过 100μW。（ 5） CMOS 集成电路的集成度比 TTL 电路高。（ 6） CMOS 电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是 CMOS 电路多余不用的输入端不能悬空，应根据需要接地或接高电平。

3.5 CMOS 门电路CMOS 电路的特点：

常用 CMOS 逻辑门器件系列： ① 4000 系列； ② 74HC 系列－－高速 CMOS 系列。

一、 MOS 管的开关特性

输入低电平， NMOS 管截止；

输入高电平， NMOS 管导通。

输入低电平， PMOS 管导通；

输入高电平， PMOS 管截止。

G

G

VDD

S

D

D

S

A Y

二、 CMOS 非门

AY

CMOS 非门电压传输特性

CMOS 非门电流传输特性

CMOS 反相器的传输特性接近理想开关特性， 因而其噪声容限大，抗干扰能力强。

A

B

Y

VDD

T3 T1

T2

T4

三、 CMOS 与非门（ P并 N串）

ABY

A

B

Y

VDD

T4

T3

T1

T2

四、 CMOS 或非门（ P串 N并）

BAY

特点：需外接上拉电阻。应用：与 OC 门类似， 输出端可以并接，实现“线与”功能； 实现电平转换。

五、漏极开路的 CMOS 门电路（ OD ）

ABY

六、 CMOS传输门和双向模拟开关

uI/uo uo/uI

VD

D

C

TN

TP

C

TG uI/uo uo/uI

C

C

①C＝ 0 、 ， TN 和 TP 截止，相当于开关断开。②C＝ 1 、 ， TN 和 TP 导通，相当于开关接通， uo＝ui 。

1C0C

由于 T1 、 T2 管的结构形式是对称的，即漏极和源极可互易使用，因而 CMOS传输门属于双向器件，它的输入端和输出端也可互易使用。

七、 CMOS 三态输出门

A

EN

TP2

TP1

Y

TN1

TN2

A

EN

1

1

EN Y

+VDD

(a) CMOS三态门电路

(b) 逻辑符号

电路的输出有高阻态、高电平和低电平 3 种状态，是一种三态门。

① 时， TP2 、 TN2 均截止， Y 与地和电源都断开了，输出端呈现为高阻态。

② 时， TP2 、 TN2 均导通， TP1 、 TN1 构成反相器。

1EN

0EN

AY

1.CMOS 三态门之一

① 时， TG 截止，输出端呈现高阻态。

② 时， TG 导通， 。

1EN

0EN AY

2. CMOS 三态门之二

第 3 章 小结　　①利用半导体器件的开关特性，可以构成与门、或门、非门、与非门、或非门、与或非门、异或门等各种逻辑门电路，也可以构成在电路结构和特性两方面都别具特色的三态门、 OC 门、 OD 门和传输门。

　　②随着集成电路技术的飞速发展，分立元件的数字电路已被集成电路所取代。

　　③ TTL 电路的优点是开关速度较高，抗干扰能力较强，带负载的能力也比较强，缺点是功耗较大。

　　④ CMOS 电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，其主要缺点是工作速度稍低，但随着集成工艺的不断改进， CMOS 电路的工作速度已有了大幅度的提高。