Verilog-HDL Tutorial (2)

Verilog-HDL 講習会DE0編(2) 2入力AND回路の実装

12, June, 2013 鹿児島大学中原　啓貴

File-> NewProjectWizard を選択してプロジェクトを作成

Introductionはスキップ

プロジェクトの位置とプロジェクト名を設定

今回は"C:¥verilog¥and_2"

プロジェクト名は"and_2" トップレベルエントリ名を指定.

プロジェクト名を入力すると自動で同じ名前になる. よほどのことが無い限り、プロジェクト名=トップレベルエントリ名にしておこう. Quartus II はトップレベルエントリ名のデフォルトはプロジェクト名に設定するので、合成時にエラーが出てしまう. (設定方法もあるのだが、面倒…)

既存Verilog-HDLソースの追加

今回はファイルの追加は行わないのでそのまま「Next」をクリック

ターゲットFPGAの指定

DE0ボードのデバイスを読んでみよう

Device Familyは"Cylone III"

"EP3C16F484C6を指定"

EDAツールの設定

Simulationで"ModelSim-Altera"と"Verilog-HDL"を選択

設定を確認

Quartus II のメインウインドウ

プロジェクトのファイル管理

合成プロセス表示

Verilog-HDL入力エディタ

合成結果表示

メッセージ表示

合成プロセス指示

Verilog-HDL ファイルの新規作成

ファイル新規作成ボタンをクリック

Verilog-HDL File を選択

2入力AND回路の記述 2入力AND回路を記述します

記述後、保存 (左: ファイル保存右: 全て保存) 今回は右の全て保存をクリック

ファイル名はトップモジュール名と同じ"and_2"になっているのでそのまま「保存」をクリック

合成の実行

クリック

Taskに合成過程が表示されるので待ちましょう

"Full Compilation was succesful"と表示されればOK

ピン配置用ツール (Pin Planner)の起動

Pin配置を指定

"Node Name"には Verilog-HDLの入出力ポートで記述した変数が表示される

1. "Location"をダブルクリック

2. 指定したいピン番号(PIN_**)を選択

このように設定

設定の再確認 "x"と"y"に割当て

DE0ユーザーマニュアル 23ページ

"z"に割当て

再度合成を行います

クリック

ピン配置（つまりI/Oの位置）が変わったので, 再度回路を再設計する必要があります

"Full Compilation was succesful"と表示されればOK

FPGAをPCに接続し、電源を入れます 1. ACアダプタを接続

2. USBケーブルを介して PCとFPGAボードを接続

3. 電源スイッチをオン

USB Blasterのインストール (初回のみ)

Windows7 ではインストールに失敗します

Windows XPの人は次以降のページを参考にしてデバイスマネージャ経由でインストールしてください

何も表示されない (USB-Blasterを既にインストール済み)の

場合は30ページへ

デバイスマネージャを起動 (Windows7)

コンピュータを右クリックしてプロパティを選択

コントロールパネルからデバイスマネージャーを選択

USB Blasterのドライバ更新指定

”ほかのデバイス”の”USB-Blaster”を右クリックして”プロパティ”を選択

ドライバーの更新をクリック

コンピュータを参照してドライバを検索

参照をクリック

usb-blaster フォルダをクリックします (バージョンによって異なる！) OSが32ビットか 64ビットかも調べて下さい！たぶん, quartusフォルダ内のdriversフォルダ内にあると思う…

この例では ”Quartus II 10.1 SP1”

指定したら次へ

セキュリティ警告は無視

正常にインストールされればこのように表示される

デバイスの状態とデバイスマネージャを確認

Programmer (書き込みツール)の起動

クリック

コンフィギュレーションを開始

USB-Blaster, JTAGモード, Programにチェックを確認

確認したら ”Start”をクリック

Progress に "100%(Successful)" と表示されれば成功

動作確認 AND回路になっていますか？

スライドスイッチ(SW0,SW1)を動かして, LEDG0が点灯するか確認してみよう

Verilog-HDL Tutorial (2)

Education

Transcript of Verilog-HDL Tutorial (2)

Verilog-HDL Tutorial (15) hardware

Verilog-HDL Tutorial (6)

Textbook: Verilog® HDL 2 HDL 2nd. Edition . …soc.eecs.yuntech.edu.tw/Course/HDL Design & Simulation...P-1/74 Textbook: Verilog® HDL 2HDL 2nd. Edition. Edition Samir Palnitkar Prentice-Hall,

Hardware Hacken ohne Lötkolben - clifford.at · Einleitung DISCLAIMER Was sind HDLs? Verilog HDL - Hintergrund Verilog HDL - Konzepte (1/4) Verilog HDL - Konzepte (2/4) Verilog HDL

1 Chapter 05 Tutorial Using Verilog Design a 4-bit up-down counter using behavioral level HDL language.

Verilog HDL LRM - Extra Materials

Verilog-HDL Tutorial (8)

Verilog-HDL Tutorial (13)

Verilog HDL 的礼物 - Verilog HDL 扫盲文 1file.elecfans.com/web1/M00/80/F2/o4YBAFwsq9... · Verilog HDL 语言容易入门但是不容易掌握，估计这是所有学习 Verilog

Verilog-HDL Tutorial (12)

Verilog HDL - 2. Introduce to Verilog HDL

Verilog HDL 语言初步

VERILOG HDL LECTUER 5

Verilog HDL Outline

Verilog HDL 基础语法入门

Giao Trinh Verilog Hdl Full 3053

Tutorial Verilog

Verilog HDL LAB 2 (1)

Verilog HDL Intro. - vlsi.hongik.ac.krvlsi.hongik.ac.kr/lecture/이전 강의 자료/verilog_intro_and... · 1.2.3 Example of Verilog HDL "Behavioral Description of D-type flip-flop

Verilog-HDL Tutorial (3)