Sima Dezső
Többmagos/sokmagosprocesszorok-1
2012. Október
Version 3.0
Áttekintés
1. Többmagos processzorok megjelenésének szükségszerűsége•
2. Homogén többmagos processzorok •
3. Heterogén többmagos processzorok•
2.1 Hagyományos többmagos processzorok•
3.1 Mester/szolga elvű többmagos processzorok•
3.2 Csatolt többmagos processzorok•
4. Kitekintés•
2.2 Sokmagos processzorok•
1. Többmagos processzorok megjelenésének szükségszerűsége
1.1 ábra: Az integrált áramkörök gyártási technológiájának fejlődése
1. Többmagos processzorok megjelenésének szükségszerűsége (1)
Shrinking: ~ 0.7/2 Years
1. Többmagos processzorok megjelenésének szükségszerűsége (2)
IC gyártási technológia
Moore szabály
• azonos tranzisztorszám ½ Si területen
(Jelenleg: lineáris zsugorítás ~ 0.7x/2 év)
• azonos területen 2x annyi tranzisztor
Két évente
Kétévente kb. duplázódik az egy lapkán megvalósítható
ltranzisztorok száma
Possible use of surplus transistors
Wider processor width Core enhancements Cache enhancements
superscalar
• branch prediction• speculative loads• ...
L2/L3enhancements
(size, associativity ...)
1. Gen. 2. Gen.
1 2 4
pipeline
A tranzisztorszámok duplázódása ~ két évente
Mire használhatók fel a többlet-tranzisztorok
a mikroarchitektúra fejlesztésében?Moore szabály
1. Többmagos processzorok megjelenésének szükségszerűsége (3)
A többlet tranzisztorok felhasználása többmagos processzorként
A többmagos processzorok megjelenésének szükségszerűsége
Növekvő tranzisztorszámok Egyre csökkenő teljesítményhozam
1. Többmagos processzorok megjelenésének szükségszerűsége (4)
1.3 ábra: Intel többmagos processzorainak robbanásszerű elterjedése
1. Többmagos processzorok megjelenésének szükségszerűsége (5)
1. Többmagos processzorok megjelenésének szükségszerűsége (7)
1.4 ábra: Többmagos processzorok főbb osztályai
Desktops
Heterogenous multicores
Homogenous multicores
Multicore processors
Manycore processors
Servers
with >8 cores
ConventionalMC processors
Master/slavearchitectures
Add-onarchitectures
MPC
CPU GPU
2 ≤ n ≤ 8 cores
General purpose computing
Prototypes/ experimental systems
MM/3D/HPCproduction stage
HPCnear future
2. Homogén többmagos processzorok
2. Homogén többmagos procdesszorok (1)
2.1 ábra: Többmagos processzorok főbb osztályai
Desktops
Heterogenous multicores
Homogenous multicores
Multicore processors
Manycore processors
Servers
with >8 cores
ConventionalMC processors
Master/slavearchitectures
Add-onarchitectures
MPC
CPU GPU
2 ≤ n ≤ 8 cores
General purpose computing
Prototypes/ experimental systems
MM/3D/HPCproduction stage
HPCnear future
2.8 ábra: Többmagos processzorok főbb osztályai
Desktops
Heterogenous multicores
Homogenous multicores
Multicore processors
Manycore processors
Servers
with >8 cores
ConventionalMC processors
Master/slavearchitectures
Add-onarchitectures
MPC
CPU GPU
2 ≤ n ≤ 8 cores
General purpose computing
Prototypes/ experimental systems
MM/3D/HPCproduction stage
HPCnear future
2.2 Sokmagos processzorok (1)
2.2 Sokmagos processzorok
2.2 Sokmagos processzorok•
2.2.2 Intel Tiled processszora•
2.2.1 Intel Larrabee processzora•
2.2.3 Intel SCC•
2.2.4 Intel MIC•
2.2.1 Intel Larrabee processzora
2.2.1 Intel Larrabee processzora (1)
Larrabee
Intel’s Tera-Scale kezdeményezésének részeként.
Projekt kezdete ~ 2005Az első nem nyilvános prezentáció: 03/2006 (visszavonva) Az első nyilvános prezentáció: 08/2008 (SIGGRAPH)Bejelentett megjelenés ~ 2009Visszavonás: 2010 vége
• Teljesítmény (cél): 2 TFlops
• Előzmények:
• Célok:
Nem egyetlen termék, hanem egy termékcsalád alapjául szolgáló bázis architektúra.
Nagyteljesítményű grafikai processzor, HPC
2.2.1 Intel Larrabee processzora (2)
2.9 ábra: A GPU-orientált Larrabe blokk diagramja (2008 aug. SIGGRAPH)
Basic architecture
16-byte széles SIMD feldolgozó egységek
2.2.1 Intel Larrabee processzora (3)
2.10 ábra: GPU-orientált Larrabee alaplapja (2006, túlhaladott)
2.2.1 Intel Larrabee processzora (4)
Multi GPU?
2.11 ábra: Négyfoglalatos MP szerver célú Larrabee rendszer architektúrája
CSI: Common Systems Interface (csomagalapú soros IF)
2.2.1 Intel Larrabee processzora (5)
2.2.2 Intel 80-magos Tile processzora
• Intel Tera-Scale kezdeményezésének első megvalósítása
Bejelentése IDF 9/2006
Megjelenése 2/2007
• Cél: Tera-Scale kísérleti chip
(több, mint 100 projekt között)
• Előzmények:
80-magos Tile Processzor
2.2.2 Intel 80-magos Tile processzora (1)
Intel
Bisection bandwidth: If the network is segmented into two equal parts, this is the bandwidth between the two parts
Mezosynchronous clock Same clock frequency, different phase
2.2.2 Intel 80-magos Tile processzora (2)
Intel
2.2.2 Intel 80-magos Tile processzora (3)
Intel
(Clocks run with the same frequency but unknown phases
FP Multiply-Accumulate(AxB+C)
2.2.2 Intel 80-magos Tile processzora (4)
Figure: On board implementation of the 80-core Tile Processor
http://www.legitreviews.com/article/460/1/
2.2.2 Intel 80-magos Tile processzora (5)
Intel
WIMP stands for "window, icon, menu, pointing device",
2.2.2 Intel 80-magos Tile processzora (6)
Intel
2.2.2 Intel 80-magos Tile processzora (7)
Intel
VLIW
2.2.2 Intel 80-magos Tile processzora (8)
Intel
2.2.2 Intel 80-magos Tile processzora (9)
Intel
2.2.2 Intel 80-magos Tile processzora (10)
(Pentium II)
Intel
NoC: No Cache
2.2.2 Intel 80-magos Tile processzora (11)
Intel
2.2.2 Intel 80-magos Tile processzora (12)
2.2.3 Intel SCC (Single-chip Cloud Computer)
• 12/2009: Announced
• 9/2010: Many-core Application Research Project (MARC) initiative started on the SCC platform
• Designed in Braunschweig and Bangalore
• 48 core, 2D-mesh system topology, message passing
Intel SCC (Single-chip Cloud Computer)
2.2.3 Intel SCC (Single-chip Cloud Computer) (1)
Intel
2.2.3 Intel SCC (Single-chip Cloud Computer) (2)
Intel
(350 nm)
2.2.3 Intel SCC (Single-chip Cloud Computer) (3)
Intel
(Joint Test Action Group)Standard Test Access Port
2.2.3 Intel SCC (Single-chip Cloud Computer) (4)
Intel
2.2.3 Intel SCC (Single-chip Cloud Computer) (5)
2009
2.2.3 Intel SCC (Single-chip Cloud Computer) (6)
2009
2.2.3 Intel SCC (Single-chip Cloud Computer) (7)
Intel
2.2.3 Intel SCC (Single-chip Cloud Computer) (8)
Intel
(Message Passing Buffer)
2.2.3 Intel SCC (Single-chip Cloud Computer) (9)
2.2.4 Intel MIC (Many Integrated Cores) - Xeon Phi(Knights Corner)
2.2.4 Intel MIC (Many Integrated Cores) (1)
A Larrabee projekt továbbfejlesztése
Cél: Adatpárhuzamos gyorsító (GPGPU-k “kiszorítására”)
Bejelentés: 5/2010 (International Supercomputing Conference)
Gyártás: 2012 vége
50 mag, 22 nm
Bevezetés
https://www-304.ibm.com/services/learning/content/pdfs/IBM_May_9th_2012_Business_Partners_-_Intel_MIC_Overview_Public_Deck.pdf
2.2.4 Intel MIC (Many Integrated Cores) (2)
https://www-304.ibm.com/services/learning/content/pdfs/IBM_May_9th_2012_Business_Partners_-_Intel_MIC_Overview_Public_Deck.pdf
2.2.4 Intel MIC (Many Integrated Cores) (3)
G. Chrysos, Intel Xeon Phi Coprocessor, Hot Chips 2012
2.2.4 Intel MIC (Many Integrated Cores) (4)
G. Chrysos, Intel Xeon Phi Coprocessor, Hot Chips 2012
2.2.4 Intel MIC (Many Integrated Cores) (5)
G. Chrysos, Intel Xeon Phi Coprocessor, Hot Chips 2012
2.2.4 Intel MIC (Many Integrated Cores) (6)
G. Chrysos, Intel Xeon Phi Coprocessor, Hot Chips 2012
2.2.4 Intel MIC (Many Integrated Cores) (7)
G. Chrysos, Intel Xeon Phi Coprocessor, Hot Chips 2012
Heavily customized Pentium P54C
2.2.4 Intel MIC (Many Integrated Cores) (8)
http://h30613.www3.hp.com/media/files/downloads/Non-FilmedSessions/BB3330_Lafferty.pdf
2.2.4 Intel MIC (Many Integrated Cores) (9)
Top Related