PERANCANGAN RANGKAIAN MODULATOR 16-QAM
UNTUK APLIKASI MODEM POWER LINE COMMUNICATION
MENGGUNAKAN KOMPONEN LOGIKA
SKRIPSI
OLEH
DIENZA ARIESANDY
04 03 03 030 6
DEPARTEMEN TEKNIK ELEKTRO
FAKULTAS TEKNIK UNIVERSITAS INDONESIA
GANJIL 2007/2008
PERANCANGAN RANGKAIAN MODULATOR 16-QAM
UNTUK APLIKASI MODEM POWER LINE COMMUNICATION
MENGGUNAKAN KOMPONEN LOGIKA
SKRIPSI
OLEH
DIENZA ARIESANDY
04 03 03 030 6
SKRIPSI INI DIAJUKAN UNTUK MELENGKAPI SEBAGIAN
PERSYARATAN MENJADI SARJANA TEKNIK
DEPARTEMEN TEKNIK ELEKTRO
FAKULTAS TEKNIK UNIVERSITAS INDONESIA
GANJIL 2007/ 2008
i
PERNYATAAN KEASLIAN SKRIPSI
Saya menyatakan dengan sesungguhnya bahwa skripsi dengan judul :
PERANCANGAN RANGKAIAN MODULATOR 16-QAM UNTUK
APLIKASI MODEM POWER LINE COMMUNICATION
MENGGUNAKAN KOMPONEN LOGIKA
yang dibuat untuk melengkapi sebagian persyaratan sebagai Sarjana Teknik pada
Program Studi Teknik Elektro Departemen Teknik Elektro Fakultas Teknik
Universitas Indonesia, sejauh yang saya ketahui bukan merupakan tiruan atau
duplikasi dari skripsi yang sudah dipublikasikan atau pernah dipakai untuk
mendapatkan gelar kesarjanaan di lingkungan Universitas Indonesia maupun di
Perguruan Tinggi atau Instansi manapun, kecuali bagian yang merupakan sumber
informasinya dicantumkan sebagaimana mestinya .
Depok, 2 Januari 2008
Dienza Ariesandy
NPM 04 03 03 030 6
iiPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
PENGESAHAN
Skripsi dengan judul:
PERANCANGAN RANGKAIAN MODULATOR 16-QAM UNTUK
APLIKASI MODEM POWER LINE COMMUNICATION
MENGGUNAKAN KOMPONEN LOGIKA
dibuat untuk melengkapi sebagian persyaratan menjadi Sarjana Teknik pada
Program Studi Teknik Elektro Departemen Teknik Elektro Fakultas Teknik
Universitas Indonesia. Skripsi ini telah diujikan pada sidang skripsi pada tanggal
27 Desember 2007 dan dinyatakan memenuhi syarat/sah sebagai skripsi pada
Departemen Teknik Elektro Fakultas Teknik Universitas Indonesia.
Dosen Pembimbing I
Ir.Gunawan Wibisono. M.Sc., Ph.D
NIP. 131 944 411
Depok, 2 Januari 2008
Dosen Pembimbing II
Dr. Ir. Arman Djohan Diponegoro, M.Eng
NIP. 131 476 472
iiiPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
UCAPAN TERIMA KASIH
Puji syukur kehadirat Tuhan Yang Maha Esa atas berkat dan rahmat-Nya
skripsi ini dapat diselesaikan dengan baik. Penulis juga mengucapkan terima kasih
kepada:
Ir. Gunawan Wibisono, M.Sc, Ph.D
Dr. Ir. Arman Djohan Diponegoro, M.Eng
selaku dosen pembimbing yang telah bersedia meluangkan waktu untuk
memberikan saran, diskusi, pengarahan, dan bimbingan serta persetujuan sehingga
skripsi ini dapat selesai dengan baik.
ivPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
ABSTRAK
Dienza Ariesandy Dosen Pembimbing NPM 04 03 03 030 6 Ir. Gunawan Wibisono, M.Sc, Ph.D Departemen Teknik Elektro Dr. Ir. Arman Djohan Diponegoro, M.Eng
PERANCANGAN RANGKAIAN MODULATOR 16-QAM UNTUK APLIKASI MODEM POWER LINE COMMUNICATION
MENGGUNAKAN KOMPONEN LOGIKA
ABSTRAK
Pada skripsi ini dibuat sebuah rancangan modulator 16-QAM yang efisien untuk diaplikasikan pada sistem komunikasi data melalui kabel listrik. Berbeda dengan rangkaian modulator pada umumnya yang menggunakan komponen analog, rangkaian modulator 16-QAM pada sistem ini menggunakan rangkaian digital diskrit berupa komponen logika yang diimplementasikan dengan IC TTL Perancangan modulator 16-QAM dilakukan dengan menggunakan perangkat lunak simulasi MultiSim versi 10.0.1. Rangkaian utama modulator dipecah menjadi 11 rangkaian sub sistem berdasarkan fungsi. Rangkaian sub sistem terdiri atas, pembangkit gelombang squarewave, counter, pemisah data, kanal I dan kanal Q, pembangkit carrier, identifikasi bit data, selektor carrier, modulasi, penguat, filter, dan rangkaian penjumlah linier. Rangkaian modulator 16-QAM yang dibuat, bekerja menggunakan carrier berbentuk gelombang squarewave yang kemudian diubah menjadi gelombang analog sinusoidal pada rangkaian filter sebelum ditransmisikan pada kabel listrik. Pengujian untuk melihat kinerja tiap-tiap rangkaian sub sistem dan rangkaian modulator secara keseluruhan. Analisis yang dilakukan meliputi cara kerja setiap sub-sistem dan unjuk kerja rangkaian modulator 16-QAM secara keseluruhan. Kesimpulan yang dapat diambil adalah modulator yang dirancang pada skripsi ini telah memenuhi prinsip dasar modulasi 16-QAM yang berlaku dan memenuhi karakteristik frekuensi dan kecepatan data untuk dapat diterapkan sebagai modulator pada sistem PLC. Kata kunci : PLC, Modem PLC, Modulator 16-QAM, IC TTL, MultiSim
vPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
ABSTRACT
Dienza Ariesandy Counselor NPM 04 03 03 030 6 Ir. Gunawan Wibisono, M.Sc., Ph.D. Electrical Engineering Departement Dr. Ir. Arman Djohan Diponegoro, M.Eng
16-QAM MODULATOR CIRCUIT DESIGN FOR POWER LINE COMMUNICATION MODEM APPLICATION WITH LOGIC
COMPONENTS
ABSTRACT
This paper describes the design of efficiently 16-QAM modulator which is proposed for data communication over power line system. Differently with conventional modulator which was use analog components, 16-QAM modulator circuit in this design uses discrete digital components which are implemented with Logic TTL ICs Designing 16-QAM modulator had done by using MultiSim version 10.0.1 sinulation software. Modulator main circuit was divided into 11 sub system circuits based on function. Sub system circuits consist of, squarewave generator, counter, data splitter, I channel and Q channel, carrier generator, data selector, carrier selektor, modulation, amplifier, filter dan linear summing circuit. 16-QAM modulator circuit worked with squarewave as carrier and then converted into sinusoidal analog wave at filter circuit before transmitted at power line cables. Test was given for evaluate sub system and modulator main circuit performance. Analysis was made based on how each sub system circuit works and performance 16-QAM main modulator circuit as whole. The conclusion about this paper are, this modulator design has full filled basic principle of 16-QAM modulation and full filled frequency and data rate characteristic as modulator PLC system.
Keywords : PLC, PLC modem, 16-QAM Modulator, Logic TTL IC, MultiSim
viPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
DAFTAR ISI
Halaman
PERNYATAAN KEASLIAN SKRIPSI ii
PENGESAHAN iii
UCAPAN TERIMA KASIH iv
ABSTRAK v
ABSTRACT vi
DAFTAR ISI vii
DAFTAR GAMBAR ix
DAFTAR TABEL xii
DAFTAR LAMPIRAN xiii
DAFTAR SINGKATAN xiv
DAFTAR ISTILAH xv
BAB I PENDAHULUAN 1
1.1 LATAR BELAKANG 1
1.2 PERUMUSAN MASALAH 2
1.3 TUJUAN PENELITIAN 3
1.4 BATASAN MASALAH 3
1.5 METODOLOGI PENELITIAN 3
1.6 SISTEMATIKA PENULISAN 3
BAB II DASAR TEORI 5
2.1 POWER LINE COMMUNICATION 5
2.1.1 Arsitektur Jaringan PLC 6 2.1.1.1 Struktur Jaringan Akses PLC 7 2.1.1.2 Jaringan PLC in-home 8
2.1.2 Perangkat PLC 9
2.2 QUADRATURE AMPLITUDE MODULATION (QAM) 10
2.2.1 Prinsip Modulasi QAM 11 2.2.2 Modulasi 16-QAM 12 2.2.3 Proses Mapping 16-QAM (16 QAM Natural Binary Code) 15
viiPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
BAB III PERANCANGAN RANGKAIAN MODULATOR 16-QAM
MENGGUNAKAN KOMPONEN LOGIKA 17
3.1 KONSEP PERANCANGAN MODULATOR 16-QAM 17
3.2 SIMULASI MODULATOR 16-QAM 19
3.2.1. Rangkaian Sub-sistem Pembangkit Gelombang Squarewave 21 3.2.2. Rangkaian Sub-sistem Counter 24 3.2.3. Rangkaian Sub-sistem Pemisah Data 26 3.2.4. Rangkaian Sub-sistem Kanal I dan Kanal Q 27 3.2.5. Rangkaian Sub-sistem Pembangkit Carrier 29 3.2.6. Rangkaian Sub-sistem Identifikasi Bit Data 30 3.2.7. Rangkaian Sub-sistem Selektor Carrier 33 3.2.8. Rangkaian Sub-sistem Modulasi 35 3.2.9. Rangkaian Sub-sistem Penguat (Amplifier) 36 3.2.10. Rangkaian Sub-sistem Filter 37 3.2.11. Rangkaian Sub-sistem Rangkaian Penjumlah (Summing Circuit) 38
BAB IV HASIL UJI COBA DAN ANALISIS RANGKAIAN 41
4.1 HASIL UJI COBA SUB-SISTEM 41
4.1.1 Sub-sistem Pembangkit Gelombang Squarewave 41 4.1.2 Sub-sistem Counter 42 4.1.3 Sub-sistem Pemisah Data 44 4.1.4 Sub-sistem Kanal I dan Kanal Q 45 4.1.5 Sub-sistem Pembangkit Carrier 47 4.1.6 Sub-sistem Identifikasi Bit Data 49 4.1.7 Sub-sistem Selektor Carrier 51 4.1.8 Sub-sistem Modulasi 52 4.1.9 Sub-sistem Penguat (Amplifier) 52 4.1.10 Sub-sistem Filter 53 4.1.11 Sub-sistem Rangkaian Penjumlah (Summing Circuit) 54
4.2 UNJUK KERJA SISTEM MODULATOR 16-QAM 55
4.2.1 Sistem Modulator 16-QAM 55 4.2.2 Pergeseran Fasa 59 4.2.3 Kecepatan Transfer Data 61
BAB V KESIMPULAN 65
DAFTAR ACUAN 66
DAFTAR PUSTAKA 67
LAMPIRAN 68
viiiPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
DAFTAR GAMBAR
Halaman
Gambar 2.1 Arsitektur jaringan PLC 6
Gambar 2.2 Struktur jaringan akses PLC [4] 7
Gambar 2.3 Fungsi base station PLC [4] 8
Gambar 2.4 Fungsi modem PLC [4] 8
Gambar 2.5 Struktur jaringan PLC in-home [4] 9
Gambar 2.6 Diagram blok perangkat PLC secara umum [3] 9
Gambar 2.7 Perbandingan modulasi digital [11] 11
Gambar 2.8 Konstelasi sinyal QAM rectangular dengan berbagai nilai M [7] 13
Gambar 2.9 Block diagram pemancar 16 QAM [7] 13
Gambar 2.10 Block diagram penerima 16 QAM [7] 14
Gambar 2.11 Konstelasi sinyal 16 QAM rectangular dengan natural binary code
[7] 16
Gambar 3.1 Blok diagram modulator 16-QAM 18
Gambar 3.2 Diagram alir program simulasi modulator 16-QAM 19
Gambar 3.3 Diagram hierarki modulator 16-QAM 20
Gambar 3.4 Rangkaian sub-sistem pembangkit gelombang squarewave 700 KHz
21
Gambar 3.5 Konfigurasi IC LM555 astabil [9] 22
Gambar 3.6 Rangkaian sub-sistem counter 24
Gambar 3.7 Timming diagram 4-bit binary counter 24
Gambar 3.8 Rangkaian sub-sistem pemisah data 26
Gambar 3.9 Rangkaian gerbang logika D flip-flop 27
Gambar 3.10 Rangkaian sub-sistem kanal I 28
Gambar 3.11 Rangkaian sub-sistem kanal Q 29
Gambar 3.12 Rangkaian sub-sistem pembangkit carrier 30
Gambar 3.13 Rangkaian sub-sistem identifikasi bit data 31
Gambar 3.14 Rangkaian demultiplexer 1 to 4 32
Gambar 3.15 Rangkaian sub-sistem selector carrier 34
ixPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 3.16 Rangkaian sederhana BJT sebagai switch 34
Gambar 3.17 Rangkaian sub-sistem modulasi 35
Gambar 3.18 Rangkaian sub-sistem penguat 36
Gambar 3.19 Rangkaian penguat bukan pembalik sederhana 37
Gambar 3.20 Rangkaian sub-sistem filter 38
Gambar 3.21 Rangkaian sub-sistem penjumlah 39
Gambar 3.22 Rangkaian penjumlah bukan pembalik sederhana 39
Gambar 4.1 Tampilan osiloskop keluaran rangkaian pembangkit gelombang
squarewave 41
Gambar 4.2 Keluaran rangkaian sub-sistem counter 43
Gambar 4.3 Keluaran rangkaian sub-sistem pemisah data 44
Gambar 4.4 Ilustrasi pemisahan serial data 44
Gambar 4.5 Keluaran rangkaian sub-sistem kanal I 45
Gambar 4.6 Keluaran rangkaian sub-sistem kanal Q 45
Gambar 4.7. Keluaran rangkaian kanal I dan Q sebelum menggunakan buffer 46
Gambar 4.8. Keluaran rangkaian kanal I dan Q setelah menggunakan buffer. 47
Gambar 4.9. Keluaran rangkaian sub-sistem carrier dengan pergeseran fasa 90°
47
Gambar 4.10. Keluaran rangkaian sub-sistem carrier dengan pergeseran fasa
180° 48
Gambar 4.11 Ilustasi penguatan sebelum komponen logika 49
Gambar 4.12 Ilustasi penguatan setelah komponen logika 49
Gambar 4.13 Keluaran rangkaian sub-sistem identifikasi bit data 50
Gambar 4.14. Keluaran rangkaian sub-sistem selektor carrier 51
Gambar 4.15. Keluaran rangkaian sub-sistem modulasi 52
Gambar 4.16 Keluaran rangkaian sub-sistem penguat 53
Gambar 4.17 Tampilan osiloskop keluaran rangkaian sub-sistem filter 53
Gambar 4.18. Keluaran rangkaian sub-sistem penjumlah 54
Gambar 4.19 Tampilan rangkaian simulasi modulator 16-QAM 56
Gambar 4.20 Gelombang squarewave hasil modulasi 56
Gambar 4.21 Ilustrasi proses seleksi rangkaian selektor data 57
Gambar 4.22. Gelombang sinusoidal hasil modulasi 58
xPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 4.23. Tampilan rangkaian simulasi modulator 16-QAM 59
Gambar 4.24 Pergeseran fasa gelombang hasil modulasi saat transisi bit data 60
Gambar 4.25 Perbandingan pergeseran fasa 180° 61
Gambar 4.26 Tampilan frequency counter 63
xiPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
DAFTAR TABEL
Halaman
Tabel 2.1 Output Kanal Q dan Kanal I Pada Natural Binary Code [7] 15
Tabel 3.1 Karakteristik IC LM555 [9] 22
Tabel 3.2 Karakteristik Fungsi IC 74LS163D 25
Tabel 3.3 Tabel kebenaran AND 27
Tabel 3.4 Karakteristik D flip-flop 28
Tabel 3.5 Mapping Natural Binary Code 31
Tabel 3.6 Tabel kebenaran XOR 32
Tabel 3.7 Tabel Karakteristik Demultilexer 33
Tabel 4.1 Kecepatan Transfer Data Sesuai Nilai Parameter 62
Tabel 4.2 Kecepatan Transfer Data Rangkaian Modulator 16-QAM 64
xiiPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
DAFTAR LAMPIRAN
Halaman
Lampiran 1 Gambar Diagram Hierarki Modulator 16-QAM 68
1.1.Gambar Rangkaian Clock 69
1.2.Gambar Rangkaian Counter 69
1.3.Gambar Rangkaian Splitter 69
1.4.Gambar Rangkaian I_Channel 70
1.5.Gambar Rangkaian Q_Channel 70
1.6.Gambar Rangkaian Carrier 71
1.7.Gambar Rangkaian Identifikasi_Data 71
1.8.Gambar Rangkaian Selector_Carrier 72
1.9.Gambar Rangkaian ModulasiI 72
1.10.Gambar Rangkaian Amplifier 72
1.11.Gambar Rangkaian Filter 73
1.12.Gambar Rangkaian Summing_Modulated_Signal 73
Lampiran 2 Gambar Rangkaian Modulator 16-QAM 74
xiiiPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
DAFTAR SINGKATAN
ASK Amplitude Shift Keying
BJT Bipolar Junction Transistor
BPL Broadband Power Line
Bps bit per second
BPSK Binary Phase Shift Keying
BS Base Station
CP Clock Pulse
EMC Electromagnetic Compatibility
FSK Frequency Shift Keying
IC Integrated Circuit
LLC Logical Link Control
LSB Least Signifikan Bit
MAC Medium Access Control
MSB Most Signifikan Bit
OFDM Orthogonal Frekuensi Division Multiplexing
PAM Pulse Amplitude Modulation
PLC Power Line Communication
QAM Quadrature Amplitude Modulation
QPSK Quadrature Phase Shift Keying
RCO Ripple Carry Output
TTL Transistor Transistor Logic
WAN Wide Area Network
Wimax Wireless Interoperability for Microwave Access
xDSL x Digital Subsciber Line
xivPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
DAFTAR ISTILAH
Amplifier Rangkaian yang berfungsi untuk menguatkan sinyal
Backbone Jaringan komunikasi utama yang menghubungkan berbagai
jenis jaringan komunikasi berbeda
Bandwidth Rentang frekuensi yang digunakan pada sistem komunikasi
Baud Menyatakan kecepatan perubahan simbol tiap detik di kanal
komunikasi dari sinyal suatu hasil modulasi
Bit rate Jumlah bit yang diproses tiap detik pada suatu sistem
komunikasi
Broadband Sistem komunikasi yang menggunakan frekunsi dengan
rentang besar
Carrier Gelombang yang dimodulasi oleh data
Clock pulse Sinyal berbentuk gelombang squarewave dengan frekuensi
tertentu yang digunakan untuk mengatur pewaktuan
operasional komponen digital
Demapping Proses pengenalan informasi yang terdapat pada sebuah
simbol
Demodulator Rangkaian yang digunakan untuk memisahkan sinyal
informasi dari sinyal pembawa
Discharge Pelepasan muatan dari komponen penyimpan muatan saat
tegangan terminalnya lebih kecil dari tegangan sumber
Dummy bit Bit yang tidak berisi informasi
Duty cycle Perbandingan durasi high dan low sebuah sinyal
End user Tempat dimana terdapat terminal pelanggan
Filter Rangkaian yang hanya melewatkan sinyal sesuai dengan
karakteristik yang diinginkan
Frekuensi cut off Suatu nilai frekuensi tertentu yang digunakan sebagai batas
kerja rangkaian filter
Gardu distribusi Gardu tempat terjadinya penurunan tegangan listrik
xvPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
menengah ke tegangan listrik rendah
Interferensi Proses terganggunya sinyal informasi oleh sinyal lain
Kanalisasi Proses pembentukan kanal komunikasi pada media transmisi
Konstelasi Diagram yang menggambarkan pembentukan simbol yang
mewakili nilai bit data
Kopling Rangkaian yang digunakan untuk mengirimkan data pada
kabel listrik
Mapping Metode yang digunakan dalam menentukan pembentukan
diagram konstelasi simbol pada modulasi digital
Modem Perangkat yang menjadi penghubung antara media pengirim
dan media penerima informasi
Modulasi Proses menumpangkan sinyal informasi pada sinyal
pembawa
Modulated Signal Sinyal pembawa yang telah dimodulasi oleh sinyal data
Modulator Rangkaian yang digunakan untuk memodulasikan sinyal
pembawa dengan sinyal data
Narrowband Sistem komunikasi yang menggunakan frekunsi dengan
rentang kecil
Next State Hasil keluaran komponen digital setelah diberi clock
Noise Sinyal yang tidak diinginkan yang umumnya menyertai
sinyal informasi
Pass-band Rentang frekuensi sinyal yang dilewatkan pada filter
Positive edge Transisi nilai low ke high
Present State Hasil keluaran komponen digital sebelum diberi clock
Receiver Rangkaian penerima sinyal
Transceiver Term yang digunakan untuk menyatakan transmitter dan
receiver
Transmitter Rangkaian pengirim sinyal
Sinkronisasi Menselaraskan proses yang dilakukan suatu sistem
Stop-band Rentang frekuensi sinyal yang tidak dilewatkan pada filter
Switch Rangkaian pengatur nilai keluaran
xviPerancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
BAB I
PENDAHULUAN
1.1 LATAR BELAKANG
Dalam beberapa dekade terakhir ini, penggunaan sistem telekomunikasi
dan informasi mengalami peningkatan yang sangat cepat. Hal ini didasari
perkembangan kebutuhan masyarakat yang kini tidak hanya terbatas pada fungsi
dasar dari komunikasi saja, namun juga berbagai layanan-layanan tambahan
sesuai perubahan gaya hidup. Berbagai teknologi terus dikembangkan guna
memenuhi kebutuhan masyarakat, akan layanan broadband, layanan berkecepatan
tinggi, penetrasi luas ke seluruh wilayah, mudah dalam penggunaan serta biaya
yang murah. Beberapa layanan yang ada saat ini, seperti serat optik, xDSL
ataupun wimax sebenarnya telah dapat memberikan layanan broadband
berkecepatan tinggi. Teknologi seperti serat optik dan xDSL membutuhkan biaya
investasi infrastruktur jaringan telekomunikasi yang tinggi. Sedangkan peralatan
pendukung penggunaan teknologi wimax masih dianggap mahal. Sehingga
muncul gagasan untuk mengembangkan jaringan telekomunikasi baru dan
teknologi transmisi dengan memanfaatkan jaringan infrastruktur saluran distribusi
listrik. Teknologi ini dinamakan Power Line Communication (PLC) [1].
Konsep dasar teknologi PLC, yaitu dengan menumpangkan informasi pada
kabel listrik kemudian melakukan transmisi melalui jaringan distribusi listrik
umum [2]. PLC dianggap memiliki keunggulan dari segi biaya investasi karena
memanfaatkan infrastruktur jaringan distribusi listrik yang telah ada, tanpa perlu
membangun jaringan baru . Teknologi ini sangat cocok diterapkan pada daerah
yang belum memiliki penetrasi jaringan telekomunikasi dengan baik. Kemajuan
teknologi dalam dunia telekomunikasi, juga membawa perubahan pada teknologi
PLC. Hingga kini PLC telah dapat dimanfaatkan untuk komunikasi data
kecepatan tinggi. Prinsip kerja dasar PLC terdapat pada rangkaian kopling dan
filter yang memungkinkan sinyal pengirim dapat dikirimkan melalui jaringan
listrik dan sampai ke receiver tanpa terinterferensi oleh tegangan dan noise
jaringan listrik tersebut. Karakteristik jaringan listrik pada dasarnya tidak
1Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
dirancang sebagai media transmisi data sehingga terdapat banyak noise pada kanal
komunikasi. Terkait banyaknya interferensi, noise dan berbagai gangguan
komunikasi lainnya, penggunaan beberapa metode komunikasi seperti carrier,
teknik modulasi, teknik filter dan teknik kanalisasi menjadi hal yang sangat
penting demi memperoleh jaringan komunikasi yang efisien [3]. Berbagai metode
tersebut diterapkan pada perangkat modem PLC, yang merupakan media
penghubung antara sistem pengirim dan sistem penerima informasi.
Design modem PLC merupakan tantangan dalam menghasilkan
komunikasi yang efisien dan sesuai dengan kebutuhan. Berbagai teknologi terkait
parameter dalam mendesign sebuah modem PLC, seperti teknik kopling,
penentuan frekuensi carrier yang digunakan, metode teknik modulasi yang sesuai,
filterisasi dan penentuan teknik kanalisasi yang efisien. Pemilihan teknik modulasi
yang sesuai dengan kebutuhan dan karakteristik kanal komunikasi merupakan hal
yang penting. Tiap teknik modulasi memiliki keunggulan masing-masing. Salah
satu teknik modulasi yang dapat diterapkan pada PLC ialah 16 Quadrature
Amplitude Modulation (16-QAM). 16-QAM merupakan suatu teknik modulasi
digital yang mengkombinasikan modulasi amplitudo dan fasa. Dibandingkan
QPSK dan FSK, 16-QAM memiliki nilai efisiensi bandwidth yang lebih baik.
Dalam implementasi teknologi PLC di Indonesia dengan frekuensi listrik 50/60
Hz, diharapkan modulator 16-QAM yang dibuat mampu bekerja pada sistem
narrow band PLC dengan frekuensi 100 KHz – 1 MHz [3]. Karena frekuensi yang
terlalu tinggi akan menyebabkan kanal komunikasi rentan interferensi radio,
sedangkan frekuensi yang terlalu rendah akan membatasi kemampuan transfer
data. Perancangan modulator 16-QAM dilakukan dengan menggunakan rangkaian
komponen logika
1.2 PERUMUSAN MASALAH
Masalah yang akan diteliti pada skripsi ini adalah bagaimana perancangan
modulator 16-QAM dengan menggunakan rangkaian komponen logika serta
unjuk kerja dari rangkaian modulator tersebut. Alasan perancangan modulator
menggunakan rangkaian komponen logika karena dianggap lebih tahan terhadap
gangguan dibandingkan rangkaian dengan komponen analog. Sehingga dengan
2Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
meminimalkan proses dengan komponen analog diharapkan dapat meningkatkan
kinerja sistem modulator. Dipilihnya teknik modulasi 16-QAM, karena teknik
modulasi ini memiliki tingkat efisiensi penggunaan bandwidth yang lebih baik
dibandingkan FSK atau QPSK. Diharapkan dapat memaksimalkan kecepatan
transfer data pada penggunaan bandwidth yang terbatas
1.3 TUJUAN PENELITIAN
Tujuan skripsi ini ialah sebagai berikut : (1) Penguasaan teknologi dasar
perancangan modulator 16-QAM berbasiskan rangkaian komponen logika. (2)
Mampu menganalisis unjuk kerja rangkaian modulator 16-QAM dalam
pemanfaatannya sebagai modulator pada sistem PLC.
1.4 BATASAN MASALAH
Pembahasan dalam skripsi ini, dibatasi pada perancangan modulator 16-
QAM dengan menggunakan IC (integrated circuit) TTL sebagai implementasi
dari gerbang-gerbang logika dengan frekuensi kerja 350 KHz dan data rate 45
Kbps – 700 Kbps
1.5 METODOLOGI PENELITIAN
Penelitian dilakukan dengan membuat rancangan modulator 16-QAM
menggunakan rangkaian komponen logika dengan memenuhi karakteristik
frekuensi dan kecepatan data untuk diimplementasikan sebagai modulator pada
sistem PLC. Kemudian dilakukan analisis terhadap cara kerja serta performansi
dari rangkaian modulator 16-QAM yang dibuat.
1.6 SISTEMATIKA PENULISAN
Skripsi ini terdiri atas 5 bab dengan sistematika penulisan sebagai berikut :
BAB I PENDAHULUAN
Bagian ini terdiri atas latar belakang, perumusan masalah, tujuan
penelitian, batasan masalah, metodologi penelitian dan sistematika
penulisan.
3Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
BAB II LANDASAN TEORI
Menjelaskan dasar teori mengenai Power Line Communication, prinsip
kerja, elemen dasar dan arsitektur PLC. Menjelaskan teknik modulasi 16-
QAM, prinsip kerja dan diagram konstelasi.
BAB III PERANCANGAN RANGKAIAN MODULATOR 16-QAM
MENGGUNAKAN KOMPONEN LOGIKA
Menjelaskan algoritma dasar perancangan rangkaian. Menguraikan proses
perancangan rangkaian dengan menjelaskan prinsip kerja yang dilakukan
tiap-sub-sistem penyusun rangkaian utama.
BAB IV ANALISIS UNJUK KERJA RANGKAIAN MODULATOR 16-QAM
Menganalisis hasil uji coba pada tiap sub-sistem bagian penyusun
rangkaian utama modulator. Menganalisis cara kerja dan unjuk kerja
keseluruhan rangkaian modulator 16-QAM.
BAB V KESIMPULAN
Bagian ini berisi kesimpulan dari keseluruhan isi skripsi
4Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
BAB II
DASAR TEORI
2.1 POWER LINE COMMUNICATION
Power line communication (PLC) merupakan teknologi yang
memanfaatkan saluran distribusi listrik untuk melakukan komunikasi data.
Dengan memanfaatkan jaringan listrik yang sudah ada sebagai media komunikasi,
maka akan diperoleh fleksibilitas dan peningkatan nilai ekonomis karena tidak
perlu melakukan penyediaan infrastruktur dasar untuk media komunikasi. Dengan
kondisi yang terdapat di Indonesia, dimana jaringan listrik memiliki penetrasi
yang telah menyebar ke pelosok wilayah. Sehingga memungkinkan pemanfaatan
teknologi PLC untuk pengembangan akses internet dan telepon tetap di daerah
menjadi lebih ekonomis [3]. Dengan adanya layanan komunikasi broadband
melalui jala-jala listrik ini memberikan keuntungan karena biaya penyelenggaraan
yang dibutuhkan menjadi lebih efektif. Namun teknologi ini juga memiliki
kekurangan, seperti diketahui bahwa jaringan jala-jala listrik sebenarnya tidak di
rancang untuk komunikasi. Sehingga terdapat beberapa kelemahan, misalnya
seperti besarnya loss yang terjadi, noise, atenuasi, karakteristik kanal, dan yang
banyak mandapat sorotan, radiasi medan magnet atau Electromagnetic
Compatibility (EMC) [4].
Dari waktu ke waktu teknologi PLC terus mengalami perkembangan, hal
ini dapat dillihat dari bit rate yang mulanya hanya ribuan bits per detik kini dapat
mencapai puluhan mega bits per detik, bahkan sebuah vendor di jepang
mengklaim dapat mencapai 45 Mbps [5]. Beberapa teknolgi pada narrowband
PLC menggunakan modulasi Amplitude Shift Keying (ASK), Binary Phase Shift
Keying (BPSK) dan Frequency Shift Keying (FSK) [6]. Selain untuk kebutuhan
narrowband, PLC dengan kapasitas data rate yang lebih besar juga terus
mengalami perkembangan. Selanjutnya broadband PLC ini umum dikenal dengan
nama Broadband Powerline Communication (BPL). BPL ini dapat menghasilkan
data rate yang lebih besar (lebih dari 2 Mbps) dari sistem narrowband PLC. Agar
5Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
dapat diperoleh broadband PLC diperlukan penggunaan metode kanalisasi yang
lebih efisien. Dan dari hasil penelitian, dinyatakan terdapat dua jenis metode yang
cocok diterapkan untuk BPL. Yang pertama Orthogonal Frequency Division
Multiplexing (OFDM), selanjutnya metode Spread Spectrum [4]. Terdapat
beberapa kelompok standar perkembangan PLC seperti, ETSI PLT, Home Plug
Powerline Alliance, IEEE, OPERA, POWERNET, PLCforum dan Universal
Powerline Association (UPA). Perbedaan standar yang digunakan umumnya
berkaitan dengan kepentingan, tujuan dan karakteristik jaringan distribusi listrik
yang digunakan.
2.1.1 Arsitektur Jaringan PLC
Jaringan PLC menghubungkan terminal komunikasi yang berada pada end
–user dengan jaringan penyedia layanan komunikasi melalui jaringan distribusi
kabel listrik. Arsitektur sederhana jaringan PLC dapat dilihat pada Gambar 2.1.
Gambar 2.1 Arsitektur jaringan PLC
Konsep dasar jaringan PLC adalah dengan menumpangkan sinyal data dan suara
(informasi) pada jaringan listrik. Jaringan listrik umumnya menggunakan
frekuensi 50 Hz / 60 Hz. Sedangkan frekuensi data yang ditransmisikan jauh lebih
besar, misalnya berkisar antara 300 kHz – 600 kHz. Namun frekuensi ini tidak
dapat terlalu tinggi karena kabel listrik sangat buruk mengantarkan sinyal dengan
frekuensi tinggi. Listrik yang memiliki tegangan tinggi juga sangat tidak stabil
dan dapat merusak data yang dikirimkan sehingga hingga saat ini data hanya
6Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
dapat dikirimkan melalui jaringan listrik tegangan menengah dan jaringan listrik
tegangan rendah.
Secara umum dalam mempelajari jaringan transmisi PLC dapat
dikelompokkan menjadi dua bagian utama :
2.1.1.1 Struktur Jaringan Akses PLC
Jaringan ini merupakan jaringan yang terhubung langsung dengan
backbone jaringan telekomunikasi. Jaringan akses PLC menggunakan jaringan
tegangan rendah yang dinamakan “last mile communication network”. Jaringan
akses PLC ini terhubung dengan jaringan backbone komunikasi WAN melalui
base/master station (BS) yang berada dekat dengan transformator unit atau
umumnya diletakkan pada gardu distribusi. Ilustrasi ini dapat dilihat pada Gambar
2.2 di bawah ini.
Gambar 2.2 Struktur jaringan akses PLC [4]
Dari Gambar 2.2 terlihat, bahwa proses menumpangkan informasi dari
jaringan backbone komunikasi pada jaringan distribusi listrik terjadi pada
base/master station (BS). Proses ini terjadi di gardu distribusi, yaitu saat tegangan
tinggi diturunkan tegangannya. Infrastruktur jaringan backbone komunikasi yang
digunakan, dapat berupa serat optik, kabel koaksial, jaringan nirkabel, maupun
jaringan satelit. Base station PLC (master station) digunakan sebagai koneksi
antara jaringan komunikasi backbone dan powerline transmisi medium, seperti
ditunjukkan Gambar 2.3.
7Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 2.3 Fungsi base station PLC [4]
Pada sisi pelanggan yang akan menggunakan jaringan PLC ini dapat
menggunakan perangkat konversi, berupa modem PLC. Modem PLC digunakan
untuk menghubungkan berbagai perangkat komunikasi dengan media transmisi
kabel listrik, seperti ditunjukkan Gambar 2.4. Fungsi modem PLC melakukan
konversi sinyal yang di terima dari jala-jala listrik menjadi bentuk sinyal standar
yang dapat di gunakan dalam komunikasi konvensional, pada arah sebaliknya juga
mengubah sinyal agar dapat di transmisikan melalui jala listrik. Dengan demikian
komunikasi antara perangkat dengan jaringan backbone dapat terjadi. Modem
PLC melakukan semua fungsi fisikal layer, termasuk modulasi dan codding.
Layer komunikasi data tingkat dua termasuk MAC dan LLC juga menjadi fungsi
modem ini.
Gambar 2.4 Fungsi modem PLC [4]
2.1.1.2 Jaringan PLC in-home
Jaringan ini menjelaskan bagaimana sistem PLC menggunakan
infrastruktur listrik internal dalam sebuah bangunan sebagai media transmisi,
sehingga memungkinkan membentuk jaringan lokal PLC. Dengan
menghubungkan beberapa perangkat, seperti misalnya, komputer, printer
perangkat video, telephone dll. Pada jaringan PLC in-home ini juga terdapat BS
8Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
yang berguna mengontrol jaringan PLC in-home serta memungkinkan terjadinya
koneksi dengan jaringan listrik tegangan rendah. Untuk lebih jelasnya dapat
dilihat pada Gambar 2.5 di bawah ini :
Gambar 2.5 Struktur jaringan PLC in-home [4]
Jaringan PLC in-home ini dapat digunakan untuk melingkupi satu rumah atau
bangunan. Dengan menggunakan jaringan ini, pengendalian sebuah perangkat
menjadi lebih terintegrasi. Jaringan in-home PLC ini sangat mendukung
penerapan konsep home automation. Kekurangan sistem ini, pada kemampuan
transfer ratenya yang terbatas, sehingga hanya dapat digunakan untuk transfer data
kecepatan rendah.
2.1.2 Perangkat PLC
Modem merupakan perangkat yang bertanggung jawab pada proses
pengiriman dan penerimaan data, berfungsi sebagai transceiver. Secara umum
diagram blok perangkat PLC terdapat pada Gambar 2.6.
Gambar 2.6 Diagram blok perangkat PLC secara umum [3]
Diagram PLC
User’s terminal Jala2 listrik
9Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Terdapat beberapa fungsi yang terlihat dalam Gambar 2.6, seperti microprocessor
yang berfungsi menterjemahkan aplikasi user pada sistem PLC. Digital Signal
Processing sebagai interface yang mengkonversi sinyal informasi menjadi data
digital. Modulator/Demodulator untuk proses modulasi/demodulasi data, amplifier
pada bagian Tx/Rx dan sirkuit kopling sebagai interface yang memungkinkan data
dilewatkan pada kabel listrik.
2.2 QUADRATURE AMPLITUDE MODULATION (QAM)
Pemilihan teknik modulasi sangat penting agar dapat mengatasi gangguan
kanal komunikasi, seperti noise, interferensi, atenuasi, dll. Terdapat banyak teknik
modulasi digital yang dapat digunakan, dimana tiap teknik modulasi tersebut
memiliki kelebihan. Umumnya pemilihan teknik modulasi, didasarkan pada
kondisi kanal komunikasi, kebutuhan transfer data, efisiensi kanal dan tingkat
kerumitan rangkaian.
Modulasi merupakan suatu proses dimana sebuah sinyal informasi
dikonversi menjadi gelombang sinusoidal. Jika pada modulasi analog, sinyal
informasi secara langsung dikonversikan ke suatu gelombang sinusoidal dengan
frekuensi lebih tinggi. Namun pada modulasi digital, sinyal informasi akan
dikonversi terlebih dahulu kedalam simbol digital untuk kemudian dilakukan
proses modulasi. Sehingga pada modulasi digital suatu gelombang sinusoidal pada
durasi T digunakan sebagai acuan terhadap sebuah simbol digital.
Terdapat tiga parameter utama sebagai identitas yang membedakan suatu
gelombang dengan gelombang lainnya. Parameter tersebut ialah, amplitudo,
frekuensi dan fasa. Sehingga proses modulasi, merupakan suatu proses melakukan
variasi terhadap amplitudo, frekuensi, atau fasa pada suatu gelombang carrier
sesuai dengan informasi yang dikirim atau dapat juga merupakan kombinasi
terhadap ketiga parameter tersebut [7]. Bentuk umum gelombang carrier :
s(t) = A(t) cos θ(t) ............................................................................... (2.1)
dimana A(t) dan θ(t) merupakan amplitudo dan sudut yang bervariasi terhadap
fungsi waktu. Sehingga dapat dituliskan :
θ(t) = ωo + Φ(t) .................................................................................. (2.2)
Dengan demikian didapatkan :
s(t) = A(t) cos [ ωo + Φ(t)] ................................................................. (2.3)
10Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Dimana ωo adalah frekuensi carrier dalam radian dan Φ(t) merupakan fasa.
Sedangkan jika kita berbicara mengenai frekuensi (f) yang dinyatakan dalam
besaran hertz, dapat diperoleh dari hubungan ω = 2πf.
2.2.1 Prinsip Modulasi QAM
Berdasarkan tiga parameter yang menjadi identitas gelombang, sistem
modulasi digital dapat dibedakan menjadi tiga, yaitu ASK, FSK dan PSK.
Perkembangan selanjutnya memunculkan berbagai teknik modulasi yang
merupakan kombinasi diantara ketiga sistem modulasi dasar tersebut. Misalnya
mengkombinasikan antara modulasi amplitudo dan fasa, yang kemudian dikenal
sebagai QAM. Agar lebih jelas mengenai perbedaan diantara ketiga teknik
modulasi digital tersebut dapat dilihat pada Gambar 2.7
Gambar 2.7 Perbandingan modulasi digital [11]
Dapat dilihat perbedaan antara ASK, PSK dan FSK dalam mewakili bit 1 atau 0.
Jika dibandingkan dengan ASK dan FSK, PSK memiliki keunggulan karena lebih
tahan terhadap noise. Noise pada kanal komunikasi dapat mempengaruhi
ampiltudo atau frekuensi gelombang hasil modulasi, akibatnya ASK dan FSK
rentan terhadap noise.
QAM merupakan suatu teknik modulasi digital yang mengkombinasikan
modulasi amplitudo dan fasa. Dalam modulasi M-ary PSK, amplitudo dari
gelombang penyusun konstelasinya memiliki nilai amplitudo yang sama,
akibatnya informasi yang dibawa hanya dapat dibedakan berdasarkan fasa awal
11Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
gelombang yang ditransmisi. Misalnya dalam kasus QPSK, maka gelombang
yang mewakili tiap simbol dibedakan dengan beda fasa sebesar π/2 atau 45o,
sedangkan jika menggunakan 8-PSK maka setiap gelombang memiliki beda fase
π/4 atau 22,5o. Masalah muncul jika menggunakan M-ary PSK orde tinggi, karena
perbedaan fasa tiap gelombang menjadi sangat kecil. Sehingga akan sulit
membedakan gelombang yang satu terhadap gelombang yang lain, terlebih
dengan adanya gangguan pada kanal komunikasi yang dapat menyebabkan
terjadinya kesalahan dalam mengolah informasi.
Modulasi QAM, pada dasarnya juga melakukan modulasi fasa sama
dengan teknik modulasi QPSK. Namun pada QAM selain fasa, modulasi juga
dilakukan pada amplitudo. Hal ini dapat dilakukan dengan memodifikasi
gelombang pada kanal in-phase (I) dan quadrature (Q). Sehingga gelombang
yang menyusun konstelasinya selain memiliki fasa yang berbeda juga amplitudo
yang bervariasi. Untuk itu dapat disimpulkan bahwa gelombang QAM merupakan
kombinasi antara PSK dan PAM, sehingga fungsi dasar dari gelombang QAM
memiliki kemiripan dengan sinyal PSK :
( ) 2( ) m cj jm m
ms t A e g t mT eθ π= −∑ f t
( ) ( ) ( )cos 2 sin 2m c m cA g t f t f tπ θ π θ= + +⎡ ⎤⎣ ⎦m+ ............................ (2.4)
Dengan Am = ( AI2 + AQ
2 )1/2, dimana AI dan AQ ialah informasi yang dibawa
gelombang pada masing-masing kanal yang berupa sinyal PAM, sedangkan g(t)
merupakan gelombang pulsa baik dengan bentuk gelombang persegi ataupun
gelombang segitiga. Parameter Amg(t) dapat disederhanakan menjadi Am(t) yang
menggambarkan modulasi amplitudo. Dan indikasi modulasi fasa ditunjukkan
oleh parameter θm dengan nilai :
1tan Qm
I
AAθ − ⎛= ⎜
⎝ ⎠⎞⎟ .............................................................................(2.5)
2.2.2 Modulasi 16-QAM
Pada M-ary QAM, nilai M menunjukkan jumlah gelombang kombinasi
amplitudo dan fasa yang digunakan untuk mewakili tiap simbol informasi. Nilai
M ini dapat merupakan kombinasi M1 level PAM dan M2 level PSK dalam
membentuk suatu konstelasi gelombang QAM, dengan ketentuan M = M1 M2
12Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
level [7]. Gambar diagram konstelasi rectangular dengan berbagai kombinasi
nilai level M dapat dilihat pada Gambar 2.8.
Gambar 2.8 Konstelasi sinyal QAM rectangular dengan berbagai nilai M [7]
Teknik modulasi 16-QAM artinya digunakan 16 variasi simbol dalam
menterjemahkan bit-bit data, dimana tiap simbol terdiri atas empat bit. Dengan
mengirim empat bit tiap simbol maka penggunaan bandwidth menjadi lebih
efisien dibandingkan QPSK yang mengirim dua bit tiap simbolnya [8]. Pada 16
QAM terdapat beberapa cara pembentukan konstelasi. Satu diantaranya model
konstelasi rectangular atau pada beberapa sumber dinamakan konstelasi square.
Konstelasi ini memiliki beberapa keuntungan dalam pembentukkannya serta nilai
efisiensi daya yang dihasilkan nilainya juga tidak terlalu jauh jika dibandingkan
dengan konstelasi optimalnya.
Secara umum diagram blok pemancar dan penerima 16 QAM dengan
konstelasi rectangular akan dijelaskan secara singkat. Untuk blok diagram dari
pemancar 16 QAM seperti terlihat pada Gambar 2.9 berikut :
Gambar 2.9 Block diagram pemancar 16 QAM [7]
13Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Pada blok diagram pemancar 16 QAM, dibuat asumsi umum bahwa input
merupakan sinyal informasi yang telah diubah dalam bentuk bit data. Input ini
kemudian dipisahkan pada proses serial to parallel convertion untuk
menghasilkan pasangan dua bit pada kanal I dan kanal Q. Kanal Q diisi dengan
dua bit MSB dan dua bit sisa pada kanal I. Selanjutnya pasangan dua bit paralel
dikodekan dengan metode mapping, dalam hal ini digunakan gray coding.
Pasangan bit informasi pada tiap kanal yang telah dikodekan ini kemudian akan
memodulasi amplitudo gelombang carrier. Pada proses modulasi fasa, kanal Q
memodulasi gelombang sinusoidal yang memiliki fasa awal radian (sin 2πfct) yang
disebut sebagai kanal quadrature, dan kanal I memodulasi gelombang sinusoidal
dengan fasa awal –π/2 radian (cos 2πfct) yang disebut sebagai kanal in-phase.
Carrier yang telah termodulasi ini kemudian dikombinasikan untuk menghasilkan
16 macam simbol yang diwakilkan oleh 16 kombinasi gelombang dengan
amplitudo dan fasa bervariasi yang siap ditransmisi.
Untuk blok diagram dari penerima 16 QAM dengan konstelasi rectangular
seperti terlihat pada Gambar 2.10
Gambar 2.10 Block diagram penerima 16 QAM [7]
Secara umum blok diagram penerima pada 16 QAM mirip seperti pada penerima
QPSK, hanya pada sistem 16 QAM masing-masing kanal tersusun atas dua bit
informasi. Seperti halnya pada blok diagram pemancar, pada bagian penerima
proses pembentukan konstelasi ditentukan pada proses demapping. Untuk lebih
mudahnya pada bagian demapping ini diberikan asumsi bahwa proses
pembangkitan carrier lokal yang dihasilkan oleh penerima bekerja sempurna,
artinya memiliki amplitudo dan fasa yang tepat sama dengan sinyal termodulasi
14Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
dari pemancar. Sebelum dilakukan proses demapping, gelombang yang diterima
harus melalui tahapan filtering dengan menggunakan lowpass filter, gelombang
PAM pada masing-masing kanal dideteksi berdasarkan levelnya. Pada proses
demapping yang dilakukan ditentukan bagaimana proses mapping yang digunakan
pada bagian pemancar. Beberapa diantaranya seperti, natural binary code, 2 D
gray code, sum of QPSK, sum of DQPSK. [7]. Sehingga metode demapping yang
dipilih harus sesuai dengan metode mapping yang digunakan bagian pemancar.
2.2.3 Proses Mapping 16-QAM (16 QAM Natural Binary Code)
Proses mapping menentukan bagaimana menempatkan informasi input
dalam bentuk konstelasi yang dalam hal ini konstelasi rectangular. Salah satu
metode mapping yang dapat digunakan ialah 16 QAM natural binary code. Pada
metode mapping ini, pasangan dua bit pada kanal Q dan dua bit kanal I dikodekan
secara alami [7]. Dua pasangan bit yang dikodekan pada masing-masing kanal
dapat dilihat pada Tabel 2.1 dibawah ini Tabel 2.1 Output Kanal Q dan Kanal I Pada Natural Binary Code [7]
Pasangan Bit
Input Natural Binary Code
Q I Q Output Kanal Q I Output Kanal I
00 00 00 -3 Sin (2πfct) 00 -3 Cos (2πfct)
01 01 01 -1 Sin (2πfct) 01 -1 Cos (2πfct)
10 10 10 +1 Sin (2πfct) 10 +1 Cos (2πfct)
11 11 11 +3 Sin (2πfct) 11 +3 Cos (2πfct)
Dari Tabel 2.1, baik pada kanal Q maupun kanal I masing-masing memiliki empat
variasi gelombang keluaran. Output modulator pada kanal Q adalah : +1sin(2πfct)
; +3sin (2πfct); -3sin (2πfct) dan -1sin(2πfct). Sedangkan output modulator pada
kanal I adalah +1cos(2πfct); +3cos(2πfct); -3cos(2πfct) dan -1cos(2πfct).
Kombinasi dari empat nilai gelombang di I dan empat nilai di Q inilah yang
kemudian menghasilkan 16 macam kombinasi gelombang untuk mengirimkan
simbol. Dimana tiap 1 simbol informasi yang dikirim akan diwakilkan dengan
empat bit. Dengan demikian modulasi 16-QAM memiliki tingkat efisiensi
bandwidth yang lebih baik dibandingkan dengan modulasi QPSK, yang tiap
15Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
simbolnya hanya diwakili dengan dua bit. Gambar konstelasi sinyal pada Gambar
2.11 dapat memberi gambaran lebih jelas.
Gambar 2.11Konstelasi sinyal 16 QAM rectangular dengan natural binary code [7]
Konstelasi sinyal antara dua titik yang berdekatan mungkin terjadi
perbedaan dua bit, sehingga penerima melakukan kesalahan dalam
menerjemahkan suatu informasi dapat menyebabkan kesalahan dua bit. Misalnya
pemancar mengirimkan informasi 0101, namun karena kesalahan dipenerima
maka dapat diterjemahkan sebagai 0110, sehingga terjadi kesalahan dua bit. Ini
dapat terjadi terkait letak kedua simbol yang berdekatan dalam konstelasi sinyal,
pada kondisi real kedua simbol tersebut memiliki amplitude yang sama hanya
dibedakan oleh fasa sebesar π /2 radian.
16Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
BAB III
PERANCANGAN RANGKAIAN MODULATOR
16-QAM MENGGUNAKAN KOMPONEN
LOGIKA
3.1 KONSEP PERANCANGAN MODULATOR 16-QAM
Modulator 16-QAM dibuat menggunakan rangkaian yang berbasiskan
komponen logika. Dalam hal ini komponen logika di implementasikan dengan IC
TTL. Komponen logika dianggap memiliki kelebihan karena memiliki tingkat
presisi yang baik, namun disisi lain proses sinkronisasi merupakan tantangan
tersendiri dalam menyusun sebuah rangkaian berbasisikan komponen logika.
Perbedaan utama modulator konvensional dengan modulator yang berbasiskan
komponen logika terletak pada sinyal carrier yang memodulasi data. Jika pada
modulator konvensional gelombang carrier yang dimodulasi berupa gelombang
analog sinusoidal. Pada modulator berbasiskan komponen logika ini gelombang
carrier yang dimodulasi ialah gelombang squarewave, baru diubah menjadi
gelombang analog sinusoidal saat akan ditransmisikan pada saluran komunikasi
[10].
Dalam merancang rangkaian modulator 16-QAM, algoritma modulasi 16-
QAM konvensional mengalami beberapa penyesuaian agar dapat
diimplementasikan pada rangkaian logika. Penyesuaian diperlukan karena pada
komponen logika terdapat beberapa keterbatasan. Satu diantaranya ialah
ketidakmampuan komponen logika untuk melakukan variasi amplitudo dalam
menggambarkan bit informasi ”1” yang umumnya hanya digambarkan dengan
satu nilai tegangan. Sedangkan prinsip dasar modulasi 16-QAM ialah adanya
variasi amplitudo dalam menggambarkan sinyal informasinya. Penyesuaian yang
dilakukan tetap tidak menghilangkan prinsip dasar dari teknik modulasi 16-QAM.
Blok diagram dari modulator 16-QAM yang dibuat terdapat pada Gambar 3.1
17Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 3.1 Blok diagram modulator 16-QAM
Blok diagram pada Gambar 3.1 menjelaskan urutan tahapan proses pada
modulator 16-QAM berbasiskan komponen logika. Secara umum tidak terdapat
banyak perbedaan dengan modulasi 16-QAM konvensional. Perbedaan hanya
terdapat pada penggunaan gelombang squarewave sebagai carrier. Juga proses
peningkatan amplitudo carrier yang dilakukan setelah carrier dimodulasi oleh bit
data, dimana pada sistem konvensional peningkatan amplitudo carrier dilakukan
sebelum gelombang tersebut dimodulasikan. Selain itu blok diagram juga
menjelaskan penggunaan natural binary code sebagai metode mapping yang
digunakan. Serial data biner diubah menjadi data paralel untuk kemudian
dipisahkan masing-masing dua bit untuk kanal I dan kanal Q. Data pada masing-
masing kanal dikodekan menurut natural binary code yang telah didefinisikan
terlebih dahulu. Bit-bit data tersebut kemudian akan memodulasi carrier
squarewave sesuai dengan ketentuan yang ditetapkan natural binary code. Hasil
modulasi yang berbentuk gelombang squarewave ini selanjutnya diubah menjadi
gelombang analog sinusoidal agar dapat dilewatkan pada medium transmisi kabel
listrik. Bagian terakhir merupakan rangkaian penjumlah sinyal dari kedua kanal
dan amplifier agar modulated signal yang dikirim memiliki level tegangan
tertentu.
18Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
3.2 SIMULASI MODULATOR 16-QAM
Untuk merancangan modulator 16-QAM digunakan program simulasi.
Simulasi rangkaian dibuat menggunakan perangkat lunak NI Multisim Power Pro
10 versi 10.0.1 yang dijalankan pada sistem operasi operasi Microsoft Windows
XP SP2. Perangkat lunak ini berisi berbagai komponen logika, analog, alat ukur,
display sinyal dan sumber sinyal. Diagram alir perancangan simulasi modulator
16-QAM berbasiskan komponen logika ditunjukkan Gambar 3.2.
Gambar 3.2 Diagram alir program simulasi modulator 16-QAM
19Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Diagram alir tersebut dibuat untuk menterjemahkan blok diagram pada
Gambar 3.1. Input pada rangkaian modulator diasumsikan sudah berupa serial bit
biner. Tiap pasangan dua bit data kemudian dipisahkan pada rangkaian splitter
data untuk diteruskan pada kanal I dan kanal Q. Operasi yang dilakukan pada
masing-masing kanal sama, hanya terdapat perbedaan pada jenis carrier yang
memodulasi. Sebelum proses modulasi, terjadi proses identifikasi nilai pasangan
bit data. Proses identifikasi ini bertujuan untuk mengenali nilai pasangan bit data
agar dapat diproses sesuai ketentuan yang ditetapkan. Pemilihan akan membagi
pasangan bit data kedalam dua kelompok. Kelompok pertama pasangan bit
dengan nilai 00/11, sedangkan kelompok kedua 01/10. Untuk pasangan bit dengan
nilai 01/10 dilakukan proses penguatan level gelombang setelah proses modulasi,
hal ini untuk menerapkan variasi amplitudo pada modulasi 16-QAM. Setelah itu
tiap gelombang dilewatkan pada rangkaian filter dan terakhir dijumlahkan untuk
kemudian diteruskan pada medium transmisi.
Untuk mempermudah pemahaman prinsip kerja modulator digunakan
diagram hierarki, dimana penyusunan hierarki tersebut didasarkan pada fungsi
kerja tiap sub-sistem. Diagram hierarki ini dapat dilihat pada Gambar 3.3
Gambar 3.3 Diagram hierarki modulator 16-QAM
Berdasarkan Gambar 3.3, terdapat 11 jenis blok hierarki dengan fungsi kerja yang
berbeda. Berdasarkan fungsi tiap blok, sistem ini dibagi menjadi beberapa sub-
sistem yang bertanggung jawab terhadap fungsinya masing-masing. Sub-sistem
terdiri atas :
20Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
1. Sub-sistem pembangkit gelombang squarewave (clock)
2. Sub-sistem counter
3. Sub-sistem pemisah data (splitter)
4. Sub-sistem kanal I dan kanal Q (I_channel dan Q_channel)
5. Sub-sistem pembangkit carrier (carrier)
6. Sub-sistem identifikasi data (Identifikasi_Data)
7. Sub-sistem selektor carrier (selector_carrier)
8. Sub-sistem modulasi
9. Sub-sistem penguat (amplifier)
10. Sub-sistem filter
11. Sub-sistem rangkaian penjumlah (summing_modulated_signal)
Tiap sub-sistem akan dijelaskan untuk memahami prinsip kerjanya.
3.2.1. Rangkaian Sub-sistem Pembangkit Gelombang Squarewave
Rangkaian ini berfungsi untuk menghasilkan gelombang squarewave.
Gelombang squarewave yang dihasilkan pada rangkaian ini digunakan sebagai
pewaktu utama (master clock) timming operasional tiap komponen dalam
menjalankan keseluruhan proses. Penerapan master clock secara terpusat
bertujuan agar operasi tiap bagian sistem berjalan sinkron. Perancangan rangkaian
pada sub-sistem ini ditujukan untuk menghasilkan gelombang squarewave dengan
frekuensi 700KHz dan duty cycle sebesar 50 %. Skematik rangkaian pembangkit
gelombang squarewave ditunjukkan pada Gambar 3.4
Gambar 3.4 Rangkaian sub-sistem pembangkit gelombang squarewave 700 KHz
21Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Sebagai trigger gelombang squarewave digunakan IC LM555 yang menggunakan
sistem konfigurasi astabil. Konfigurasi rangkaian pembangkit gelombang
squarewave ini mengacu pada konfigurasi rangkaian IC LM555 astabil, Gambar
3.5
Gambar 3.5 Konfigurasi IC LM555 astabil [9]
Dengan karakteristik IC LM555 terdapat pada Tabel 3.1.
Tabel 3.1 Karakteristik IC LM555 [9] No Kaki IC Karakteristik
1 Ground (GND)
2 Trigger (TRI)
3 Output (OUT)
4 Reset (RST)
5 Control Voltage (CON)
6 Threshold (THR)
7 Discharge (DIS)
8 + Vcc (VCC)
Persamaan yang digunakan dalam menentukan besarnya nilai hambatan dan
kapasitor yang diperlukan untuk menghasilkan bentuk gelombang squarewave
berdasarkan konfigurasi Gambar 3.5.
Nilai frekuensi ditentukan dengan rumus [9] :
1.44( 2 )A B
fR R C
=+
……......................................................................................(3.1)
dan duty cycle ditentukan dengan rumus [9] :
22Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
2B
A B
RDR R
=+
...….....….…………....….......………………………………....(3.2)
Dengan memasukkan nilai frekuensi, duty cycle dan kapasitansi C yang
dibutuhkan pada persamaan (3.1) dan persamaan (3.2), akan diperoleh nilai RA
dan RB.
Jika ingin memperoleh duty cycle sebesar 0.5, berdasarkan persamaan
(3.2) akan mengakibatkan nilai RA yang digunakan bernilai 0, kondisi tidak
diperkenankan.
0.52B
A B
RR R
=+
0.5 A B BR R R+ = , sehingga nilai RA :
0AR = ................................................................................................................(3.3)
Sehingga pada rangkaian digunakan nilai duty cycle yang mendekati 50 %, yaitu
sebesar 45 %. Perhitungan untuk duty cycle 45 % berdasarkan persamaan (3.2) :
0, 452B
A B
RR R
=+
.
sehingga diperoleh nilai Rb :
4,5B AR R= ........................................................................................................(3.4)
dengan mensubtitusi persamaan (3.4) ke persamaan (3.1), diperoleh :
( )1,44
10 A
fR C
=×
atau dapat ditulis :
1, 4410AR
f C=
× ×..................................................................................................(3.5)
dengan memasukkan nilai frekuensi (f) = 700 KHz dan nilai C = 10 pF ke
persamaan (3.5), diperoleh :
5 11
1, 44 20,5710 7 10 10AR K−= =
× × ×Ω
dengan mensubtitusi nilai RA ke persamaan (3.4), diperoleh nilai RB :
4,5 20,57 92,57BR K K= × Ω = Ω
Untuk memudahkan, nilai RA dan RB dibulatkan. Seperti terdapat pada Gambar
3.4, digunakan nilai RA = 20 KΩ dan RB = 90 KΩ.
23Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
3.2.2. Rangkaian Sub-sistem Counter
Rangkaian sub-sistem counter ini bertanggung jawab dalam mengatur
pewaktuan pada beberapa proses seperti, clock pada D Flip-flop, clock pemisah
data dan juga digunakan dalam menganalogikan serial bit data input. Prinsip kerja
rangkaian ini dengan memanfaatkan fungsi counter yaitu membagi frekuensi
gelombang input. Rangkaian ini terhubung dengan rangkaian pemisah data dan
rangkaian sampling bit yang membagi aliran bit data pada kanal I dan kanal Q.
Diagram skematik rangkaian sub-sistem counter ini ditunjukkan oleh Gambar 3.6
Gambar 3.6 Rangkaian sub-sistem counter
Rangkaian tersusun atas dua buah IC counter 74LS163D yang disusun seri. IC
counter 74LS163D merupakan komponen 4-bit binary synchronous counter.
Rangkaian 4-bit binary synchronous counter berfungsi untuk melakukan
perhitungan biner dari 0000 hingga 1111 secara berulang. Pada Gambar 3.7 dapat
dilihat timming diagram karakteristik 4-bit binary synchronous counter.
Gambar 3.7 Timming diagram 4-bit binary counter
Sedangkan karakteristik IC counter 74LS163D terdapat pada Tabel 3.2
24Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Tabel 3.2 Karakteristik Fungsi IC 74LS163D INPUT OUTPUT
~CLR CLK ENP ENT ~LOAD A-B-C-D QN RCO MODE
L
H
H
H
H
↑
↑
↑
↑
↑
X
X
H
L
X
X
X
H
X
L
X
L
H
H
H
X
M
X
X
X
0
M
C
q
q
0
(1)
(1)
(1)
0
Reset
Parallel Load
Count
Hold
Hold
Keterangan :
L = Low state condition (0)
H = High state condition (1)
↑ = Low to High Transition
X = Don’t Care
M = Variable
C = Count
q = Present State (tidak berubah dari kondisi semula)
(1) = High saat counter mencapai akhir perhitungan (QN = HHHH)
Gelombang input berasal dari rangkaian master clock. Dengan demikian
gelombang pada QA memiliki frekuensi ½ kali frekuensi gelombang input,
frekuensi gelombang QB ¼ kali gelombang input, frekuensi gelombang QC 1/8
kali gelombang input dan frekuensi gelombang QD 1/16 kali gelombang input.
Berdasarkan Gambar 3.6 data di analogikan dengan keluaran QD dari IC counter
74LS163D yang pertama, yang memiliki frekuensi 1/16 kali frekuensi master
clock. Karena satu frekuensi gelombang squarewave yang digunakan sebagai
clock (hertz) menggambarkan dua nilai bit, bit 1 dan bit 0 maka frekuensi bit data
(bit per second) dalam hal ini dua kali lipat dari frekuensi clock yang digunakan
untuk menganalogikan bit data. Konfigurasi sesuai Gambar 3.6 diperoleh agar
frekuensi carrier (Hz) menjadi empat kali lebih tinggi dari frekuensi bit data
(bps). Sedangkan carrier yang dibangkitkan oleh rangkaian pada sub-sistem
pembangkit carrier memiliki frekuensi ½ kali frekuensi master clock. Keluaran
QA dari IC counter 74LS163D yang kedua digunakan sebagai clock rangkaian
sub-sistem pemisah data, frekuensinya 1/4 kali frekuensi bit data (bps). Ini
25Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
dimaksudkan agar dapat memisahkan tiap dua bit. Agar saat diteruskan ke kanal I
dan kanal Q tidak ada data yang hilang, frekuensi clock yang digunakan pada D
flip-flop (Hz) harus memiliki frekuensi sama dengan frekuensi bit data (bps), yang
artinya diperoleh dari keluaran QC IC counter 74LS163D yang pertama.
3.2.3. Rangkaian Sub-sistem Pemisah Data
Rangkaian yang terdapat pada sub-sistem ini berfungsi dalam melakukan
proses pemisahan tiap dua bit data. Pada modulasi 16-QAM tiap simbol
diwakilkan oleh empat bit. Tiap pasang bit dari empat bit tersebut dipisahkan
untuk kemudian secara bergantian dikirimkan pada kanal I dan kanal Q. Kanal Q
berisi pasangan bit MSB sedangkan pasangan bit LSB pada kanal I. Rangkaian
yang digunakan sebagai splitter ini ditunjukkan pada Gambar 3.8.
Gambar 3.8 Rangkaian sub-sistem pemisah data
Rangkaian pemisah data yang digunakan terdiri atas gerbang logika AND dan
NOT. Gerbang AND menggunakan komponen IC 74LS08J dan komponen
gerbang NOT menggunakan IC 74LS04N. Prinsip kerja rangkaian pemisah data
ini memanfaatkan karakterisitk gerbang logika AND, seperti dapat dilihat pada
Tabel 3.3.
26Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Tabel 3.3 Tabel kebenaran AND x y F
0 0 0
0 1 0
1 0 0
1 1 1
Dengan memanfaatkan prinsip karakteristik gerbang AND pada rangkaian
pemisah, dapat dijelaskan bahwa proses pemisahan bit data ditentukan oleh nilai
clock sebagai salah satu input pada gerbang AND. Satu kaki dari gerbang AND
dihubungkan ke serial data, sedangkan kaki lainnya dihubungkan ke clock yang
dihasilkan dari rangkaian sub-sistem counter dengan penambahan gerbang logika
NOT pada salah satu AND. Pemberian clock dan adanya gerbang logika NOT
yang membuat gerbang AND bergantian aktif secara periodik. Sebagaimana yang
telah dijelaskan rangkaian sub-sistem counter pada sub-bab 3.2.2, agar dapat
memisahkan tiap dua data pada kanal I dan kanal Q maka frekuensi clock yang
diberikan pada gerbang AND (Hz) harus sama dengan frekuensi bit data (bps).
3.2.4. Rangkaian Sub-sistem Kanal I dan Kanal Q
Rangkaian ini memanfaatkan karakteristik kerja sebuah komponen D
flip-flop dimana data baru akan disampel jika pada clock terjadi transisi.
Rangkaian dasar yang menyusun IC D flip-flop 74LS74D pada Gambar 3.9
S
R
QD
CP
Gambar 3.9 Rangkaian gerbang logika D flip-flop
Nilai input D baru akan disampel jika pada clock terjadi kondisi possitive edge
triggering (“0” ke “1”). Tabel 3.4 menjelaskan variasi present state / next state D
flip-flop.
27Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Tabel 3.4 Karakteristik D flip-flop CP D Q
0
1
1
X
0
1
No Change
Q=0 (Reset)
Q=1 (Set)
Setelah melalui rangkaian pemisah data, aliran bit data menuju masing-
masing kanal. Kanal I merupakan kanal yang lebih dulu menerima aliran bit data
karena bit data yang masuk pada kanal ini merupakan pasangan bit LSB.
Rangkaian pada sub-sistem ini terdiri atas empat buah IC D flip-flop 74LS74D
yang disusun serial. Skematik rangkaian sub-sistem ini ditunjukkan Gambar 3.10.
Gambar 3.10 Rangkaian sub-sistem kanal I
Hanya komponen IC D flip-flop pertama yang menerima input bit data dari hasil
keluaran rangkaian pemisah data, sedangkan komponen IC D flip-flop selanjutnya
menerima input yang berasal dari keluaran IC D flip-flop sebelumnya. Keempat
IC menerima clock dengan frekuensi sama dari keluaran rangkaian sub-sistem
counter, dimana clock yang digunakan pada D flip-flop memiliki frekuensi sama
dengan frekuensi aliran bit data. Dua buah komponen IC D flip-flop pertama
28Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
bertujuan sebagai buffer, agar aliran bit data pada kanal I dapat sinkron dengan
aliran bit data kanal Q. Sehingga bit data yang diproses selanjutnya dari kanal I
berada pada dua komponen IC D flip-flop terakhir, yang pada Gambar 3.10
ditunjukkan sebagai keluaran I_1 dan I_2.
Prinsip kerja rangkaian pada sub-sistem kanal Q sama seperti pada sub-
sistem kanal I. Rangkaian ini juga menggunakan komponen IC D flip-flop
74LS74D. Perbedaannya hanya terletak pada jumlah D flip-flop yang digunakan.
Rangkaian kanal Q hanya membutuhkan dua buah D flip-flop. Untuk lebih jelas
dapat dilihat pada Gambar 3.11.
Gambar 3.11 Rangkaian sub-sistem kanal Q
Bit data yang dilewatkan pada kanal Q berasal dari pasangan bit MSB sebuah
simbol, sehingga proses sampling kanal Q dilakukan setelah proses sampling
kanal I. Ini yang menyebabkan pada rangkaian kanal I dibutuhkan dua buah D
flip-flop tambahan sebagai buffer. Pada Gambar 3.11 pasangan bit keluaran kanal
Q ditunjukkan sebagai Q_1 dan Q_2.
3.2.5. Rangkaian Sub-sistem Pembangkit Carrier
Rangkaian ini berfungsi sebagai penghasil gelombang carrier untuk proses
modulasi. Perbedaan utama rangkaian modulator digital konvensional dengan
rangkaian modulator digital berbasiskan komponen logika terdapat pada
rangkaian sub-sistem ini. Tujuan utama rangkaian ini untuk menghasilkan carrier
berbentuk gelombang squarewave. Jika pada rangkaian modulator konvensional,
data akan memodulasi carrier yang berbentuk gelombang sinusoidal dengan
perbedaan fasa tertentu. Pada rangkaian modulator berbasiskan komponen logika
ini, data akan memodulasi carrier berbentuk gelombang squarewave yang juga
29Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
telah disesuaikan fasanya. Modulasi 16-QAM menggunakan empat macam variasi
fasa gelombang. Pada perancangan, empat fasa gelombang yang digunakan ialah
0 rad, 1/2 π rad, 3/2 π rad, π rad (0°, 90°, 270°, 180°). Dengan demikian terdapat
dua macam pergeseran fasa, yaitu pergeseran sebesar 90° dan 180°
Konfigurasi skematik rangkaian pembangkit carrier ini ditunjukkan pada
Gambar 3.12
Gambar 3.12 Rangkaian sub-sistem pembangkit carrier
Rangkaian terdiri dari dua buah IC counter yang disusun paralel. Perbedaan fasa
sebesar π/2 rad diperoleh dengan menambahkan komponen IC 74LS04N yang
merupakan gerbang logika NOT pada clock salah satu IC counter. Untuk
perbedaan fasa 180° dapat dilakukan dengan mengatur timming nilai high dan low
gelombang squarewave. Dengan mengasumsikan keluaran dari counter yang tidak
menggunakan komponen NOT sebagai gelombang dengan fungsi sin, maka
gelombang keluaran counter yang menggunakan NOT memiliki fungsi cos.
3.2.6. Rangkaian Sub-sistem Identifikasi Bit Data
Pada modulasi 16-QAM tiap kanal I dan kanal Q menggunakan empat
variasi gelombang carrier dengan variasi fasa dan amplitudo sesuai dengan nilai
bit data yang memodulasi. Dengan menggunakan metode mapping natural binary
code tiap pasangan bit dapat di kodekan secara natural. Mapping natural binary
code yang digunakan pada sistem modulasi 16-QAM yang dibuat dapat dilihat
pada Tabel 3.5. Terdapat penyesuaian dibandingkan mapping natural binary code
30Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
yang telah dijelaskan pada sub-bab 2.2.3 (Tabel 2.1). Namun penyesuaian ini
tanpa menghilangkan prinsip dasar modulasi digital 16-QAM.
Nilai amplitudo minus diimplementasikan dengan perbedaan fasa sebesar
π rad pada carrier berbentuk gelombang squarewave. Perbedaan jenis gelombang
(sin atau cos) digambarkan dengan perbedaan fasa sebesar π/2 rad pada carrier
gelombang squarewave.
Tabel 3.5 Mapping Natural Binary Code Pasangan Bit
Input Natural Binary Code
Q I Q Output Kanal Q I Output Kanal I
00 00 00 +15 Cos (2πft) 00 +15 Sin (2πft)
01 01 01 +5 Cos (2πft) 01 +5 Sin (2πft)
10 10 10 -5 Cos (2πft) 10 -5 Sin (2πft)
11 11 11 -15 Cos (2πft) 11 -15 Sin (2πft)
Rangkaian sub-sistem selektor data ini berfungsi melakukan proses
pengenalan nilai pasangan bit data, apakah bernilai 00, 01, 10 atau 11 agar dapat
dikodekan dengan carrier yang sesuai seperti terdapat pada Tabel 3.5. Skematik
rangkaian selektor ini ditunjukkan dengan Gambar 3.13.
Gambar 3.13 Rangkaian sub-sistem identifikasi bit data
Terdapat tiga komponen logika yang menyusun rangkaian selektor data. Gerbang
logika XOR menggunakan jenis IC 74LS386D, komponen IC 74LS155D
merupakan IC demultiplexer dan gerbang logika NOT menggunakan IC
74LS04N. Karakteristik gerbang logika XOR terdapat pada Tabel 3.6.
31Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Tabel 3.6 Tabel kebenaran XOR A B A ⊗ B
0 0 0
0 1 1
1 0 1
1 1 0
Berdasarkan Tabel 3.6, keluaran XOR akan bernilai 0 ketika kedua inputnya
memiliki nilai yang sama dan bernilai 1 jika terdapat perbedaan antara nilai
inputnya. Dengan membandingkan kedua bit dari tiap pasang bit data, maka
pasangan bit dapat dikelompokkan menjadi dua. Kelompok pertama bit dengan
nilai 00 atau 11 (menggunakan carrier dengan amplitudo ± 15 V) dan kelompok
kedua bit dengan nilai 01 atau 10 (menggunakan carrier dengan amplitudo ± 5
V). Data biner hanya terdiri atas bit 1 dan bit 0, kedua bit ini diwakilkan dengan
gelombang squarewave yang berbeda fasa sebesar π rad. Pada gelombang analog
sinusoidal, perbedaan fasa sebesar π rad menunjukkan perbedaan amplitudo
gelombang yang saling berlawanan (misalnya gelombang +5sin(2πft) dengan
gelombang -5sin(2πft)). Bit 0 diasumsikan sebagai identitas penggunaan
gelombang carrier dengan amplitudo positif, sedangkan bit 1 diasumsikan sebagai
identitas penggunaan gelombang carrier dengan amplitudo negatif. Sehingga
sesuai Tabel 3.5 hanya dibutuhkan satu bit dari tiap pasangan bit (bit ke-1) dalam
menentukan penggunaan gelombang carrier dengan amplitudo positif atau
negatif.
Keluaran IC XOR ini kemudian digunakan sebagai masukkan selektor
pada komponen IC 74LS155D yang merupakan IC demultiplexer. Prinsip kerja
komponen ini ialah ditunjukkan Gambar 3.14.
Y0
Y1
Y2
Y3
B
A
input
Selector Line
Gambar 3.14 Rangkaian demultiplexer 1 to 4
32Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
data yang masuk pada kaki 1 (1C) akan diteruskan dan keluar melalui kaki-kaki 4
(1Y0), 5 (1Y1), 6 (1Y2), 7 (1Y3) sesuai dengan variasi nilai yang terdapat pada
selektor kaki 3 (B) dan 13 (A). Dengan karakteristik terdapat pada Tabel 3.7
Tabel 3.7 Tabel Karakteristik Demultilexer
B A Output
0 0 1Y0
0 1 1Y1
1 0 1Y2
1 1 1Y3
Karena hanya menggunakan dua keluaran, maka selektor B diberi nilai 0 dan
variasi hanya dilakukan pada selektor A. Kelompok data pertama akan
mengakibatkan XOR bernilai 0 sehingga selektor A bernilai 0 dan bit data akan
dilewatkan pada pin output 1Y0. Sebaliknya kelompok data kedua berakibat XOR
mempunyai nilai 1 sehingga selektor A bernilai 1 dan bit data akan dilewatkan
pada pin output 1Y1. Bit data yang dilewatkan pada demultiplexer hanya satu bit,
yaitu bit ke-1 dari tiap pasangan bit (hanya melewatkan bit 1 pada pasangan bit
(10) karena sudah cukup dapat mewakili nilai bit data yang digunakan dalam
memodulasi carrier. Komponen gerbang logika NOT (IC 74LS04N) digunakan
untuk mengembalikan data kepada nilainya semula, karena karakteristik dari IC
demultiplexer 74LS155D, data keluaran pada output mengalami inverse.
3.2.7. Rangkaian Sub-sistem Selektor Carrier
Jika pada sub-sistem sebelumnya proses seleksi dilakukan untuk
mengidentifikasi bit data. Sub-sistem ini bertujuan menentukan carrier mana yang
aktif saat akan dilakukan proses modulasi oleh bit data sesuai ketentuan mapping
natural binary code yang ditetapkan. Skematik rangkaian sub-sistem dapat dilihat
pada Gambar 3.15.
33Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 3.15 Rangkaian sub-sistem selector carrier
Rangkaian ini memanfaatkan fungsi BJT sebagai switch. Komponen BJT yang
digunakan jenis IC 2N2222A NPN BJT. Nilai tegangan input yang diberikan pada
base digunakan untuk mengendalikan kondisi switch antara collector dan emitter.
Fungsi BJT sebagai switch dapat dijelaskan pada Gambar 3.16. Ketika
nilai Vs ≤ 0, dioda emitter-base dan dioda collector-base direverse-biased
sehingga BJT cut-off dan tidak ada arus yang mengalir pada rangkaian. Akibatnya
Vo = VCC dan ic = 0 kondisi ini dinamakan open switch, Sebaliknya ketika nilai
Vs ≥ 0, BJT saturasi kondisi ini merupakan closed switch. Pada kondisi ini
tegangan Vo sesuai dengan tegangan pada emitter, sesuai Gambar 3.15 Vo akan
bernilai nol.
+Vs_
+ VCC
+Vo_
Rb
Ra
ib
ic
Gambar 3.16 Rangkaian sederhana BJT sebagai switch
34Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Fungsi BJT sebagai switch ini dimanfaatkan untuk menentukan kapan
carrier dikirim untuk memodulasi data sesuai dengan nilai data yang
bersangkutan. Seperti telah dijelaskan pada sub-sistem selektor data, tiap kanal
(kanal I dan Q) mempunyai dua jenis kelompok data (data 00/11 dan data 01/10).
Kedua kelompok data ini tidak secara bersamaan memodulasi carrier, hanya ada
salah satu kelompok jenis data yang aktif tiap saat. Oleh karena itu diperlukan
pengaturan carrier yang aktif sesuai dengan kelompok data yang akan
memodulasi. Sesuai Gambar 3.15, sinyal yang digunakan sebagai selektor berasal
dari rangkaian pada sub-sistem selektor data. Ketika sinyal select bernilai 0,
output yang dihasilkan merupakan carrier, sedangkan jika sinyal select bernilai 1
output rangkaian menjadi 0. Pada rangkaian sub-sistem ini BJT disusun paralel
dengan tambahan komponen IC 74LS04N yang merupakan gerbang logika NOT
pada salah satu rangkaian, sehingga fungsi kedua rangkaian menjadi
berkebalikkan.
3.2.8. Rangkaian Sub-sistem Modulasi
Proses modulasi ialah proses perkalian antara data dengan gelombang
carrier. Untuk kemudian diperoleh gelombang hasil modulasi (modulated signal).
Sub-sistem ini yang bertanggung jawab melakukan proses modulasi carrier oleh
sinyal data. Untuk bit data dengan nilai 0 akan diwakilkan dengan carrier
gelombang squarewave yang memiliki fasa 0°. Untuk bit data yang bernilai 1
akan diwakilkan oleh carrier gelombang kotak dengan fasa 180°. Pada rangkaian
modulator berbasiskan rangkaian logika ini, proses modulasi dapat dilakukan
dengan bantuan gerbang logika XOR. Pada rangkaian, gerbang logika XOR
diimplementasikan menggunakan IC 74LS386D, seperti ditunjukkan Gambar
3.17. Sebagai input diberikan bit data yang berasal dari keluaran rangkaian
selektor data dan carrier berasal dari keluaran selektor carrier.
Gambar 3.17 Rangkaian sub-sistem modulasi
35Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Karakteristik dasar dari XOR, akan bernilai 0 ketika kedua inputnya
memiliki nilai yang sama dan bernilai 1 jika terdapat perbedaan pada inputnya.
Berdasarkan karakterisitk gerbang XOR, jika terjadi perubahan nilai sinyal data
maka akan terjadi perubahan fasa carrier sebesar π rad. Artinya bit data 1 dan 0
diwakilkan dengan carrier yang berbeda fasa π rad.
3.2.9. Rangkaian Sub-sistem Penguat (Amplifier)
Sub-sistem ini yang bertanggung jawab dalam melakukan variasi
amplitudo pada modulator yang dibuat. Berdasarkan Tabel 3.5 terdapat dua jenis
amplitudo gelombang carrier, carrier dengan amplitudo 15V dan carrier dengan
amplitudo 5V. Untuk menghasilkan carrier yang berbeda amplitudo, maka
carrier tersebut dinaikkan level tegangannya dengan diperkuat. Skematik
rangkaian penguat ditunjukan Gambar 3.18.
Gambar 3.18 Rangkaian sub-sistem penguat
Rangkaian ini bertujuan menaikkan level tegangan gelombang input menjadi tiga
kali pada gelombang output. Sehingga tegangan input sebesar 5 V dapat menjadi
15 V. Komponen OpAmp yang digunakan ialah IC 3554AM yang merupakan
wide-band OpAmp.
Untuk menaikkan level tegangan digunakan fungsi OpAmp sebagai
penguat dengan konfigurasi bukan pembalik (non-inverting). Persamaan (3.6)
digunakan dalam menentukkan besar nilai penguatan yang dapat dilakukan
36Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
R1
R2
Vo
V2
A Vi
R1 R2
VoA
V2
Rangkaian Ganti
Gambar 3.19 Rangkaian penguat bukan pembalik sederhana
Dari rangkaian ganti Gambar 3.19, diperoleh rumus perolehan (gain) :
( ) ( )1 2 212 1VR RVo Vo RA V VA R R
+= = = = + 1 ..............................................(3.6)
Dengan demikian besarnya nilai penguatan (gain) pada rangkaian penguat non-
inverting bergantung pada perbandingan nilai tahanan seri dan tahanan paralel
dari penguat tersebut. Dengan memasukkan nilai tahanan seri dan paralel pada
Gambar 3.18 ke persamaan (3.6) diperoleh penguatan sebesar tiga kali :
( ) ( )2000021 11 10000VRA R= + = + = 3
3.2.10. Rangkaian Sub-sistem Filter
Pada sistem komunikasi PLC, media transmisi yang digunakan berupa
kabel listrik. Sesuai karakteristiknya informasi yang akan ditransmisikan melalui
kabel listik harus dalam bentuk gelombang analog sinusoidal. Semua proses yang
dilakukan pada rangkaian-rangkaian sub-sistem sebelumnya menggunakan
gelombang squarewave. Sebelum gelombang hasil modulasi dari tiap kanal
dijumlahkan dan ditransmisikan pada medium kabel listrik, gelombang tersebut
harus terlebih dahulu di ubah menjadi bentuk gelombang analog sinusoidal dan
dihilangkan frekuensi tingginya.
Pada dasarnya gelombang squarewave adalah hasil penjumlahan
gelombang sinusoidal yang memiliki frekuensi yang berbeda-beda, maka untuk
mengubah gelombang squarewave yang dihasilkan menjadi gelombang sinusoidal
diperlukan lowpass filter. Rangkaian pada sub-sistem ini bertanggung jawab
dalam mengkonversikan gelombang squarewave menjadi gelombang analog
sinusoidal. Skematik rangkaian ditunjukkan Gambar 3.20.
37Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 3.20 Rangkaian sub-sistem filter
Rangkaian yang digunakan merupakan low pass filter dengan 5-orde. Dengan 5-
orde diharapkan slope antara band pass dan stop band lebih kecil. Pada dasarnya
gelombang squarewave adalah hasil penjumlahan sinyal sinusoidal yang memiliki
frekuensi yang berbeda-beda.
Rangkaian filter didesain untuk melewatkan frekuensi dibawah 350 KHz,
sehingga frekuensi-frekuensi harmonik yang memiliki frekuensi tinggi akan
dihilangkan. Perhitungan filter yang digunakan adalah sebagai berikut :
01
2f
LCπ= .....................................................................................................(3.7)
Nilai L dan C yang digunakan pada tiap orde sesuai komponen nilai frekuensi
yang dilewatkan.
3.2.11. Rangkaian Sub-sistem Rangkaian Penjumlah (Summing Circuit)
Sebelum gelombang hasil modulasi dari kanal I dan kanal Q
ditransmisikan pada medium komunikasi, harus dijumlahkan terlebih dahulu.
Proses penjumlahan menghasilkan gelombang tunggal yang dinamakan
modulated signal. Rangkaian sub-sistem ini memanfaatkan fungsi OpAmp
38Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
sebagai rangkaian penjumlah non-inverting. Skematik rangkaian penjumlah
ditunjukkan Gambar 3.21.
Gambar 3.21 Rangkaian sub-sistem penjumlah
Rangkaian ini juga menggunakan IC OpAmp 3554AM. Keempat input pada
rangkaian ini berasal dari keluaran rangkaian filter. Rangkaian penjumlah ini
digunakan untuk melakukan superposisi gelombang dan juga fungsi penguatan.
Penguatan yang diberikan pada rangkaian ini kurang lebih 5,25 kali. Hal ini
diperlukan karena rangkaian filter menyebabkan drop tegangan yang cukup besar
sehingga harus dikuatkan kembali. Selain itu pada rangkaian juga ditambahkan
komponen kapasitor dan resistor yang berfungsi mengubah gelombang sinusoidal
DC yang dihasilkan rangkaian menjadi gelombang sinusoidal AC, agar dapat
dilewatkan pada medium transmisi. Prinsip dasar fungsi OpAmp sebagai
rangkaian penjumlah terdapat pada Gambar 3.22 dan persamaan (3.8).
R1
R2
R3
V1
V2
V3
Vn
Vi
R Rf
Vo
Rn Gambar 3.22 Rangkaian penjumlah bukan pembalik sederhana
39Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Persamaan hasil keluaran rangkaian OpAmp sebagai rangkaian penjumlah non-
inverting berdasarkan Gambar 3.22
( ) ( )1 1 2 3 ......R RfVo V V V Vnn R+⎛ ⎞= + + +⎜ ⎟
⎝ ⎠+ ..............................................(3.8)
Gain
Dengan memasukkan parameter nilai tahanan pada Gambar 3.22 pada persamaan
(3.8), diperoleh penguatan sebesar 5,25 kali :
( ) ( )500 100001 1 2 3 ......4 500Vo V V V Vn+⎛ ⎞= + +⎜ ⎟⎝ ⎠
+ +
Gain = 5,25 kali
40Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
BAB IV
HASIL UJI COBA DAN ANALISIS RANGKAIAN
4.1 HASIL UJI COBA SUB-SISTEM
Pada bagian ini dilakukan pengujian terhadap kinerja tiap rangkaian sub-
sistem yang menyusun rangkaian utama modulator 16-QAM. Untuk mengetahui
proses yang dilakukan tiap rangkaian sub-sistem, masing-masing rangkaian di uji
secara terpisah. Analisis akan dilakukan dengan menilai hasil keluaran dari tiap
rangkaian sub-sistem, untuk dibandingkan dengan konsep perancangan rangkaian
pada Bab III.
4.1.1 Sub-sistem Pembangkit Gelombang Squarewave
Hasil uji coba rangkaian sub-sistem ini menghasilkan gelombang keluaran
seperti ditunjukkan Gambar 4.1.
Duty cycle 45 %
2 Div
Amplitudo Periode
Gambar 4.1 Tampilan osiloskop keluaran rangkaian pembangkit gelombang squarewave
Amplitudo gelombang sebesar 5 V berdasarkan nilai tegangan VCC yang
diberikan pada rangkaian. Seperti dijelaskan pada sub-bab 3.2.1, rangkaian tidak
41Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
dapat menghasilkan gelombang squarewave dengan duty cycle 50 %. Nilai duty
cycle 45 % terlihat dengan adanya perbedaan durasi gelombang saat kondisi high
dan kondisi low.
Gelombang squarewave yang dihasilkan pada rangkaian ini ternyata hanya
memiliki frekuensi sebesar 500 KHz. Hal ini dapat dilihat pada tampilan
osiloskop Gambar 4.1, dimana periode untuk satu gelombang yang tercantum
pada osiloskop yakni 2 div, dengan nilai untuk tiap div yakni 1 µs/div. Dengan
demikian frekuensi gelombang squarewave yang dibangkitkan :
6
1 1 500 2 10
f KHzt x −= = =
Sesuai rancangan rangkaian pembangkit gelombang squarewave pada sub-bab
3.2.1, dengan nilai parameter yang digunakan seharusnya dapat membangkitkan
gelombang squarewave dengan frekuensi hingga 700 KHz. Hal ini disebabkan
penggunaan konstanta sebesar 1,44 pada persamaan (3.1) yang menunjukkan lama
waktu charge dan discharge kapasitor, tidak sesuai dengan karakteristik IC
LM555CM yang digunakan pada rangkaian. Persamaan waktu charge dan
discharge kapasitor yang digunakan sebagai acuan [9] :
waktu charge (output high) : ( )1 0,693 A Bt R R= + C ........................................(4.1)
waktu discharge (output low) : ( )2 0,693 Bt R= C .............................................(4.2)
sehingga periode total : ( )1 2 0,693 2A BT t t R R C= + = + …………...................(4.3)
nilai frekuensi osilasi menjadi : 1 1.44( 2 )A B
fT R R C
= =+
Nilai konstanta yang menunjukkan lama waktu charge dan discharge dari
komponen IC LM555 sangat bergantung pada karakteristik komponen IC tersebut.
Karena hasil gelombang squarewave yang dihasilkan pada rangkaian sub-sistem
ini kurang sesuai dengan rancangan yang diinginkan. Pada rangkaian utama
modulator 16-QAM masih menggunakan pembangkit gelombang squarewave
virtual.
4.1.2 Sub-sistem Counter
Hasil uji coba rangkaian sub-sistem ini ditunjukkan pada Gambar 4.2.
42Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Master Clock
Clock D flip-flop
Data
Clock Splitter
Gambar 4.2 Keluaran rangkaian sub-sistem counter
Gelombang input rangkaian ini berasal dari master clock (garis merah)
yang memiliki frekuensi 700 KHz. Gambar 4.2 menujukkan pengunaan serial data
berupa clock (garis kuning) dengan frekuensi 43,75 KHz. Sehingga frekuensi bit
data input yang diproses dua kali frekuensi clock atau 87,5 Kbps. Nilai ini
digunakan agar perbandingan frekuensi bit data dengan frekuensi carrier menjadi
¼ kali. Carrier yang digunakan memiliki frekuensi 350 KHz.
Perbandingan frekuensi bit data dan carrier = ( )( )
frekuensi bit data bpsfrekuensi carrier Hz
........(4.4)
untuk nilai frekuensi bit data = 87,5 Kbps dan frekuensi carrier = 350 KHz,
diperoleh perbandingan sebesar = ¼ kali.
Frekuensi splitter (garis biru) harus lebih lambat empat kali dari frekuensi
bit data, dengan demikian frekuensi clock splitter (pemisah data) yang digunakan
sebesar 21,875 KHz. Gelombang yang digunakan sebagai clock D flip-flop (garis
hitam) memiliki frekuensi sama dengan frekuensi bit data yaitu sebesar 87,5 KHz.
Diperlukan proses inisiasi selama satu siklus perhitungan 0000 hingga 1111,
sebelum rangkaian counter dapat dimanfaatkan pada rangkaian utama modulator
16-QAM. Hasil yang diperoleh pada rangkaian sub-sistem ini sesuai dengan
perancangan rangkaian pada sub-bab 3.2.2.
43Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
4.1.3 Sub-sistem Pemisah Data
Tujuan utama rangkaian sub-sistem pemisah data untuk memisahkan tiap
dua bit dari tiap empat bit data input. Proses pemisahan ini secara lengkap
ditunjukkan pada Gambar 4.3. Serial data (garis merah) dipisahkan tiap dua bit
berdasarkan nilai clock splitter (garis kuning). Saat clock splitter bernilai high,
serial data dikirmkan ke kanal I (garis hijau) sedangkan kanal Q (garis biru)
menerima input data 00. Sebaliknya ketika clock splitter bernilai low, kanal Q
menerima serial data dan kanal I menerima input data 00. Proses ini terjadi secara
periodik, setiap kanal secara bergantian menerima data dengan interval dua
dummy bit (00) yang tidak berisi informasi.
1 0 10
1 0
10 0 0
0 0
00
00
Serial Data
Clock Splitter
Kanal I
Kanal Q
Gambar 4.3 Keluaran rangkaian sub-sistem pemisah data
Sebagai serial data digunakan gelombang clock, sehingga tiap empat bit data yang
akan dipisahkan terdiri atas 0101. Sesuai konsep modulasi 16-QAM pasangan bit
LSB (01) dikirimkan pada kanal I dan pasangan bit MSB (01) ke kanal Q. Konsep
pemisahan data ini di ilustrasikan pada Gambar 4.4. Hasil yang diperoleh pada
rangkaian sub-sistem ini sesuai dengan perancangan rangkaian pada sub-bab
3.2.3.
0101
MSB (01)
LSB (01)
Kanal Q Kanal I
Gambar 4.4 Ilustrasi pemisahan serial data
44Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
4.1.4 Sub-sistem Kanal I dan Kanal Q
Aliran data dari rangkaian pemisah data secara bergantian menjadi bit data
input pada kanal I dan kanal Q. Untuk mengetahui proses yang dilakukan masing-
masing kanal, kedua kanal diberi bit data input secara terpisah. Hasil keluaran
rangkaian kanal I ditunjukkan Gambar 4.5, sedangkan hasil keluaran kanal Q pada
Gambar 4.6.
1 1
1 1
1 1
I
I_1
I_2
Clock D Flip-flop
Gambar 4.5 Keluaran rangkaian sub-sistem kanal I
Q
Q_1
Q_2
Clock D Flip-flop
1 1
1 1
1 1
Gambar 4.6 Keluaran rangkaian sub-sistem kanal Q
Pada dasarnya prinsip kerja yang dilakukan kedua rangkaian sama. Pasangan bit
data input (garis merah) akan di teruskan secara serial pada tiap komponen D flip-
flop setiap terjadi transisi positive edge pada clock D flip-flop (garis kuning).
Output I_1 / Q_1 (garis hijau) dan I_2 / Q_2 (garis biru) menunjukkan proses
45Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
transisi pasangan bit input hingga diperoleh hasil keluaran akhir pada grafik I_2 /
Q_2.
Berdasarkan Gambar 4.5 dan Gambar 4.6, dapat dilihat perbedaan transisi
bit yang terjadi pada kanal I dan kanal Q. Kanal I membutuhkan transisi clock
lebih banyak dibandingkan kanal Q untuk dapat memperoleh pasangan bit output
sebagai hasil keluaran rangkaian. Perbedaan diakibatkan pada kanal I terdapat dua
buah komponen D flip-flop tambahan sebagai buffer.
Dalam rangkaian yang dibuat, proses sampling dilakukan terlebih dahulu
terhadap pasangan bit LSB baru kemudian diikuti pasangan bit MSB. Saat
pasangan bit LSB disampling pada kanal I, kanal Q menerima pasangan dummy
bit. Demikian sebaliknya saat kanal Q mensampling pasangan bit MSB, kanal I
menerima dummy bit. Agar pasangan bit kanal I dan Q menjadi sinkron digunakan
buffer pada kanal I selama dua clock. Perbandingan hasil keluaran rangkaian kanal
I dan kanal Q sebelum dan setelah menggunakan buffer saat sistem diberikan
input high ditunjukkan Gambar 4.7 dan Gambar 4.8. Pasangan bit MSB bernilai
11 demikian juga dengan LSB yang bernilai 11, sedangkan dummy bit bernilai 00.
Hasil yang diperoleh pada rangkaian sub-sistem ini sesuai dengan perancangan
rangkaian pada sub-bab 3.2.4
Data input
Pasangan Bit I
Clock D Flip-flop
Pasangan Bit Q
LSB
MSB
Tanpa buffer Dummy Bit
LSB
MSB
Gambar 4.7. Keluaran rangkaian kanal I dan Q sebelum menggunakan buffer
46Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Data input
Pasangan Bit I
Clock D Flip-flop
Pasangan Bit Q
Dengan buffer Dummy Bit
LSB
MSB
LSB
MSB
LSB
MSB
Gambar 4.8. Keluaran rangkaian kanal I dan Q setelah menggunakan buffer.
4.1.5 Sub-sistem Pembangkit Carrier
Hasil uji coba rangkaian pembangkit carrier ditunjukkan pada Gambar 4.9
untuk pergeseran fasa 90° dan Gambar 4.10 untuk pergeseran fasa 180°. Hasil
yang diperoleh pada Gambar 4.9 dan Gambar 4.10 menjelaskan bahwa dengan
mengatur pergeseran fasa gelombang squarewave ternyata prinsip dasar
pergeseran fasa pada gelombang analog sinusoidal tetap dapat diterapkan. Untuk
menunjukkan pergeseran fasa yang dilakukan, gelombang squarewave kemudian
dilewatkan pada sebuah rangkaian filter.
Carrier 0°
Output Filter
Carrier 90°
Gambar 4.9. Keluaran rangkaian sub-sistem carrier dengan pergeseran fasa 90°
47Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Carrier 0°
Output Filter
Carrier 180°
Gambar 4.10. Keluaran rangkaian sub-sistem carrier dengan pergeseran fasa 180° Untuk mendapatkan perbedaan fasa sebesar 90°, carrier 90° (garis biru)
harus digeser ¼ periode gelombang terhadap carrier 0° (garis merah). Proses
pergeseran ¼ periode gelombang ini diimplementasikan dengan menambahkan
gerbang logika NOT pada input rangkaian counter yang menghasilkan carrier
90°. Sedangkan perbedaan fasa 180° diperoleh dengan menggeser carrier 180°
(garis biru) sebesar ½ periode gelombang terhadap carrier 0° (garis merah). Ini
dapat dilakukan dengan mengatur timming nilai high dan low gelombang
squarewave. Hasil yang diperoleh pada rangkaian sub-sistem ini sesuai dengan
perancangan rangkaian pada sub-bab 3.2.5.
Selain variasi fasa gelombang, carrier pada modulasi 16-QAM juga
menggunakan variasi amplitudo. Jika pada rangkaian modulator konvensional
variasi amplitudo carrier dapat langsung dilakukan dengan menaikkan level
tegangan gelombang carrier tersebut. Hal ini tidak dapat diterapkan pada
rangkaian modulator 16-QAM berbasiskan rangkaian logika yang dibuat. Ini
dikarenakan adanya keterbatasan karakteristik komponen logika, dimana sebuah
komponen logika telah memiliki level tegangan keluaran tertentu. Sehingga sulit
menerapkan variasi amplitudo pada komponen logika. Untuk tetap dapat
melakukan variasi amplitudo pada modulator 16-QAM, peningkatan level
tegangan dilakukan pada bagian akhir rangkaian logika. Artinya setelah
menaikkan level tegangan gelombangnya, tidak boleh masih ada proses yang
48Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
melibatkan komponen logika. Untuk lebih jelasnya perbedaan hasil penguatan
sebelum dan setelah komponen logika dapat dilihat pada ilustrasi Gambar 4.11
dan Gambar 4.12.
Gambar 4.11 Ilustasi penguatan sebelum komponen logika
Gambar 4.12 Ilustasi penguatan setelah komponen logika
Komponen
Logika (Integrated circuit & Gerbang logika)
Komponen
Logika (Integrated circuit & Gerbang logika)
5 V Penguatan
Penguatan
15 V
5 V
15 V
Jelas terlihat perbedaan penguatan sebelum dan setelah komponen logika.
Jika setelah penguatan, gelombang squarewave masih mengalami proses pada
komponen logika hasil keluarannya akan sesuai dengan karakteristik komponen
tersebut yang umumnya sebesar 5 V. Sehingga berapa pun level tegangan
gelombang input yang diberikan, gelombang keluarannya akan mempunyai level
tetap. Untuk dapat memperoleh level tegangan sesuai kebutuhan, maka proses
penguatan dilakukan pada bagian akhir rangkaian yang menggunakan komponen
logika.
4.1.6 Sub-sistem Identifikasi Bit Data
Hasil kerja rangkaian ini ditunjukkan pada Gambar 4.13.
49Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Bit pengenal (I_2 / Q_2)
Output_1(ke sistem penguat)
Select
Output_2
1
0
0 1 1 1
Gambar 4.13 Keluaran rangkaian sub-sistem identifikasi bit data
Select (garis merah) merupakan hasil XOR dari tiap pasangan bit data. Select akan
membagi pasangan bit data dalam dua kelompok. Bit data 00/11 yang
menghasilkan nilai select 0 akan dikodekan oleh carrier dengan level tegangan 15
V. Bit data 01/10 yang menghasilkan nilai select 1 akan dikodekan oleh carrier
dengan level tegangan 5 V. Select digunakan sebagai pengendali (selector) pada
komponen demultiplexer dalam menentukan pin output yang akan meneruskan bit
data. Sebagai bit data digunakan variasi bit data 01 dan 11 agar proses seleksi data
dapat terlihat. Bit data yang dilewatkan hanya satu bit saja dari tiap pasangan bit
yang kemudian dinamakan bit pengenal (garis kuning). Bit yang dilewatkan
merupakan bit ke I_2 atau Q_2 dari serial bit, misalnya hanya melewatkan bit 0
dari pasangan bit 01. Kombinasi bit pengenal dan select sudah dapat digunakan
dalam mengidentifikasi nilai pasangan bit yang ingin disampaikan. Berdasarkan
Gambar 4.13, pada saat select bernilai 1, nilai bit pengenal diteruskan pada
output_2 (garis biru), merupakan kelompok data yang dikodekan oleh carrier
dengan level tegangan 5 V. Sebaliknya saat select bernilai 0 maka nilai dari bit
pengenal akan diteruskan pada output_1 (garis hijau), merupakan kelompok data
yang akan dikodekan oleh carrier dengan level tegangan 15 V. Hasil yang
diperoleh pada rangkaian sub-sistem ini sesuai dengan perancangan rangkaian
pada sub-bab 3.2.6
50Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
4.1.7 Sub-sistem Selektor Carrier
Hasil uji coba pada rangkaian sub-sistem selektor carrier, didapatkan hasil
keluaran yang ditunjukkan Gambar 4.14.
Select
Inverse Select
Sinyal carrierData 00/11
Sinyal carrierData 01/10
Gambar 4.14. Keluaran rangkaian sub-sistem selektor carrier
Sesuai dengan prinsip modulasi 16-QAM, tiap simbol diwakili dengan
empat bit. Satu pasangan bit berasal dari kanal I dan satu pasang lainnya dari
kanal Q. Sehingga pada saat bersamaan seharusnya hanya satu pasangan bit saja
yang diproses pada masing-masing kanal. Seperti telah dijelaskan sebelumnya
terdapat dua kelompok bit data, bit data 00/11 dan bit data 01/10. Select (garis
merah) yang berasal dari rangkaian selektor data digunakan sebagai sinyal
pengontrol tegangan di base BJT. Carrier dari output rangkaian pembangkit
carrier digunakan sebagai sinyal input pada collector BJT, sedangkan emitter
dihubungkan dengan ground. Pada gambar 4.14, carrier untuk bit data 00/11
(garis kuning) akan aktif saat select bernilai 0 pada saat yang bersamaan carrier
untuk bit data 01/10 (garis biru) tidak aktif. Sebaliknya saat sinyal select bernilai
1, carrier untuk bit data 00/11 tidak aktif dan carrier untuk bit data 01/10 yang
menjadi aktif. Untuk memperoleh fungsi berkebalikkan ini digunakan fungsi
sinyal inverse select (garis hijau) pada rangkaian switch kedua. Hasil yang
diperoleh pada rangkaian sub-sistem ini sesuai dengan perancangan rangkaian
pada sub-bab 3.2.7
51Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
4.1.8 Sub-sistem Modulasi
Hasil keluaran rangkaian modulasi setelah uji coba ditunjukan Gambar
4.15.
.
Data
Sinyal hasil modulasi
Sinyal carrier
Transisi bit data
Signal shift
Gambar 4.15. Keluaran rangkaian sub-sistem modulasi
Transisi nilai sinyal bit data (garis hijau) menyebabkan terjadinya
pergeseran fasa carrier (garis merah) seperti dapat diamati pada carrier
termodulasi (garis biru). Saat transisi sinyal data dari 1 ke 0, terlihat carrier
mengalami pergeseran fasa sebesar 180°. Karena carrier dengan fasa 180° yang
mewakili bit 1 di shift oleh carrier dengan fasa 0° yang mewakili bit 0. Demikian
juga saat transisi sinyal data dari 0 ke 1, pergeseran fasa yang dialami juga sebesar
180°. Kali ini carrier dengan fasa 0° di shift oleh carrier dengan fasa 180°.
Prinsip yang sama juga diterapkan pada kanal yang menggunakan carrier dengan
fasa 90° dan 270°. Hasil yang diperoleh pada rangkaian sub-sistem ini sesuai
dengan perancangan rangkaian pada sub-bab 3.2.8.
4.1.9 Sub-sistem Penguat (Amplifier)
Hasil keluaran rangkaian sub-sistem penguat ditunjukkan Gambar 4.16.
Gelombang squarewave 5 V (garis merah) digunakan sebagai input. Dengan
penguatan sebesar tiga kali diperoleh keluaran gelombang squarewave 15 V (garis
biru). Rangkaian ini dapat menaikkan level tegangan gelombang input sebesar tiga
kali pada gelombang output, sesuai dengan perancangan rangkaian pada sub-bab
3.2.9.
52Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Sinyal 5V
Sinyal 15V
Gambar 4.16 Keluaran rangkaian sub-sistem penguat
4.1.10 Sub-sistem Filter
Hasil uji coba rangkaian sub-sistem filter ini ditunjukkan tampilan
osiloskop pada Gambar 4.17.
Channel A : Input filter (squarewave) Channel B : Ouput filter (sinusoidal)
Gambar 4.17 Tampilan osiloskop keluaran rangkaian sub-sistem filter
Input filter berbentuk gelombang squarewave (garis merah) pada channel
A osiloskop sedangkan output filter berbentuk gelombang sinusoidal (garis biru)
pada channel B osiloskop. Gelombang output rangkaian filter mengalami
pergeseran fasa dengan adanya komponen kapasitor dan induktor. Selain itu
53Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
komponen resistor pada filter menyebabkan terjadinya drop tegangan, sehingga
gelombang output filter memiliki level tegangan jauh lebih kecil dari level
tegangan gelombang input filter. Pada Gambar 4.17 dapat dilihat perbandingan
tegangan gelombang input dan gelombang output rangkaian filter. Skala yang
digunakan pada channel A sebesar 5 V / div, sedangkan pada channel B
digunakan skala 500 mV / div. Tegangan drop terbesar terjadi akibat penggunaan
komponen resistor source sebesar 750 Ω, namun komponen ini dibutuhkan agar
dapat mengamati gelombang squarewave hasil modulasi tanpa terpengaruh
rangkaian filter. Hasil yang diperoleh pada rangkaian sub-sistem ini sesuai dengan
perancangan rangkaian pada sub-bab 3.2.10.
4.1.11 Sub-sistem Rangkaian Penjumlah (Summing Circuit)
Untuk memudahkan dalam memberikan ilustrasi perbandingan gelombang
input dan output pada rangkaian ini, saat pengujian hanya digunakan dua
gelombang input seperti di perlihatkan Gambar 4.18.
Sinyal input 0° (Sinusoidal DC)
Sinyal input 90° (Sinusoidal DC)
Sinyal output Summing circuit (Sinusoidal DC)
Sinyal output Modulator
(Sinusoidal AC)
Gambar 4.18. Keluaran rangkaian sub-sistem penjumlah
Input pada rangkaian penjumlah merupakan gelombang sinusoidal DC
karena berasal dari hasil filterisasi gelombang squarewave. Sebagai input
digunakan gelombang sinusoidal dengan fasa 0° (garis hitam) dan gelombang
sinusoidal dengan fasa 90° (garis hijau). Hasil penjumlahan berupa gelombang
sinusoidal DC (garis merah). Agar dapat digunakan pada sistem PLC yang
54Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
menggunakan kabel listrik sebagai medium transmisi, gelombang ini harus
dikonversikan menjadi gelombang sinusoidal AC (garis biru) dengan penambahan
rangkaian kapasitor dan resistor. Hasil yang diperoleh pada rangkaian ini sesuai
dengan perancangan rangkaian pada sub-bab 3.2.11.
4.2 UNJUK KERJA SISTEM MODULATOR 16-QAM
Pada bagian ini analisis dilakukan untuk mengukur unjuk kerja sistem
modulator 16-QAM secara keseluruhan. Terdapat dua variasi nilai serial bit data
yang dapat digunakan sebagai input. Variasi pertama, mengirimkan serial bit yang
selalu bernilai satu (111111), sedangkan variasi kedua serial bit dari gelombang
squarewave periodik untuk menghasilkan bit data kombinasi nol dan satu
(101010). Pemilihan kedua variasi ini ditentukan dengan penggunaan switch pada
port data input. Karena hasil yang diperoleh pada rangkaian sub-sistem
pembangkit gelombang squarewave tidak dapat memenuhi spesifikasi yang
dibutuhkan, untuk menguji sistem kerja modulator secara keseluruhan ini
digunakan virtual generator clock sebagai master clock.
4.2.1 Sistem Modulator 16-QAM
Untuk mengetahui kerja yang dilakukan sistem modulator 16-QAM secara
keseluruhan, parameter awal yang telah ditentukan dalam menjalankan simulasi :
• Tegangan input yang digunakan sebesar 5 V
• Frekuensi virtual generator clock yang digunakan sebesar 700 KHz
• Data Input berupa serial bit 1
• Frekuensi kecepatan data / frekuensi kecepatan carrier : 1/4
Tampilan program simulasi modulator 16-QAM ditunjukkan Gambar 4.19.
Untuk mengamati hasil output modulator digunakan tiga buah alat ukur osiloskop
empat channel. Osiloskop pertama (XSC1) digunakan dalam mengamati hasil
modulasi masing-masing kanal yang berbentuk gelombang squarewave. Untuk
mengamati hasil modulasi dari tiap kanal yang berbentuk gelombang sinusoidal
digunakan osiloskop kedua (XSC2). Sedangkan osiloskop terakhir (XSC3)
digunakan untuk mengamati gelombang total keluaran rangkaian modulator yang
berasal dari penjumlahan gelombang termodulasi tiap kanal.
55Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
XSC2 XSC3 XSC1
Gambar 4.19 Tampilan rangkaian simulasi modulator 16-QAM Setelah simulasi diproses, didapatkan gelombang hasil modulasi pada
XSC1 yang ditunjukkan oleh Gambar 4.20. Pasangan Data Bit Real
Gambar 4.20 Gelombang squarewave hasil modulasi
Sinyal hasil modulasi yang diperoleh pada rangkaian modulator, tidak
semua merupakan bit data yang berisi informasi. Diantara bit informasi terdapat
Dummy Bit
I
Q
56Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
dummy bit yang tidak berisi informasi yang ingin disampaikan. Dummy bit ini
muncul akibat proses yang terjadi di rangkaian pemisah data dan rangkaian
selektor data. Proses sampling yang dilakukan secara bergantian untuk masing-
masing kanal pada rangkaian pemisah data menyebabkan munculnya pasangan
dummy bit dengan nilai 00 diantara tiap pasangan bit data.
Selain itu dummy bit juga muncul akibat proses pada rangkaian selektor
data. Dummy bit muncul dikarenakan proses penentuan nilai tiap pasang bit data.
Penentuan nilai menggunakan gerbang logika XOR dilakukan pada setiap dua bit
data yang tidak semuanya merupakan pasangan bit seharusnya. Antara tiap
pasangan bit data real mempunyai interval sebesar tiga bit data. Atau pada
Gambar 4.20 terlihat interval sebesar 12 carrier, karena frekuensi carrier yang
digunakan empat kali frekuensi bit data. Algoritma ini di ilustrasikan pada
Gambar 4.21.
1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0
Pasangan Data Bit Real
Select
Bit data
Gambar 4.21 Ilustrasi proses seleksi rangkaian selektor data
Gambar 4.21 mengilustrasikan proses seleksi data yang dilakukan saat diberi
input serial bit 1. Grafik bit data (garis merah) merupakan sinyal bit data setelah
melalui rangkaian pemisah data. Pasangan bit 11 merupakan pasangan bit yang
ingin diproses, sedangkan pasangan bit 00 merupakan dummy bit. Proses seleksi
dilakukan tidak hanya pada pasangan bit 11 tapi pada tiap dua bit (termasuk 01,
10, dan 00). Sehingga terdapat interval antara pasangan bit data real yang berisi
informasi sebesar tiga bit data. Algoritma yang sama harus diterapkan pada
rangkaian demodulator untuk merekonstruksi sinyal bit informasi dan
menghilangkan dummy bit.
57Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Setelah dilewatkan pada rangkaian filter, diperoleh hasil modulasi
berbentuk gelombang sinusoidal pada osiloskop XSC2 yang ditunjukkan Gambar
4.22.
Discharge muatan
Gambar 4.22. Gelombang sinusoidal hasil modulasi Secara umum nilai gelombang sinusoidal hasil keluaran rangkaian filter mengikuti
nilai gelombang squarewave hasil modulasi. Pada gelombang keluaran rangkaian
filter juga terlihat adanya discharge muatan listrik saat proses transisi nilai bit
data. Ini diakibatkan adanya komponen penyimpan muatan seperti kapasitor dan
induktor dalam rangkaian filter.
Sebelum ditransmisikan ke kanal komunikasi, gelombang hasil modulasi
kanal I dan kanal Q harus dijumlahkan terlebih dahulu. Gelombang hasil keluaran
rangkaian summing circuit pada osiloskop XSC3 ditunjukkan Gambar 4.23.
Gelombang ini merupakan hasil akhir rangkaian modulator 16-QAM dengan
frekuensi gelombang bervariasi antara 310 KHz - 360 KHz dan tegangan peak to
peak maksimum (Vpp) 5 V. Juga dapat dilihat gelombang hasil modulasi ini
memiliki karakteristik gelombang sinusoidal murni tanpa cacat, seperti terdapat
pada perbesaran gelombang Gambar 4.23. Inilah yang menjadi kelebihan pada
penggunaan komponen logika, karena lebih tahan terhadap gangguan selama
proses. Tiap simbol yang dikirimkan pada gelombang ini mengandung informasi
empat bit.
58Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 4.23. Tampilan rangkaian simulasi modulator 16-QAM
4.2.2 Pergeseran Fasa
Setelah mengetahui prinsip kerja dari keseluruhan rangkaian, kini
dilakukan analisis apakah gelombang hasil modulasi yang diperoleh rangkaian
simulasi sesuai dengan teori rangkaian modulator 16-QAM. Sistem diberikan
input yang bervariasi agar hasil keluaran rangkaian lebih mudah diamati. Salah
satu hal penting dalam menilai kerja modulator 16-QAM ini, bagaimana
pergeseran fasa gelombang carrier saat terjadi perubahan bit data dibandingkan
teori. Contoh perubahan bit data yang terjadi ditunjukkan Gambar 4.24.
Pergeseran fasa yang diperoleh sesuai dengan rancangan, hanya pada saat transisi
fasa dipengaruhi charge dan discharge muatan.. Ini mengakibatkan terjadi
kenaikkan amplitudo pada saat transisi pergeseran fasa. Pengaruh charge dan
discharge muatan dikarenakan ketidaksempurnaan rangkaian filter. Rangkaian
filter tersusun atas komponen yang mampu menyimpan muatan listrik seperti
kapasitor dan induktor.
59Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 4.24 Pergeseran fasa gelombang hasil modulasi saat transisi bit data
Untuk melihat kesesuaian pergeseran fasa, dilakukan perbandingan gelombang
hasil modulasi saat terjadi pergeseran fasa 180°. Hasilnya dapat dilihat pada
Gambar 4.25
60Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Gambar 4.25 Perbandingan pergeseran fasa 180°
Dapat dilihat pada Gambar 4.25 walaupun terjadi kenaikkan level amplitudo saat
transisi nilai bit, ternyata pergeseran fasa yang dilakukan sesuai yakni 180°.
Dengan demikian dapat disimpulkan charge dan discharge muatan hanya
mempengaruhi saat proses transisi, namun prinsip dasar pergeseran fasa tetap
dapat diterapkan.
4.2.3 Kecepatan Transfer Data
Hal lain yang menjadi parameter dalam menilai performa modulator ialah
kemampuannya dalam melakukan transfer data. Kecepatan transfer data ini
umumnya diukurnya dengan satuan baud (simbol/detik) dan bit rate (bit/detik).
Tiga faktor yang menentukan kecepatan transfer data pada sistem modulasi :
1. Jenis modulasi yang digunakan
2. Frekuensi carrier yang digunakan
3. Perbandingan kecepatan bit data input dengan kecepatan carrier
Variasi nilai kecepatan data sesuai parameter yang digunakan ditunjukkan pada
Tabel 4.1
61Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Tabel 4.1 Kecepatan Transfer Data Sesuai Nilai Parameter
NO Modulasi
Frekuensi
Carrier
(Khz)
ƒ data
ƒ carrier Ilustrasi Baud
(Ksimbol/s)
Bit
Rate
(Kbit/s)
1 16-QAM 350 1/2
175 700
2 16-QAM 350 1/4
87,5 350
3 16-QAM 350 1/8
43,75 175
4 16-QAM 350 1/16
21,875 87,5
5 16-QAM 350 1/32
10,9375 43,75
Sesuai Tabel 4.1 variasi diberikan pada parameter perbandingan kecepatan bit
data input dengan kecepatan carrier. Sedangkan parameter jenis modulasi dan
frekuensi carrier dibuat tetap. Nilai baud dan bit rate diperoleh berdasarkan
persamaan referensi yang digunakan [8]:
( ) f dataBaud frekuensi carrier x
f carrier⎛
= ⎜⎝ ⎠
⎞⎟ .......................................................(4.5)
sedangkan untuk nilai bit rate diperoleh berdasarkan persamaan :
( ) ( ) bitBit rate Baud x simbol= ......................................................................(4.6)
modulasi 16-QAM menghasilkan 4 bit / simbol.
Sehingga persamaan (4.5) untuk jenis modulasi 16-QAM dapat disederhanakan :
62Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
( ) Bit rate Baud x= 4 .......................................................................................(4.7)
Sebagai contoh untuk data kedua, saat menggunakan kecepatan carrier empat kali
kecepatan bit data. Nilai baud dan bit rate yang diperoleh sebagai berikut :
( ) 1350 87,5 4
simbolBaud KHz x K s⎛ ⎞= =⎜ ⎟⎝ ⎠
( ) 87,5 4 350 350 simbol bitBit rate K x K Kbpss s= = =
Untuk menguji kecepatan transfer data pada rangkaian modulator 16-
QAM, dilakukan pengamatan terhadap frekuensi gelombang hasil modulasi yang
diperoleh. Untuk mengamati nilai frekuensi gelombang hasil modulasi digunakan
frequency counter, seperti terdapat pada Gambar 4.26.
Gambar 4.26 Tampilan frequency counter
Dilakukan pengambilan sampel untuk data dengan menggunakan
parameter perbandingan ƒdata / ƒcarrier = ¼ . Hasil yang diperoleh menunjukkan
dengan penggunaan carrier 350 KHz, frekuensi akhir gelombang hasil modulasi
ternyata tidak stabil 350 KHz. Hal ini tentu berpengaruh terhadap kecepatan
transfer data yang diperoleh. Hasil selengkapnya terdapat pada Tabel 4.2. Sepuluh
data hasil sampel yang diperoleh pada Tabel 4.2 menunjukkan kecepatan transfer
data sebesar 313,295 Kbps - 353,238 Kbps, dengan kecepatan rata-rata 336,663
Kbps.
63Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Tabel 4.2 Kecepatan Transfer Data Rangkaian Modulator 16-QAM Sample Frekuensi Hasil Modulasi (Khz) Baud (Ksimbol/s) Bit Rate (Kbit/s)
1 352,793 88,199 352,793
2 314,716 78,678 314,716
3 320,396 80,099 320,396
4 345,555 86,389 345,555
5 326,216 81,554 326,216
6 313,295 78,324 313,295
7 347,239 86,810 347,239
8 347,687 86,922 347,687
9 345,518 86,380 345,518
10 353,238 88,310 353,238
Dengan demikian dapat disimpulkan untuk mendapatkan kecepatan
transfer data yang lebih tinggi dapat dilakukan dengan meningkatkan frekuensi
carrier, menggunakan teknik modulasi yang lebih efisien dan memperbesar
perbedaan kecepatan bit data dengan kecepatan carrier. Kecepatan frekuensi
carrier yang dapat digunakan ditentukan oleh kemampuan media transmisi. Untuk
sistem komunikasi PLC, digunakan asumsi frekuensi carrier 200 KHz - 600 KHz.
Dengan semakin memperkecil perbedaan kecepatan data terhadap carrier
memang dapat meningkatkan kecepatan transmisi data, namun sistem ini akan
semakin rentan terhadap terjadinya error akibat noise di kanal komunikasi. Sistem
yang ideal menggunakan kecepatan carrier lebih tinggi dari 5 kali kecepatan bit
data.
64Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
BAB V
KESIMPULAN
Setelah melakukan perancangan rangkaian dan analisis terhadap kinerja
rangkaian modulator 16-QAM berbasiskan komponen logika maka diperoleh
beberapa kesimpulan, yaitu :
1. Rangkaian modulator 16-QAM berbasiskan komponen logika yang
dirancang telah dapat menerapkan prinsip dasar modulasi 16-QAM.
2. Kelemahan dari rangkaian modulator 16-QAM yang dibuat terdapat pada
rangkaian sub-sistem pembangkit gelombang squarewave yang tidak
dapat menghasilkan gelombang squarewave dengan frekuensi 700 KHz
sesuai yang diharapkan, juga nilai duty cycle yang tidak 50%. Selain itu
proses transisi saat terjadi pergeseran fasa ketika transisi nilai bit
dipengaruhi discharge muatan dan beberapa proses yang menghasilkan
dummy bit akan menurunkan performa sistem modulator.
3. Kelebihan rangkaian modulator 16-QAM yang dibuat menggunakan
komponen logika dibandingkan rangkaian modulator berbasiskan
komponen analog, lebih tahan terhadap kemungkinan munculnya noise
selama proses, memiliki tingkat presisi yang lebih baik dalam
menterjemahkan nilai bit data dan tingkat stabilitas sistem yang lebih
baik.
4. Dengan menggunakan parameter frekuensi carrier 350 KHz dan
parameter perbandingan ƒdata / ƒcarrier = ¼, rangkaian modulator 16-
QAM mampu menghasilkan kecepatan transfer data sebesar 313,295
Kbps - 353,238 Kbps, dengan kecepatan rata-rata 336,663 Kbps.
Berdasarkan parameter frekuensi carrier dan kecepatan data yang
digunakan, rangkaian modulator 16-QAM ini dapat digunakan sebagai
modulator pada sistem PLC.
65Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
DAFTAR ACUAN
[1] A. Mori, Y. Watanabe, M. Tokuda, “The Power Line Transmission Characteristics for An OFDM Signal,” Jurnal PIER (Progress In Electromagnetics Research) 61 (2006), hal. 279-280.
[2] Kevin Wade Ackerman, “Timed Power Line Data Communication,” Tesis,
Master of Science Program Department of Electrical Engineering University of Saskatchewan, Kanada, Januari 2005, hal. 5..
[3] Gunawan Wibisono, “Pembuatan Prototipe Modem Power Line
Communication (PLC) Dengan Metoda Orthogonal FDM”, Usulan Riset Unggulan Universitas Indonesia Tahun 2007 Bidang ICT Dengan Kode UG-ICT-11 (2007), hal. 3-5.
[4] Halid Hrasnica, Abdelfatteh Haidine, Ralf Lehnert, Broadband Power Line
Communications Network Design (England : John Wiley & Sons, 2004), hal.19-23, 32-35, 83.
[5] Yasunori Abe, et al.,”Development of High Speed Power Line
Communication Modem “ Juni 2004, hal 30. [6] M. Indra Irsyad, “Mari Gunakan Kabel Listrik Untuk Akses Internet”.
Diakses 10 Desember 2007, dari Kompas 15 Februari 2006 http://kompas.com/kompas-cetak/0602/15/telkom/2439362.htm
[7] _________, “Digital Modulation,” Bahan Kuliah Modulasi Digital (Jakarta :
Departemen Teknik Elektro UI), Bab 5.NX [8] _________, “Digital Modulation in Communication System An
Introduction,” Application Note 1298 (Hewlett-Packard Company, 1997), hal 7, 12, 16-17.
[9] _________, “LM555 / LM555C Timer,”. Diakses 10 Desember 2007, dari
National Semiconductor (Juli 2006) http://www.national.com/ds.cgi/LM/LM555.pdf
[10] Djamhari Sirat, Arman Djohan, “Error Rate Performance Untuk Sistem
Komunikasi Satelit Untuk Stasiun Bergerak (Mobile) Dengan Menggunakan Teknik Modulasi DQPSK,” Lembaga Penelitian Universitas Indonesia, Februari 1993.
[11] Phil Sutterlin, Walter Downey, “A Power Line Communication Tutorial
Challenges and Technologies”. Diakses 10 Desember 2007, dari Echelon Corporation http://www.viste.com/LON/tools/PowerLine/pwrlinetutoral.pdf
66Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
67
DAFTAR PUSTAKA
_________, “Power Supplies Goes Digital” White paper : Ericsson, Oktober 2006.
Purroy, et al, “Research Areas for Efficient Power Line Communication Modem”,
Departement of Electronics and Communication Engineering University of Zaragoza. Diakses 10 Desember 2007 http://www.isplc2004.unizar.es/Research%20Areas%20for%20Efficient%20Power%20Line%20Communication%20Modems.pdf
Heo, Kyung L, et al, “Design of High Speed OFDM System for Power Line
Communications” Jurnal IEEE, 2002. Ho, Sam W, “Adaptive Modulation (QPSK, QAM)”. Diakses 10 Desember 2007,
dari Intel Corporation (2004) http://www.intel.com/netcomms/technologies/wimax/303788.pdf
J. Anatory, M.M. Kissaka, N.H. Mvungi, “Broadband Services Provision in
Power Line Communications of Developing Countries,” Jurnal IEEE, 2005 Kuphaldt, Tony R, Lesson In Electric Circuits, Volume IV- Digital, (Open Book
Project, Januari 2006.) Mano, M.Morris, Digital Design Second Edition (New Jersey : Prentice-Hall,
1984) Millan, Jacob, Arvin Grabel, Microelectronics Second Edition (Singapura :
McGraw-Hill Book Company, 1987) R. Struzak, “Radiocommunication Channel and Digital Modulation : Basics”.
Diakses 10 Desember 2007 http://wireless.ictp.trieste.it/school_2005/lectures/struzak/R_Chnnl_Digit_Modulat.pdf
R.W.McCaughern, “Consultation Paper on Broadband over Power Line (BPL)
Communication System” Gazette Notice SMSE-005-05, Juli 2005. Shanmugam, K.Sam, Digital and Analog Communication Systems (Canada : John
Wiley & Sons Inc, 1979) Sutanto, Rangkaian Elektronika Analog dan Terpadu (Jakarta : Universitas
Indonesia-Press, 1997) _________,, Integrated Circuits TTL ‘84/85. Binatronika
Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
68
LAMPIRAN
Lampiran 1 Gambar Diagram Hierarki Modulator 16-QAM L
ampi
ran
1 G
amba
r D
iagr
am H
iera
rki M
odul
ator
16-
QA
M
LA
MPI
RA
N
Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
1.1.Gambar Rangkaian Clock
1.2.Gambar Rangkaian Counter
1.3.Gambar Rangkaian Splitter
69Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
1.4.Gambar Rangkaian I_Channel
1.5.Gambar Rangkaian Q_Channel
70Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
1.6.Gambar Rangkaian Carrier
1.7.Gambar Rangkaian Identifikasi_Data
71Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
1.8.Gambar Rangkaian Selector_Carrier
1.9.Gambar Rangkaian ModulasiI
1.10.Gambar Rangkaian Amplifier
72Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
73
1.12.Gambar Rangkaian Summing_Modulated_Signal
1.11.Gambar Rangkaian Filter
Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Lampiran 2 Gambar Rangkaian Modulator 16-QAM
L
ampi
ran
2 G
amba
r R
angk
aian
Mod
ulat
or 1
6-Q
AM
74
Perancangan rangkaian..., Dienza Ariesandy, FT UI, 2008
Top Related