Pertemuan 9-10Karakteristik Sistem Matakuliah: H0134 / Sistem Pengaturan DasarTahun: 2005Versi:
Learning OutcomesPada akhir pertemuan ini, diharapkan mahasiswa akan mampu :menjelaskan arti fisis dan karakteristiknya dari sistem orde 2 maupun sistem orde tinggi
Outline MateriPemahaman sistem orde 1, 2 dan orde tinggitime constantpersamaan karakteristik, akar karakteristik, frekuensi alamiah (natural) , damping ratio.Pemahaman stabil (overdamped, critically damped, underdamped) dan tidak stabil.Analogi elemen sistem mekanik dan elektrik
Bentuk Standar Sistem Orde 2
Sifat dinamik dari sistem orde 2 dapat diuraikan menggunakan 2 parameter dan n.0 < < 1 : kutub-kutub ( poles ) merupakan akar kompleks conjugate dan terletak di sebelah kiri sumbu imajiner. Respons transient
berosilasi pada keadaan yang disebut dengan kurang diredam ( underdamped ).Respons dari sistem untuk input berbentuk fungsi step :
Frekuensi osilasi d dan berubah dengan perubahan .Jika = 0 respons sistem :c(t) = 1 cos ntsistem akan terus berosilasi dengan frekuensi n dan tidak akan teredam.
= 1 : kedua kutub riil negatip dan letaknya hampir sama. Sistem disebut teredam kritis ( critically damped ).Untuk unit step input, maka output menjadi :
Respons sistem :
> 1 : Kedua kutub riil negatip dan letaknya tidak sama. Sistem disebut teredam lebih ( overdamped ).
Untuk unit step input, C(s) dapat ditulis :
Respons sistem dalam wawasan waktu :
s1 = [ + ( 2 1)0.5 ] ns2 = [ - ( 2 1)0.5 ] nRespons mengandung 2 faktor yang menurun secara eksponensial.
Respons sistem orde 2 terhadap unit step input.
Hubungan antara letak akar-akar dengan time respons.1. Keadaan under damped :0 < < 1
2. Keadaan critically damped : = 1
3. Keadaan overdamped : > 1
4. Keadaan undamped : = 0
5. Keadaan tidak stabil
Definisi dari spesifikasi respons transient.Delay time td : Waktu yang diperlukan oleh respons untuk mencapai setengah dari nilai akhir untuk pertama kali.Rise time tr : Waktu yang diperlukan oleh respons untuk naik dari 10%-90%, 5%-95%, 0%-100% dari nilai akhir. Untuk underdamped system biasanya digunakan 0%-100%.
Peak time t p : Waktu yang diperlukan untuk mencapai puncak pertama dari overshoot.Maximum (percent) overshoot Mp :Nilai puncak maksimum diukur dari nilai respons sebesar 1. Jika nilai steady state akhir berbeda dari 1, maka digunakan rumus :
Settling time ts : Waktu yang diperlukan oleh respons untuk mencapai dan tinggal dalam range
sekitar nilai akhir ( biasanya 2% atau 5% ).Time constant T : Waktu yang diperlukan oleh respons untuk mencapai 63,2% dari nilai akhir.
Rumus berdasarkan definisi. Rise time
= tan-1( d/ )Peak time
Settling time
Maximum percent overshoot.
Contoh :
Pada sistem diatas = 0,6 dan n = 5 rad/det. Jika sistem diberi input R(s) berupa fungsi step, tentukan rise time, peak time, maksimum peak overshoot dan settling time.
Jawab :
Rise time Peak timeMax overshoot Settling time
sistem Pengaturan yang diberi input akan mempunyai kesalahan keadaan mantap ( steady state error ) sebagai respons terhadap tipe input tertentu.Sebuah sistem dapat saja tidak mempunyai kesalahan keadaan mantap terhadap input unit step tetapi mempunyai kesalahan keadaan mantap terhadap ramp input.
Kesalahan mantap (Steady state error)
Teori nilai akhir untuk menghitung Errorsteady state.
Konstanta error posisi statik KpInput Fungsi Step
Sistem Tipe 0
Sistem Tipe N 1
Konstanta error kecepatan statik Kv.Input Fungsi Ramp.
Sistem Tipe 0
Sistem Tipe 1
u Sistem tipe 2 atau lebih
u Error steady state
Konstanta error percepatan statik KA.Input r(t) fungsi parabolik Sistem Tipe 0
Sistem Tipe 1 Sistem Tipe 2 Sistem Tipe 3 atau lebih
1 / K00Tipe 20Tipe 11/(1 + K)Tipe 0Parabolikr(t)=1/ 2 t2Rampr(t) = tStepr(t) = 1Tipe SistemInput1 / KTipe 1Tipe SistemSebagai ringkasan tentang kesalahan steady state untuk sistem tipe 0,tipe 1 dan tipe 2 dengan bbrp jenis input adalah sbb:
PenutupSistem orde 1 ditandai dengan Time constant.Sistem orde 2 ditandai dengan frekuensi alamiah dan damping ratio.Akar persamaan karakteristik adalah komponen weighting functionsistem Pengaturan yang diberi input akan mempunyai kesalahan keadaan mantap ( steady state error ) sebagai respons terhadap tipe input tertentu.Sebuah sistem dapat saja tidak mempunyai kesalahan keadaan mantap terhadap input unit step tetapi mempunyai kesalahan keadaan mantap terhadap ramp input.
Top Related