Umrežavanje prošlosti: memorijske kulture novomedijske ekologije
Z. Prijic´mikroelektronika.elfak.ni.ac.rs/digitalna/files/latches.pdf · Bistabilne memorijske...
Transcript of Z. Prijic´mikroelektronika.elfak.ni.ac.rs/digitalna/files/latches.pdf · Bistabilne memorijske...
Bistabilne memorijske jedinice
Digitalna mikroelektronika
Z. Prijic
Elektronski fakultet NišKatedra za mikroelektroniku
Predavanja 2007.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Bistabilne memorijske jediniceMultivibratori
Bistabilne memorijske jedinice su elektronska kola koja imajudva stabilna stanja koja se u digitalnoj mikroelektronici nazivajuSET i RESET. Dva osnovna tipa ovih jedinica su:
1 Latch (Bravica)2 Flip-flop
Osnovna razlika izmedu tipova je u metodu koji se koristi zapromenu stanja.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Sadržaj
1 Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
S-R LatchSet-Reset Latch
Active LOW
/Q /Q
R
S/R
/S
Active HIGH
Q QG1
G2
G1
G2
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
S-R LatchActive LOW konfiguracija (S-R latch)
1 Neka su u pocetnom trenutku oba ulaza i izlaz G1 na nivouHIGH. To znaci da je izlaz G2 na LOW. Latch se nalazi uSET stanju. Ovakvo stanje se zadržava sve dok se na Rulazu ne pojavi LOW.
2 Kada se na R pojavi LOW, na izlazu G2 se pojavljuje HIGH,što znaci da ce se, preko povratne sprege, HIGH pojaviti ina ulazu G1. Pošto je ulaz S na nivou HIGH, to izlaz G1postaje LOW što se, preko povratne sprege, prenosi naulaz G2. Time se izlaz G2 postavlja na nivo HIGH i takoostaje i po prestanku delovanja LOW na ulazu R. Latch senalazi u RESET stanju, sve dok se na S ulazu ne pojaviLOW.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
S-R LatchActive LOW konfiguracija
Kada se i na R i na S ulazima u isto vreme pojavi LOW, naoba izlaza se pojavljuje HIGH, što je narušavanje logickefunkcije komplementarnosti izlaza. Isto se dogada i uslucaju da LOW istovremeno nestane sa R i na S ulaza. Sobzirom na propagaciono kašnjenje kola jedan od izlazace prvi otici na LOW, što znaci da nije moguce pouzdanopredvideti sledece stanje latch-a.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
S-R LatchLogicki simboli
S
R
S
R Q
Q
Active LOW
S
R Q
Q
Active HIGH
S
R
Primer kola: 74LS279.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Primer primene S-R latch-aStabilizacija napona nakon zatvaranja mehanickog prekidaca
V
R
2
1
V
0
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Primer primene S-R latch-aStabilizacija napona nakon zatvaranja mehanickog prekidaca
V
R1
2
1
S
R
Q
R2
1!2LOW
HIGH
2!1prekidač
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Primer primene S-R latch-aStabilizacija napona nakon zatvaranja mehanickog prekidaca
Kada je prekidac u položaju 1 ulaz R je na nivou LOW i latch jeu stanju RESET. Kada se prekidac prebaci u položaj 2, ulaz Rse podiže na nivo HIGH preko pull-up otpornika, dok se ulaz Sza trenutak spušta na nivo LOW. Ovo je dovoljno da latch dodeu stanje SET u kome ostaje sve do ponovnog prebacivanjaprekidaca u položaj 1.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
S-R LatchGated S-R Latch
EN
R
/Q
Q
S
S
R
Q
Q
S
R
ENEN
Ulaz EN treba da bude HIGH da bi latch menjao stanje. Kadasu S i R istovremeno na nivou HIGH dolazi do narušavanjalogicke funkcije.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
D LatchGated D Latch
/Q
Q
D
Q
Q
D
ENENEN
D
Ulaz EN treba da bude HIGH da bi latch menjao stanje. Kada jeulaz D na nivou HIGH, tada je i izlaz Q na nivou HIGH (stanjeSET). Kada je ulaz D na nivou LOW, tada je i izlaz Q na nivouLOW (stanje RESET). Primer kola: 74LS75.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Sadržaj
1 Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Flip-flop
Flip-flop je sinhroni bistabilni multivibrator. Ovakvo kolo, pored Si R ulaza, ima dodatni kontrolni ulaz C na koji dolazi okidacki(triggering) impuls koji se naziva clock (CLK). Stanje na izlazuse menja sinhrono sa nailaskom okidackog impulsa.Ivicno okidani (edge-triggered) flip-flop stanje na izlazu menjaili na prednjoj ili na zadnjoj ivici okidackog impulsa. Flip-flopmože biti:
1 S-R (ne postoji u integrisanim kolima)2 D3 J-K
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Flip-flopLogicki simboli
S
Q
Q
D
CC
R R
D
Q
Q
D
CC
J
Q
Q
J
CC
K K
S
Q
Q
D
CC
R R
D
Q
Q
D
CC
J
Q
Q
J
CC
K K
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani S-R flip-flop
S
Q
Q
1
C
0 R
0
1
CLK
S
Q
Q
0
C
1 R
0
1
CLK
Kada su i S i R ulazi na nivou logicke nule flip-flop ne menjastanje, bez obzira na CLK impuls.Kada su i S i R ulazi na nivou logicke jedinice dolazi donarušavanja logicke funkcije.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani S-R flip-flopBlok djagram
CLK
R
/Q
Q
S
Detektortranzicijeimpulsa
Upravljački gejtovi Latch
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani S-R flip-flopDetektor tranzicije impulsa
kašnjenje
Širina impulsa na izlazu NI kola odgovara vremenu kada su obasignala na njegovom ulazu na nivou HIGH, što je posledicakašnjenja signala zbog prolaska kroz prethodni invertor.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani S-R flip-flopPrelazak flip-flopa iz stanja RESET u stanje SET
CLK
R
/Q
Q
S
Detektortranzicijeimpulsa
1
0
0
1
0
1
0
1
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani S-R flip-flopPrelazak flip-flopa iz stanja SET u stanje RESET
CLK
R
/Q
Q
S
Detektortranzicijeimpulsa
0
1
0
1
0
1
0
1
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani D flip-flopKada je D na nivou HIGH, nailazak CLK impulsa flip-flop postavlja u stanje SET.
S
Q
Q
D
CCLK
R
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani J-K flip-flopVeoma cesto korišcen
CLK
K
/Q
Q
J
Detektortranzicijeimpulsa
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani J-K flip-flopTablica istinitosti
J K CLK Q Q Stanje0 0 ↑ Q0 Q0 Bez promene0 1 ↑ 0 1 RESET1 0 ↑ 1 0 SET1 1 ↑ Q0 Q0 Zamena (Toggle)
Q0 je izlazni nivo pre nailaska CLK impulsa (prethodno stanje).
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani J-K flip-flopJ-K flip-flop sa asinhronim ulazima
J
Q
Q
J
C
K K
PRE
CLR
CLK
Ulaz PRE služi sa dovodenje flip-flopa u stanje SET, a ulaz CLRu stanje RESET, nezavisno od CLK impulsa.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Ivicno okidani J-K flip-flopJ-K flip-flop sa asinhronim ulazima
K
/CLR
/PRE
/Q
CLK
J
Q
Detektortranzicijeimpulsa
Primer kola: 74AHC74
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Vremenske konstante flip-flopaPropagaciono kašnjenje
CLK
Q
tPLH
50%
50%
CLK
Q
tPHL
50%
50%
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Vremenske konstante flip-flopaPropagaciono kašnjenje
PRE
Q
tPLH
50%
50%
CLR
Q
tPHL
50%
50%
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Vremenske konstante flip-flopaVreme uspostavljanja (Set-up time)
D
CLK
ts
50%
50%
Vreme prisustva logicke jedinice na ulazu D mora biti ≥ ts prepojave prednje ivice CLK impulsa, da bi flip-flop radiopouzdano.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Vremenske konstante flip-flopaVreme zadržavanja (Hold time)
D
CLK
th
50%
50%
Logicka jedinica na ulazu D mora ostati za vreme ≥ th nakonpojave prednje ivice CLK impulsa, da bi flip-flop radiopouzdano.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Elektricne karakteristike flip-flopa
Maksimalna ucestanost CLK impulsa (fmax)Minimalna širina impulsa CLK, PRE, CLR (tw)Disipacija snage P = VCC × ICC
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Sadržaj
1 Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Paralelno skladištenje podataka
D
Q
D
Q
D
Q
D
Q
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Deljenje ucestanostiUcestanost Q je dva puta manja od ucestanosti CLK
J
Q
C
K
CLK
HIGH
CLK
Q
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Deljenje ucestanostiDeljenje ucestanosti brojem 2n, pri cemu je n broj flip-flopova
J
Q1
C
K
CLK1
HIGH
CLK1
Q1
J
Q2
C
K
CLK2
HIGH
Q2
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
BrojanjeOba flip-flopa su inicijalno u stanju RESET, a okidaju se na negativnoj ivici impulsa
J
QA
C
K
CLK
1
CLK
QA
J
QB
C
K
1
QB
1 2 3 4 5 6 7 8
0 1 0 1 0 1 0 1
0 1 1 0 0 1 10
Sekvenca QBQA uzima vrednosti 00, 01, 10 i 11 i to se ponavljana svaka cetiri CLK impulsa. To znaci da brojac broji od 0 do 3.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
BrojanjeBinarno brojanje od 0 do 7
J
QA
C
K
CLK
1
J
QA
C
K
QB
J
QC
C
K
QB QC
Sekvenca QCQBQA uzima vrednosti 000, 001, . . . ,111 i to seponavlja na svakih osam CLK impulsa.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibratorOne shot
Monostabilni multivibrator ima samo jedno stabilno stanje ukome se normalno nalazi. Iz stabilnog stanja se izbacujeokidackim impulsom. Nakon nailaska okidackog impulsamultivibrator ulazi u „nestabilno“ stanje u kome provodiodredeno vreme i ponovo se vraca u stabilno stanje. Vremekoje multivibrator provede u „nestabilnom“ stanju odredujetrajanje impulsa koji se pojavljuje na njegovom izlazu.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibrator
G1
+V
R
C
G2
t1
t2
t1
t2
t1
t2
t1
t2
Q
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibrator
Kada se na okidacki ulaz dovede impuls, izlaz NILI kola G1postaje LOW, što se preko kondenzatora C prenosi na ulazinvertora G2. Izlaz G2 postaje HIGH i preko povratne sprege seprenosi na ulaz G1, što omogucava zadržavanje LOW nivoa naizlazu G2. Zbog toga kondenzator C pocinje da se puni prekootpornika R. Kada se kondenzator napuni do nivoa koji ulaz G2detektuje kao HIGH, izlaz celog kola postaje LOW. Vremetrajanja HIGH impulsa na izlazu kola odredeno je RCkonstantom.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibratorLogicki simbol
Q
Q
TriggerQ
Q
Trigger
+V
REXT
CEXT
CX
RX/CX
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibratorTipovi
1 Monostabilni multivibrator sa fiksiranim ponovnimokidanjem (nonretriggerable): Nakon prvog okidackogimpulsa kolo nece reagovati na naredni okidacki impulssve dok se ne vrati u stabilno stanje.
2 Monostabilni multivibrator sa proizvoljnim ponovnimokidanjem (retriggerable): Nakon prvog okidackog impulsakolo ce reagovati na svaki naredni okidacki impuls, štorezultuje produžavanjem trajanja impulsa na izlazu.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibratorTipovi
Q
Trigger
Q
Trigger
tW
tW
Tip 1
Tip 2
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibrator74121
Q
Q1≥ & 1
CX RX/CXRI
A1
A2
B
RINT
CEXT
REXT/C
EXT
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibratorSN74121
A1, A2 i B su okidacki ulazi. Ulaz B je ulaz u Šmitovo kolo isluži za pouzdano okidanje multivibratora i kada supromene ivica okidackog impulsa spore.RINT je interni otpornik vrednosti 2kΩ i može se koristitiumesto eksternog otpornika.Simbol „ד preko ulaznog pina oznacava da se radi o vezikoja nije logicka.Broj 1 ispred simbola impulsa oznacava da se radi omultivibratoru sa fiksiranim ponovnim okidanjem.Vreme trajanja impulsa na izlazu je tW = 0, 7RINT(EXT)CEXT ,pri cemu je R u kΩ, a C u pF.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibrator74LS122
Q
Q1≥ &
CX RX/CXRI
A1
A2
B1
RINT
CEXT
REXT/C
EXT
B2
CLR
Multivibrator je sa proizvoljnim ponovnim okidanjem.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibratorPrimena 74LS122 - sekvencijalno vremensko kolo
1≥ &
CX RX/CXRI
A1
A2
B1
B2
CLR
CEXT
REXT
Q
1≥ &
CX RX/CXRI
CEXT
REXT
Q
1≥ &
CX RX/CXRI
CEXT
REXT
Q
Q1 Q2 Q3
VCC
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
Monostabilni multivibratorPrimena 74LS122 - sekvencijalno vremensko kolo
Q1
Q2
Q3
tx
tx
tx
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
555 tajmerMonostabilni multivibrator
GNDCONTTRIG
C2
R1
C1
TRESH
DISCH
RESET VCC
VCC
555
OUT
NAPOMENA: POGLEDATI PREDAVANJA IZ PREDMETA
ANALOGNA MIKROELEKTRONIKA.
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
555 tajmerAstabilni multivibrator (oscilator)
GNDCONTTRIG
C2
R1
C1
TRESH
DISCH
RESET VCC
VCC
555
OUT
R2
Ucestanost oscilacija: f = 1, 44/(R1 + 2R2)C1
Z. Prijic Digitalna mikroelektronika
Bistabilne memorijske jediniceLatchFlip-flopPrimene flip-flopa
555 tajmerAstabilni multivibrator (oscilator) sa promenljivim faktorom iskorišcenja periode
GNDCONTTRIG
C2
R1
C1
TRESH
DISCH
RESET VCC
VCC
555
OUT
R2D
1
Duty cycle =(
R1
R1 + R2
)· 100%
Z. Prijic Digitalna mikroelektronika