Vivado Design Suite ユーザーガイド - Xilinx...Vivado Design Suite ユーザーガイド...

Vivado Design Suite ユーザーガイド

IP を使用した設計

UG896 (v2013.2) 2013 年 6 月 19 日

IP を使用した設計 www.xilinx.com 2UG896 (v2013.2) 2013 年 6 月 19 日

Notice of DisclaimerThe information disclosed to you hereunder (the “Materials”) is provided solely for the selection and use of Xilinx products.To the maximum extent permitted by applicable law:(1) Materials are made available "AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS, EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OF MERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE; and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any other theory of liability) for any loss or damage of any kind or nature related to, arising under, or in connection with, the Materials (including your use of the Materials), including for any direct, indirect, special, incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of loss or damage suffered as a result of any action brought by a third party) even if such damage or loss was reasonably foreseeable or Xilinx had been advised of the possibility of the same.Xilinx assumes no obligation to correct any errors contained in the Materials or to notify you of updates to the Materials or to product specifications.You may not reproduce, modify, distribute, or publicly display the Materials without prior written consent.Certain products are subject to the terms and conditions of the Limited Warranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject to warranty and support terms contained in a license issued to you by Xilinx.Xilinx products are not designed or intended to be fail-safe or for use in any application requiring fail-safe performance; you assume sole risk and liability for use of Xilinx products in Critical Applications:http://www.xilinx.com/warranty.htm#critapps.© Copyright 2012-2013 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries.All other trademarks are the property of their respective owners.

本資料は英語版 (v2013.2) を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、[email protected] までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメールアドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

改訂履歴次の表に、この文書の改訂履歴を示します。

日付バージョン改訂内容

2012/07/25 2012.2 初版

2012/12/18 2012.4 2012.4 Vivado IDE の GUI に合わせてテキストおよびグラフィックをアップデート

2013/03/20 2013.1 IP インテグレーターという早期リリース機能を使用するための新しい章を追加2013.1 リリースからの新機能に合わせてテキストおよびグラフィックをアップデート

2013/06/19 2013.1 本全体の構造を変更2013.2 リリースからの新機能に合わせてテキストおよびグラフィックをアップデート

IP インテグレーターに関する内容を新しい『Vivado Design Suite ユーザーガイド : IP インテグレーターを使用した IP サブシステムの設計』 (UG994) に移動

mailto:[email protected]://www.xilinx.com/warranty.htmhttp://www.xilinx.com/warranty.htm#critappshttp://www.xilinx.com

目次

改訂履歴 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

第 1 章 : IP 中心のデザインフローの概要Vivado IP カタログ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6Vivado IP パッケージャー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

第 2 章 : 再利用可能な IP の作成および管理[Manage IP] フローの概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7フローの開始 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7IP のシミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

Vivado シミュレータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11ModelSim/QuestaSim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11その他のシミュレータ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12ネットリストシミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

ザイリンクス IP とサードパーティ合成ツール. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13バージョン制御 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

第 3 章 : プロジェクトでの IP の使用IP カタログからの IP インスタンスの作成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16

IP のカスタマイズ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16IP のディレクトリ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

IP 出力ファイルの生成とリセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19既存 IP の追加 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19プロジェクトでの IP ステート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21IP のプロジェクト設定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22IP ボードフロー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23IP のインスタンシエート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25IP の合成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25IP のシミュレーション . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27デザイン内での IP の制約 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28IP のサンプルデザインの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28IP ステータスのレポートと IP のアップグレード . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29IP 操作の Tcl コマンド . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

第 4 章 : IP のパッケージIP パッケージャーとその使用フロー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

IP パッケージ化フロー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34IP ユーザーのフロー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34リポジトリの管理 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35IP カタログ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36IP のカスタマイズと生成 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36IP パッケージの検証 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

IP パッケージャーの入力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

IP を使用した設計 japan.xilinx.com 3UG896 (v2013.2) 2013 年 6 月 19 日

http://japan.xilinx.com

入力ファイルのグループ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37パッケージ化された IP に最低限必要なファイルセット . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37

IP パッケージャーの出力 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37出力パッケージ内の IP デザインファイルの分類 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37出力パッケージに含まれるその他のファイル . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

IP パッケージ化の手順 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38既存の Vivado プロジェクトのパッケージ化または新規プロジェクトの作成 . . . . . . . . . . . . . . . . . . . . . . . . . . . 38プロジェクトを IP としてパッケージ化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39IP カタログへの新規 IP の追加 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41HDL 以外のファイルの IP パッケージへの追加 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

以前の EDK IP のインテグレーターコアへの変換. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45推奨される変換フロー . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45予約済みパラメーター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

付録 A : 付録その他のリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47リファレンス . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

IP のファイルおよびディレクトリ構造 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48Vivado Design Suite IP vs ISE CORE Generator IP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48有償ライセンス IP の使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49Vivado IP 最適化 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50スタンドアロン IP の特性評価手法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50Fmax マージンシステム手法 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51ツールオプションおよびその他の要因 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53




第 1 章

IP 中心のデザインフローの概要Vivado™ Integrated Design Environment (IDE) には、さまざまなデザインソースからデザインに IP モジュールを追加できるような IP 中心のデザインフローがあります。

図 1-1 に示すように、Vivado IDE には次の IP ソースを集めた IP カタログというセントラルレポジトリが含まれます。

• Vivado Design Suite IP

• System Generator for DSP デザインからのモジュール (MATLAB/Simulink アルゴリズム) および Vivado 高位合成デザイン (C/C++ アルゴリズム)

• サードパーティ IP

• Vivado IP パッケージャーを使用して IP としてパッケージされたユーザーデザイン

注記 : サードパーティから合成済み EDIF ネットリストとして提供されている IP もあります。 [Add Sources] コマンドを使用すると、 Vivado IDE からこれらのファイルをデザインに読み込むことができます。

デザインの IP は、さまざまな方法で操作できます。

• [Managed IP] フローを使用して、 IP をカスタマイズし、合成済みデザインチェックポイント (DCP) を含む出力ファイルを生成します。 IP は、作成された XCI ファイルを参照すると、プロジェクトフローでも非プロジェクトフローでも使用できます。これは、多くのチームメンバーで大規模プロジェクトを設計するのに、推奨される方法です。詳細は、第 2 章「再利用可能な IP の作成および管理」を参照してください。

• Vivado プロジェクト内で IP を作成および追加します。プロジェクト内で IP カタログにアクセスして、 IP を作成し、デザインに追加します。 IP は、プロジェクト内部または外部に保存できます。チームメンバーの少ないプロジェクトに推奨される方法です。詳細は、第 3 章「プロジェクトでの IP の使用」を参照してください。

X-Ref Target - Figure 1-1

図 1-1 : IP 中心のデザインフロー



Vivado IP カタログVivado IP カタログ (図 1-2) は、ザイリンクス IP、サードパーティ IP および企業独自の IP のセントラルレポジトリで、デザインチーム、部署、企業内で共有して利用できます。

Vivado IP カタログの主な機能は、次のとおりです。

• 開発されているエンドアプリケーションにかかわらず、構築ブロック、ウィザード、コネクティビティ、 DSP、エンベデッド、 AXI 基盤構造、およびビデオ IP を含むザイリンクス IP すべてに、１つの共有レポジトリから簡単にアクセス可能

• 共有ネットワークドライブも含めた複数の物理ロケーションをサポートし、サードパーティまたな企業内で開発された IP を一貫した IP 環境で利用可能

• Vivado 統合設計環境 (IDE) または Tcl による自動スクリプトベースのフローを使用して、IP をカスタマイズおよび生成

• インスタンシエーションテンプレート、シミュレーションモデル (HDL、 C、または MATLAB)、および HDL サンプルデザインなど、オプションの IP 出力をオンデマンド配信

• IP を Vivado プロジェクトのインスタンシエートソースとして直接評価可能な IP サンプルデザインを統合

• IP をデザインと共にグローバルに RTL 合成、合成可能な RTL または IP のビヘイビアシミュレーションモデルを使用可能

• 変更ログの記録と同じバージョン履歴の詳細に素早くアクセス可能。 IP バージョン番号の命名規則は、メジャー番号.マイナー番号で表記されるよう統一

Vivado IP パッケージャー図 1-1 に示すように、 Vivado IDE には IP パッケージャーという独自のデザイン機能があります。 IP パッケージャーは IP-XACT 規格 (IEEE-1685) に準拠しています。 Vivado IDE ユーザーデザインが集められると、 IP パッケージャーでデザインを再利用可能な IP モジュールに素早く変更して、 Vivado IP カタログに追加して、ほかのユーザーが使用できるようにできます。


図 1-2 : Vivado IP カタログ



第 2 章

再利用可能な IP の作成および管理

[Manage IP] フローの概要Vivado IDE では、 IP カタログで IP を検索したり、 IP をカスタマイズしたり、コンフィギュレーションされた IP のレポジトリを管理したりといった使用しやすいフローが提供されており、 managed_ip_project という名前の IP プロジェクトがディスク上に作成され、ユーザーの作成した IP の合成後のデザインチェックポイントが生成されます。

チームで設計する場合、またはデザインにザイリンクス IP が多く使用される場合は、カスタマイズした IP を Vivadoプロジェクト構造外のディレクトリに作成して保存することをお勧めします。この方法を使用すると、リビジョン制御がシンプルになり、 IP カスタマイズをほかの人と簡単に共有できるようになります。この方法は、 IP を非プロジェクトのスクリプトベースのフローで処理する場合にも推奨されます。

[Manage IP] フローの主な機能は、次のとおりです。

• シンプルな IP プロジェクトインターフェイス

• ザイリンクス IP カタログへの素早いアクセス

• 複数 IP のカスタマイズ設定を作成可能

• IP インスタンシエーションごとにディレクトリを分割し、 IP の使用に必要なすべてのファイルを含有

• RTL または合成後のデザインチェックポイント (.dcp) の生成をユーザーが選択可能。 DCP ファイルには、 IP のネットリストおよび制約の両方が含まれます。

フローの開始[Manage IP] フローを開始するには、 Vivado IDE を起動して、 Getting Started ページで [Mange IP] をクリックします (図 2-1)。

[Manage IP] をクリックすると、次のオプションを含むダイアログボックスが表示されます。

• [New IP Location] : IP カタログの確認と IP のカスタマイズに指定したディレクトリで新しい IP プロジェクトを開きます。出力ファイルもこのディレクトリに含まれます。

• [Recent Customized IP Locations] : 既存 IP の管理および新規 IP の作成に使用する IP プロジェクトを開くディレクトリを最近使用したディレクトリから選択できます。


図 2-1 : [Manage IP] フローの起動



フローの開始

[New IP Location] オプションを選択した場合は、[Open IP Catalog] ダイアログボックス (図 2-2) が表示され、ウィザードの指示に従って新しいカスタマイズ IP のディレクトリを作成できます。

[Next] をクリックすると、 [Open IP Catalog] ダイアログボックス (図 2-3) が表示されるので、パーツ、ターゲット言語、ターゲットシミュレータ、 IP プロジェクトを保存する IP ディレクトリ、および作成またはカスタマイズされるIP を入力します。ディレクトリを設定すると、次が実行されます。

managed_ip_project ディレクトリの作成されるディレクトリが設定されます。

カスタマイズ IP のディレクトリがそのディレクトリ内にそれぞれ作成されます。


図 2-2 : [Manage IP] フローの開始画面


図 2-3 : IP プロジェクトセッションのデフォルト設定



フローの開始

情報を入力して [OK] をクリックしたら、図 2-4 のような IP カタログが表示されます。この段階で IP を選択してカスタマイズできます。カスタマイズすると IP ごとにディレクトリが作成されます。

指定したディレクトリに既に IP プロジェクトが含まれる場合は、既存プロジェクトを開くかどうかを尋ねる図 2-5のようなダイアログボックスが表示されます。 [Yes] をクリックすると、既存の IP プロジェクトが開き、カスタマイズされた IP が表示されます。 [No] をクリックすると、図 2-2 の画面に戻るので、新しいディレクトリを指定します。

[Yes] をクリックすると、既存の IP プロジェクトが開き、カスタマイズされた IP が表示されます。 [No] をクリックすると、図 2-2 の画面に戻るので、新しい IP ディレクトリを指定します。

IP 製品ガイド、変更ログ、製品ウェブページ、アンサーレコードなどへのアクセスを含めたすべてのカタログを開くことができます。

IP をカスタマイズして IP プロジェクトに追加すると、プロジェクトに含まれる IP に関する情報が [Sources] および[IP Properties] ビューに表示されます。


図 2-4 : IP カタログの新しい [Manage IP] ビュー


図 2-5 : ディレクトリに既に IP プロジェクトが含まれる場合の表示されるダイアログボックス



フローの開始

図 2-6 は、 [Manage IP] プロジェクト画面を示しています。

IP プロジェクトの画面は、主に 5 つのセクションに分かれています。

1. [IP Sources] タブ : プロジェクト用にカスタマイズされた IP すべてがリストされます。ここから、出力ファイルを確認したり、その他の出力ファイルの生成を管理したりできます。 IP の出力ファイルが既に生成されている場合は (オプションのデザインチェックポイントファイルは除く )、IP アイコンにチェックマークが表示されます。IP の出力ファイルがまだ生成されていない場合は、 IP アイコンにチェックマークは表示されません。

注記 : カスタマイズ IP には、 .xci ファイル以外にも、インスタンシエーションテンプレート (.veo または.vho) および BOM ファイル (.xml) が常に作成されます。

2. IP カタログ : IP カタログ全体を確認し、カスタマイズ IP を作成して IP プロジェクトに追加できます。

3. [Details] ビュー : [IP Sources] タブや IP カタログから選択した IP の詳細が表示されます。

4. [IP Properties] ビュー : [IP Sources] タブや IP カタログから選択した IP の詳細情報が表示されます。 IP が生成されている場合は、プロパティおよび一般情報が表示されます。

5. [Design Runs] ビュー : 合成デザインチェックポイントの出力ファイルが生成されると、その run がここに表示されます。


図 2-6 : 3 つの IP を含む [Manage IP] プロジェクト画面



IP のシミュレーション

このフローを使用すると、複数の IP をカスタマイズおよび管理できます。 IP の出力ファイルは指定した IP ディレクトリに保存されます。 IP ディレクトリには、 XCI ファイルとその他の生成されたファイルが含まれます。開いたりカスタマイズした IP はすべて Vivado IDE の [Sources] ビューから表示されます (図 2-6)。

IP のシミュレーション[Manage IP] プロジェクトは、フルの RTL プロジェクトではないので、 IP ディレクトリのシミュレーションはサポートされません。シミュレーションするには、デザインプロジェクトからカスタマイズ IP を参照して、そのプロジェクト内でシミュレーションします。IP カタログのザイリンクス IP は、RTL ソースとして配布されるので、サードパーティシミュレータを使用してもビヘイビアシミュレーションが実行できます。

ロジックシミュレーションとサポートされるシミュレータについては、『Vivado Design Suite ユーザーガイド : ロジックシミュレーション』 (UG900) を参照してください。

Vivado シミュレータVivado Design Suite には、 Vivado IDE で直接サポートされる混合言語シミュレータ (Vivado シミュレータ ) が含まれます。シミュレーションは、RTL プロジェクトから直接起動できます。または、xsim を使用して Vivado の外部でシミュレーションを実行する場合は、次のように launch_xsim コマンドを使用して run スクリプトを生成できます。

launch_xsim –scripts_only –mode behavioral

これにより、必要なファイルおよびライブラリ情報すべてを含め、コマンドラインから xsim で使用できるスクリプトが生成できます。

詳細は、『Vivado Design Suite ユーザーガイド : ロジックシミュレーション』 (UG900) を参照してください。

ModelSim/QuestaSimModelSim/QuestaSim は、Vivado IDE で直接サポートされるシミュレーションツールです。プロジェクト設定でシミュレータを ModelSim/Questa に変更しておきます。シミュレーションは、 RTL プロジェクトから直接起動できます。または、ModelSim/Questa を使用して Vivado の外部でシミュレーションを実行する場合は、次のように launch_modelsimコマンドを使用して run スクリプトを生成できます。

launch_modelsim –scripts_only –mode behavioral

これにより、必要なファイルおよびライブラリ情報すべてを含め、コマンドラインから ModelSim/Questa で使用できるスクリプトが生成できます。


図 2-7 : IP を含む [Sources] ビュー

http:/japan.xilinx.com/cgi-bin/docs/rdoc?v=2013.2;d=ug900-vivado-logic-simulation.pdfhttp://japan.xilinx.com



その他のシミュレータ

Vivado IDE に含まれるザイリンクス IP は、業界標準の IEEE P1735 暗号化を使用して暗号化されています。これをサポートするシミュレータを使用すると、ビヘイビアシミュレーションを実行できます。この場合、シミュレーションファイルおよびそれらの属するライブラリのリストが必要です。

シミュレーション用に IP のすべてのファイルを取得するには、 get_files コマンドを使用します。

get_files -compile_order sources -used_in simulation \ -of_objects [get_files .xci]

-compile_order オプションは、現在のところ RTL ソースしかサポートしていませんが、今後のリリースでは制約もサポートする予定です。 -used_in オプションを使用すると、シミュレーションまたは合成で使用されるファイルを指定できます。 -of_objects オプションに、 IP の XCI ファイルオブジェクトを指定すると、そこから IP に関連するすべてのファイルをフィルターできます。

VHDL の場合、各ファイルに関連付けられたライブラリも必要です。 Tcl スクリプトを使用すると、簡単にこれが決定できます。次のスクリプトを使用すると、各ファイルがシミュレーションに使用されるパスおよび関連するライブラリも含めて表示されます。

# Get the list of files required for simulationset ip_files [get_files -compile_order sources -used_in simulation \-of_objects [get_files .xci]# For each of these files, get the library informationforeach file $ip_files { puts "[get_property LIBRARY $file] $file"}

Cadence、 Synposys、および Aldec などのベンダーのサードパーティシミュレータを使用する場合は、アンサー 56287のスクリプトを使用できます。

注記 : Synopsys VCS では、現在のところ IEEE P1735 で暗号化された VHDL ファイルがサポートされません。ザイリンクス IP の多くは VHDL ソースで提供されているので、これらの IP の場合は論理ネットリストを生成する必要があります。



ザイリンクス IP とサードパーティ合成ツール

ネットリストシミュレーションネットリストシミュレーションでは、暗号化されたシミュレーションソースを含め、その IP の構造シミュレーションモデルを作成する必要があります。デザインを 1 つの言語でシミュレーションできるように、構造シミュレーションモデルを作成する必要がある場合もあります。[Managed IP] プロジェクトで構造シミュレーションモデルを作成するには、まず合成済みのデザインチェックポイントファイルを生成する必要があります。これは、 [IP Sources] タブでカスタマイズした IP を右クリックし、 [Generate Output Products] をクリックすると生成できます。 [Generate OutputProducts] ダイアログボックスが開きます。図 2-8 のように、 [Generate Synthesized Design Checkpoint (.dcp)] をオンにします。

注記 : DCP ファイルが生成されたら、 IP の合成デザイン run を手動で開いて、 write_verilog コマンドを使用して構造シミュレーションネットリストを書き出します。

ザイリンクス IP とサードパーティ合成ツールVivado IDE で使用可能なザイリンクス IP は、 Vivado 合成エンジンでのみサポートされます。これには、 IP コアおよびすべてのサンプルデザインを含みます。 IP 用に提供される HDL ファイルのほとんどが IEEE P1735 で暗号化されており、Vivado IDE を使用する場合は読み出し専用になっています。ユーザーデザインにはサードパーティ合成ツールを使用でき、ネットリストを生成できます。これを Vivado のインプリメンテーションで使用できます。

たとえば、ザイリンクス IP を含むデザインに Synopsys 社の Synplify Pro を使用する場合は、推奨されるフローは次のようになります。

• Vivado で [Manage IP] フローを使用して、必要な IP を作成およびカスタマイズします。

• 各 IP の合成デザインチェックポイント (DCP) を生成します。 _synplify_stub.v and_synplify.vho ファイルが自動的に作成されます。

• Synplify Pro プロジェクトに Verilog スタブを追加するか、 VHDL コンポーネントを追加します。これらは、ザイリンクス IP のブラックボックスを推論するため、および合成ツールで IO バッファーが追加されないようにするために使用されます。

• Synplify Pro でネットリストを生成します。

• Synplify Pro からのネットリストを Vivado ネットリストプロジェクトに読み込んで、IP の DCP ファイル (IP ごとに DCP ファイル 1 つ) を追加します。また、非プロジェクトフローのスクリプトを使用する場合は、Synplify Pro


図 2-8 : [Generate Synthesized Design Checkpoint] ボックス



バージョン制御

ネットリストに対して read_edif/verilog を使用したり、 IP の DCP ファイルを add_files で追加し、 link_design を使用します。

• Vivado でデザイン全体をインプリメントします。

_synplify_stub.v and _synplify.vho には、最上位ポートに接続される場合、 Synplify Pro に IP のIO バッファーを推論しないように伝える合成指示子が含まれます。これらの指示子を使用するサードパーティ合成ツールの必要に合わせて変更します。インプリメンテーション中は、 DCP に IO バッファーがない場合、 Vivado で IOバッファーが追加されます。

バージョン制御ザイリンクス IP のバージョンを制御する方法には、次のようなオプションがあります。

• フル制御 – 出力ファイルも含め、すべての IP ディレクトリがバージョン制御されます。この方法は、後で IP をアップグレードするかどうかやそのタイミングをユーザーが決定できるのでお勧めです。 Vivado IDE では、カタログ内でサポートされる IP のバージョンはそれぞれ 1 つのみです。ツールをアップグレードして IP が最新バージョンでなくなっても、まだ使用は可能です。古いバージョンはロックされて再カスタマイズすることはできなくなりますが、出力ファイルは存在するので、まだ使用できます。

• 部分的制御 – IP の XCI ファイルと合成デザインチェックポイント (DCP) がリビジョン制御されます。この方法を使用すると、IP を最新のバージョンにアップグレードする必要がある場合は、IP のカスタマイズ設定が保持されたまま自動的にアップグレードされます。アップグレードしない場合は、DCP を使用し続けることができます。

• 最低制御 – IP の XCI には IP のカスタマイズ設定の詳細がすべて含まれます。これから、合成に必要な出力ファイルすべてを生成し直すことができます。IP が最新バージョンでない場合は、自動的にアップグレードされます。

• スクリプト – バージョン制御に関連するファイル数を最小限にするには、 Tcl コマンド (create_ip、 set_property など) を使用して IP を最初から作成およびカスタマイズします。

合成デザインチェックポイント (.dcp) が生成されているかどうかによって、Tcl を使用してその IP に関する出力ファイルのリストを表示することができます。 .dcp が生成されている場合は、次のコマンドを使用します。

get_files -all -of [get_files .xci]

.dcp が生成されていない場合は、まず IP の合成 run を設定してから get_files コマンドを使用します。 get_files でファイルをクエリー検索したら、その run をリセットする必要があります。

current_run _synth_1get_files -all -of [get_files .xci]

current_run synth_1

このクエリー検索では次のファイルが検出されないので、バージョン制御に手動で追加する必要があります。

• 合成デザインチェックポイント (DCP)

• メモリインターフェイスジェネレーター (MIG) のプロジェクトファイル (.prj)

• 係数ファイル (.coe)



第 3 章

プロジェクトでの IP の使用Vivado™ Design Suite では、プリファレンスによって、さまざまな方法でツールを実行できます。プロジェクトベースの方法を使用して、デザインプロセスおよびデザインデータを自動的に管理させることもできます。この方法は、「プロジェクトモード」と呼ばれます。プロジェクトを使用すると、ディスク上にディレクトリ構造が作成され、それを利用してデザインソースファイル、 IP、 run の結果、およびプロジェクトステータスが管理されます。 run 構造を使用して、合成およびインプリメンテーションプロセスおよび run ステータスを自動的に管理します。デザインフロー全体を Vivado IDE で 1 回クリックするだけで実行でき、スクリプトでそれを記述することもできます。 VivadoDesign Suite で使用可能なデザインフローの詳細については、『Vivado Design Suite ユーザーガイド : デザインフローの概要』 (UG892) を参照してください。

RTL ベースのプロジェクトの場合、 Vivado 環境外から既存の IP を追加したり、 IP カタログから IP コアインスタンスを生成したり、プロジェクトへ追加できます。 IP ソースを追加するには、次の操作を実行します。

• 「IP カタログからの IP インスタンスの作成」

• 「IP 出力ファイルの生成とリセット」

• 「既存 IP の追加」

• 「プロジェクトでの IP ステート」

• 「IP ボードフロー」

• 「IP のインスタンシエート」

• 「IP の合成」

• 「IP のシミュレーション」

• 「デザイン内での IP の制約」

• 「IP のサンプルデザインの使用」

• 「IP ステータスのレポートと IP のアップグレード」

• 「IP 操作の Tcl コマンド」

これらの操作について、次のセクションで説明します。



IP カタログからの IP インスタンスの作成


IP のカスタマイズIP カタログから IP を選択し、パラメーター値を指定することにより、デザイン要件に合わせて IP をカスタマイズできます。

1. [IP Catalog] ビューからカスタマイズする IP を選択します。

2. 選択した IP をダブルクリックするか、ツールバーまたはポップアップメニューから [Customize IP] コマンドを実行します。

図 3-1 は、 FIFO Generator IP の [Customize IP] ダイアログボックスを示しています。

このダイアログボックスに、 IP をカスタマイズするパラメーターが表示されます。 [Customize IP] ダイアログボックスは選択した IP のタイプによって異なり、パラメーターを指定するタブが 1 つまたは複数表示されます。ダイアログボックス上部のタブをクリックし、各ページを表示してパラメーターを設定します。[Customize IP] ダイアログボックスには、 IP シンボルと、選択した IP によって周波数応答グラフ、リソース予測、 AXI4-Stream ポート構造なども表示されます。 IP シンボルでは、 Vivado IDE の [Schematic] ビューと同じズーム、サイズ変更、自動フィット機能を使用できます。


図 3-1 : [Customize IP] ダイアログボックス




[Documentation] → [Product Guide] をクリックすると、サポートされる IP の資料がウェブブラウザーに表示されます。

[Switch to Defaults] をクリックすると、すべてのコンフィギュレーションオプションを最初のデフォルト状態にリセットするかどうかを尋ねるメッセージが表示されます。

[Customize IP] ダイアログボックスでパラメーターの設定を完了したら、 [OK] をクリックします。 IP コアおよびインスタンシエーションテンプレートがデザインソースとしてプロジェクトに追加されます。カスタマイズした IP コアを [Sources] ビューで右クリックして [Generate Output Products] をクリックすると、 IP コアの出力ファイルが作成されます。この時点では、コアは合成されません。プロジェクトに IP コアを追加して合成を実行すると、デザインのほかのソースと共に IP が自動的に合成されます。この機能により、デザインに含まれる複数の IP コアを短時間でインスタンシエートできます。プロジェクトに IP を追加するたびに合成を実行する必要はありません。カスタマイズしてプロジェクトに追加した IP コアは、 [Sources] ビューに表示されます。このタブでコアのツリーを展開するとコアを構成するさまざまなファイルが表示され、コアを選択すると [Source File Properties] ビューにプロパティが表示されます。

[Sources] ビューで IP コアを右クリックして [Re-customize IP] をクリックすると、 [Customize IP] ダイアログボックスが再度表示され、コアのパラメーターを変更できます。また、 [Sources] ビューで IP コアを右クリックして [UpgradeIP] をクリックすると、カスタマイズされた IP をザイリンクス IP カタログの最新バージョンにアップグレードし、現在の IP コアからのカスタマイズを適用できます。

[Customize IP] ダイアログボックスでパラメーターの設定を完了したら、 [OK] をクリックします。この後、図 3-2 のような [Generate Output Products] ダイアログボックスが表示されます。この段階では、 [Generate] をクリックするか、[Skip] をクリックしないままにしておくと、出力ファイルが生成されます。出力ファイルは、この段階で生成されなくても、後で必要に応じて自動的に生成されます。後で [IP Sources] または [Hierarchy] タブで IP を右クリックして、[Generate Output Products] をクリックして手動で生成することもできます。

必要であれば、 IP の合成後のデザインチェックポイント (DCP) を生成するように選択しておくこともできます。選択しておくと、次が実行されます。

• IP の合成用に IP のデザイン run が作成されます。

• 合成 run が起動されます。

• 残りのデザインを合成すると、ブラックボックスが推論されます。

• インプリメンテーション中にすべての IP のブラックボックスが接続されます。


図 3-2 : [Generate Output Products] コマンド




DCP を使用すると、デザインの合成にかかるランタイムが削減できます。これは、開発中にデザインの合成が実行されても、その都度 IP は合成されないようになるからです。図 3-3 は、 DCP が生成されている場合の [Hierarchy] タブの IP を示しています。アイコンは、 DCP が使用されていることを示します。

DCP がカスタマイズ中に生成されない場合、 IP はこの段階では合成されません。プロジェクトに IP コアを追加して合成を実行すると、デザインのほかのソースと共に IP が自動的に合成されます。この機能により、デザインに含まれる複数の IP コアを短時間でインスタンシエートできます。プロジェクトに IP を追加するたびに合成を実行する必要はありません。カスタマイズしてプロジェクトに追加した IP コアは、 [Sources] ビューに表示されます。このタブでコアのツリーを展開するとコアを構成するさまざまなファイルが表示され、コアを選択すると [Source FileProperties] ビューにプロパティが表示されます。

IP のカスタマイズは、 create_ip Tcl コマンドでも実行できます。次はその例です。

create_ip -name fifo_generator -version 10.0 -vendor xilinx.com -library ip-module_name fifo_gen

注記 : create_ip Tcl コマンドを実行すると、ソースファイルは作成されますが、出力ターゲットは作成されません。

[Sources] ビューで IP コアを右クリックして [Re-customize IP] をクリックすると、 [Customize IP] ダイアログボックスが再度表示され、コアのパラメーターを変更できます。または、 [Sources] ビューで IP をダブルクリックしても、再カスタマイズできます。

• Vivado Design Suite でサポートされる IP の詳細は、http://japan.xilinx.com/cgi-bin/search/iplocator.pl?_ProductType=Core&_SearchText=vivado を参照してください。

• 各 IP に関する情報は、 http://japan.xilinx.com/ipcenter/ または IP カタログを参照してください。 AXI IP の詳細は、http://japan.xilinx.com/ipcenter/axi4.htm を参照してください。


図 3-3 : IP の合成後のデザインチェックポイント (DCP)

http://japan.xilinx.com/cgi-bin/search/iplocator.pl?_ProductType=Core&_SearchText=vivadohttp://japan.xilinx.com/cgi-bin/search/iplocator.pl?_ProductType=Core&_SearchText=vivadohttp://japan.xilinx.com/ipcenter/http://japan.xilinx.com/ipcenter/axi4.htmhttp://japan.xilinx.com/ipcenter/axi4.htmhttp://japan.xilinx.com


IP 出力ファイルの生成とリセット

IP のディレクトリIP カタログから IP をカスタマイズする場合、プロジェクト構造内 (デフォルト ) またはプロジェクト外部に IP ディレクトリを保存するように選択できます (IP ディレクトリの詳細は、付録 A を参照してください)。ディレクトリは、 IPカスタマイズ中に図 3-4 の [IP Location] から設定できます。

IP 出力ファイルの生成とリセットカスタマイズ中に出力ファイルが生成されなかった場合は、 IP を右クリックして [Generate Output Products] をクリックすると手動で生成できます。この方法を使用した場合、それ以外に指定できるのは、合成デザインチェックポイントを生成するかどうかだけです。その他すべての出力ファイルは、デフォルトで生成されます。出力ファイルの生成は必須ではありませんが、デザイン全体を合成すると自動的に生成されます。

Tcl を使用すると、必要に合わせてさまざまな出力ファイル (サンプルデザイン、インスタンシエーションテンプレート、シミュレーション、合成) を手動で選択して生成できます。これを実行できる Tcl コマンドは generate_target で、次のように使用します。

generate_target {instantiation_template synthesis} [get_ipsfifo_gen]

fifo_gen は、前にモジュール名に使用された IP カスタマイズ設定の名前です。

出力ファイルをリセットするには、 IP を右クリックして [Reset Output Product] をクリックします。これにより、生成されたすべての出力ファイルが削除されます。 DCP が作成されている場合は、これによって関連する run も削除されます。詳細は、「IP の合成」セクションを参照してください。

既存 IP の追加生成前の CORE Generator™ IP (.xco インスタンスファイル) または生成前の Vivado™ IP (.xciインスタンスファイル) を追加するには、 Add Sources ウィザードで [Add Existing IP] をオンにします (図 3-5)。生成


図 3-4 : IP ディレクトリが保存されるディレクトリの変更



既存 IP の追加

前の IP を指定するか、生成されたソースファイルをプロジェクトに追加するかを選択できます。[Managed IP] フローを使用した IP の作成の詳細については、第 2 章「再利用可能な IP の作成および管理」を参照してください。


図 3-5 : 生成前の IP ソースの追加


図 3-6 : 既存 IP の追加



プロジェクトでの IP ステート

既存の IP の追加は、次の例のように import_ip Tcl コマンドを使用しても実行できます。

import_ip -file C:/coregen_ip/aurora_8b10b_v7_1.xco -name aurora_8b10b_v7_1import_ip -file C:/coregen_ip/blk_mem_gen_v6_1.xco -name blk_mem_gen_v6_1

注記 : IP にリモートアクセスするには、 read_ip コマンドを使用します。これを使用すると、 IP はプロジェクトにコピーされなくなります。

追加された IP コアは、 [Hierarchy]、 [Libraries]、 [Compile Order] タブのその他のソースファイルと一緒に、 [Sources]ビューの [IP Sources] タブにそれぞれ表示されます。 [Sources] ビューにはコアを構成するファイルが表示され、コアを選択すると [Source File Properties] ビューにプロパティが表示されます。

注記 : IP コアの EDIF、 Verilog、 SystemVerilog ネットリストまたは NGC ファイルは、 RTL またはネットリストベースのプロジェクトに追加することもできます。詳細は、『Vivado Design Suite ユーザーガイド : システムレベルデザイン入力』の第 2 章の「合成後プロジェクトの作成」セクションを参照してください。

プロジェクトでの IP ステートプロジェクト内の IP は、それがカタログの最新バージョンなのか、出力ファイルが生成されているのかどうかなどによって、さまざまなステートになります。既存の IP (XCI または XCO 形式) を追加する場合、出力ファイルが存在するのであれば、それも読み込まれます。 IP は、次のステートのいずれかで Vivado IDE の GUI に表示されます。

• カタログに IP の最新バージョンが存在しています。

• カタログに IP の最新バージョンが存在し、合成ターゲットが生成されています。

• IP がロックされています。ターゲットはあります。 IP は使用できますが、変更できず、新規出力ファイルは作成できません。たとえば、シミュレーションターゲットがない場合、それらは作成できません。

• IP がロックされています。ターゲットはありません。

IP は現在のステートでは使用できません。使用すると、エラーになります。次の可能性はあります。

° IP は IP カタログの最新バージョンにアップグレードできます。

° アップグレードオプションはありませんが、 IP はカタログに含まれたままです。最新バージョンを使用して IP を作成し直すか、元の出力ファイルを読み込む必要があります。

° アップグレードオプションはなく、 IP はカタログに含まれなくなります。元の出力ファイルを読み込まないと、 IP は使用できません。

注記 : Vivado IP カタログからアクセスできないバージョンの IP コアをインポートした場合、IP の再カスタマイズ、リセット、再生成は実行できません。



IP のプロジェクト設定

IP のプロジェクト設定図 3-7 に示すように、グローバルに IP のプロジェクト設定をしておくと、 IP をカスタマイズする際の生産性が向上します。

デフォルト設定には、次の 2 つの主なカテゴリが含まれます。

• [Repository Manager] : IP レポジトリリストに追加するディレクトリを指定します。 IP は、ユーザーがパッケージできるほか、サードパーティサプライヤーから入手することもできます。 [Apply] をクリックすると、各レポジトリに IP が表示されるようになります。

• [Packager] : ベンダー、ライブラリ、命名規則を含めて新しい IP をパッケージにする際のデフォルト値を設定します。このカテゴリでは、 IP パッケージャーを開いたときのデフォルトビヘイビアを設定したり、自動的にフィルターされるファイル拡張子を指定できたりします。

注記 : 必要であれば、 IP パッケージプロセス中に IP をパッケージにする際のデフォルト値は変更できます。

[IP] ページおよび IP カタログは、 RTL プロジェクトまたは Getting Started ページから [Manage IP] リンクを使用した場合にのみ使用可能です。


図 3-7 : IP のプロジェクト設定



IP ボードフロー

IP ボードフロー一部の IP でサポートされる IP ボードフロー機能を使用すると、 IP をカスタマイズ中にボードインターフェイスを選択できます。この機能を使用する場合、 IP の物理制約の作成は自動化され、特定の _board.xdc ファイルで追加のXDC 制約が含まれるようになります。図 3-8 に示すように、新規プロジェクトを作成するプロセスでデフォルトパーツとしてボードを選択します。

リストされるボードの 1 つを選択すると、ボードフローをサポートする IP をカスタマイズするときに、新しいタブが表示されます (図 3-9)。


図 3-8 : デフォルトパーツとしてのボードの選択


図 3-9 : サポートされる IP のカスタマイズに表示される [Board] タブ



IP ボードフロー

図 3-10 は、 [Generate Board based IO Constraints] をオンにしたところを示しています。これをオンにすると、 IP インターフェイスを使用可能なボードインターフェイスに関連付けることができます。

IP の出力ファイルが [IP Sources] タブに生成されると、 _board.xdc ファイルがリストされます。このファイルには、 IP のポートを USB ポート、 LED ボタン、スイッチなどの関連するボードコネクタやデバイスに接続するパッケージピンに割り当てる物理制約が含まれます。図 3-11 は、 GPI0 インターフェイスがボードの LCD インターフェイスに接続され、 GPIO2 インターフェイスがボードのプッシュボタンに接続されたときに GPIO IP 用に作成された XDC 制約を示しています。

次の IP では、現在のところボードフローがサポートされています。

• AXI GPIO

• AXI Ethernet Lite

• AXI EMC

• AXI UART (16550 and lite)

• AXI IIC

• Clocking Wizard

• Proc Sys Reset


図 3-10 : IP インターフェイスとボードインターフェイスの関連付け


図 3-11 : IP ボードの XCD ファイル



IP のインスタンシエート

IP のインスタンシエートIP インスタンスをカスタマイズしてプロジェクトに追加すると、[Sources] ビューの [IP Sources] タブに表示されます。IP インスタンスを展開すると、 [Implementation Template] フォルダーにインスタンシエーションテンプレートを含むVHO/VEO ファイルが表示されます。このインスタンシエーションテンプレートを RTL デザインにコピーして貼り付けることができます。

図 3-12 に、 FIFO Generator コアのインスタンシエーションテンプレートを示します。

1. インスタンシエーションテンプレートをデザインで使用するには、 IP コアの VEO または VHO テンプレートファイルと RTL デザインファイルを、 [Sources] ビューでダブルクリックするか、右クリックして [Open File] をクリックし、テキストエディターで開きます。

2. VEO または VHO テンプレートファイルでインスタンシエーションテンプレートを選択してコピーし、 RTL デザインの適切な位置に貼り付けます。

3. IP テンプレートをデザインに組み込むために必要な変更を加えます。

IP コアをデザインに正しくインスタンシエートしたら、 IP コアをデザインの残りの部分と共に合成できます。

IP の合成デフォルトでは、合成を実行すると、デザイン全体と共に IP も合成されます。ロジックを変更するたびに IP が再合成されないようにするには、 IP を前合成しておくことができます。合成デザインチェックポイント (DCP) は、 IP を最初にカスタマイズしてプロジェクトに追加したときか、後で新しい出力ファイルを生成したときに生成できます。


図 3-12 : IP のインスタンシエーション RTL コード



IP の合成

これには、IP がプロジェクトが追加された後に、[Sources] ビューでその IP を右クリックし、[Generate Output Products]をクリックします (図 3-13)。

[Generate Output Products] ダイアログボックスが開きます。図 3-14 のように、 [Generate Synthesized Design Checkpoint(.dcp)] をオンにします。

注記 : または、 [Hierarchy] タブで IP の XCI ファイルを右クリックし、 [Set As Out-Of-Context Module] をクリックします。ただし、これには合成 run 用に作成されたファイルセットに名前を付けて、 IP の合成 run を手動で起動する必要があります。これは、コンテキスト外 (out-of-context) で合成されるように階層レベルを設定する一般的なメカニズムです。合成前の IP に推奨されるフローは、 [Generate Output Products] フローです。

DCP を生成すると、次が実行されます。

• 新しいファイルセットが作成され、 IP の合成出力ターゲットがそこにコピーされます。

• IP に対して新しい合成 run が設定され、起動されます。


図 3-13 : IP の合成後のデザインチェックポイントの作成


図 3-14 : [Generate Output Products] ダイアログボックス




• [Hierarchy] タブの IP インスタンスの位置が下がって、新しいレベルが追加されます (図 3-15)。アイコンは、DCP が使用され、デザイン全体の合成でブラックボックスが推論されたことを示します。

DCP の代わりに RTL を使用するように戻すには、次のいずれかを実行します。

• IP の XCI を [Hierarchy] タブで右クリックし、 [Reset Output Products] をクリックします。

• DCP を [Hierarchy] タブで右クリックし、 [Unset Out-Of-Context Module] をクリックします。

[Unset Out-of-Context Module] をクリックすると、その他の生成された出力ファイルが保持され、[Reset Output Products]をクリックすると、その IP のすべての出力ファイルが削除されます。

このフローは、 Out-Of-Context (OOC) の XDC ファイルを含む IP にのみ使用することをお勧めします。 OOC XDC(_ooc.xdc) ファイルには、 IP のデフォルトのクロック情報が含まれます。 IP は独立して (out-of-context で) 実行されるので、最上位クロック情報は含まれません。ほとんどの IP にはこういったデフォルトのクロック定義が提供されていて、合成でタイミング最適化に使用されます。 IP に OOC の XDC ファイルが含まれるかどうかは、 [IP Sources] タブの Synthesis フォルダーに _ooc.xdc のような名前のファイルがないかどうかでわかります。Out-Of-Contex フローは、 IP をカスタマイズする際に [Manage IP] フローを使用する場合も実行できます。詳細は、第 2 章「再利用可能な IP の作成および管理」を参照してください。

注記 : このフローを説明する演習については、『Vivado Design Suite チュートリアル : IP を使用した設計』(UG939) を参照してください。

IP のシミュレーションRTL デザインでのＩＰのシミュレーション

Flow Navigator で [Run Simulation] をクリックすると、デザイン全体と共に IP コアがシミュレーションされます。Vivado IDE では、IP と共に供給されているシミュレーションソースを使用して、デザイン全体の論理シミュレーションが実行されます。ビヘイビアモデル、テキスト形式の合成可能なソース、または暗号化された合成可能なソースがVHDL または Verilog シミュレーションモデルとして提供されています。シミュレーションソースとして暗号化されたファイルが提供される IP では、選択されたシミュレータ (Vivado シミュレータまたは QuestaSim/ModelSim) のシミュレーションソースのコンパイルは Vivado IDE で管理されます。また、プロジェクトのターゲット言語の IP シミュレーションソースがない場合は、混合モードのシミュレーション用にプロジェクトが設定されます。

Vivado Design Suite 内でのシミュレーションの実行方法の詳細は、『Vivado Design Suite ユーザーガイド : ロジックシミュレーション』 (UG900) を参照してください。ターミナルコマンドラインから Vivado Design Suite 外で VivadoSimulator (xsim) および QuestaSim/ModelSim を使用してシミュレーションを実行するスクリプトの作成については、第 2 章「再利用可能な IP の作成および管理」を参照してください。

その他のシミュレータを使用したシミュレーション

Vivado IDE に含まれるザイリンクス IP は、サードパーティシミュレータでビヘイビアシミュレーションまたはネットリストシミュレーションできます。 Vivado IDE の IP のほとんどに、主なシミュレータすべてでサポートされる業界標準の IEEE P1735 を使用して暗号化された HDL ファイルが含まれます。


図 3-15 : [Hierarchy] タブの IP の合成後のチェックポイント

http://japan.xilinx.com/cgi-bin/docs/rdoc?v=2013.2;d=ug939-vivado-designing-with-ip-tutorial.pdfhttp://japan.xilinx.com


デザイン内での IP の制約

サードパーティシミュレータを使用してビヘイビアシミュレーションを実行前に、まずシミュレーションに必要なファイルおよびそれが属するライブラリを決定しておく必要があります。同様に、合成後のシミュレーション前に、構造シミュレーションモデル (EDIF、 Verilog、 VHDL) を作成する必要があります。

サードパーティシミュレータの使用方法については、第 2 章「再利用可能な IP の作成および管理」の「その他のシミュレータ」を参照してください。ビヘイビアシミュレーションおよびネットリストシミュレーションに関する情報が含まれています。

デザイン内での IP の制約Vivado IDE は、 IP を含むデザイン全体の XDC タイミング制約および物理制約を管理します。プロジェクトに複数回インスタンシエートされているザイリンクス IP に含まれるデザインエレメントの制約の関連付けおよび固有化は、Vivado IDE で処理されます。 IP カタログのほとんどの IP では、カスタマイズに基づいて、 IP 特定の XDC 制約が生成されます。 IP 特定の XDC 制約は、デザインの合成およびインプリメンテーション中、ユーザー定義の XDC 制約が処理される前に読み込まれます。 IP に含まれる可能性のある XDC ファイルのリストについては、付録の「IP のファイルおよびディレクトリ構造」セクションを参照してください。

注記 : IP の XDC 制約の特性を含む XDC 制約に関する情報の詳細は、『Vivado Design Suite ユーザーガイド : 制約の使用』 (UG903) を参照してください。

IP のサンプルデザインの使用サンプルデザインは、その機能をサポートする IP コア用に生成された出力ファイルの１つです。出力ファイルを生成すると、 RTL ができ、これを確認できます。 RTL では、 IP がサンプルデザインの最上位にインスタンシエートされます。

図 3-16 に示すように、 [IP Sources] タブまたは [Hierarchy] タブで IP を右クリックし、 [Open IP Example Design] をクリックすると、新しい Vivado IDE セッションでサンプルデザインを開くことができます。サンプルデザインを開く前に出力ファイルを生成する必要はありません。 IP にサンプルデザインが含まれる場合にのみ、 [Open IP ExampleDesign] がクリックできるようになります。

これをクリックすると、 example_design ディレクトリの位置を指定できるダイアログボックスが表示されます (図 3-17)。サンプルデザインプロジェクトは、このディレクトリに保存されます。各 IP のサンプルデザインはそれ


図 3-16 : IP サンプルデザインを開く



IP ステータスのレポートと IP のアップグレード

ぞれ別のディレクトリに保存されています。たとえば、char_fifo という IP の場合、ディレクトリ名は char_fifo_exampleです。

Vivado IDE に新しいセッションが開いて、 [Sources] ビューにそのサンプルデザインが表示されます (図 3-18)。 IP はサンプル XDC 制約ファイルを使用してサンプルデザインにインスタンシエートされるので、 IP をさらに詳しく評価できます。

IP ステータスのレポートと IP のアップグレードIP を最新バージョンにアップグレードするには、次の方法を使用します。

• IP を右クリックしたポップアップメニューから [Upgrade IP] を使用

• [Report IP Status] コマンドを使用

プロジェクトに含まれる IP すべてのステータスは、 [Tools] → [Report] → [Report IP Status] からレポートできます (図 3-19)。結果の名前は指定でき、オプションでレポートをテキストファイルで出力することもできます。プロジェ


図 3-17 : [Open IP Example Design] ダイアログボックス


図 3-18 : IP サンプルデザインインスタンスと制約ファイル



IP ステータスのレポートと IP のアップグレード

クトのレポートが前に生成されていない場合は、 [Open in a new tab] オプションは自動的にオンになり、淡色表示になります。

[OK] をクリックしたら、 [IP Status] タブが新しく作成されて、レポート結果が表示されます。 run が複数ある場合は、それぞれが別のタブで表示されます (図 3-20)。 [Open in a new tab] をオンにすると (図 3-19)、 [Results Name] は異なる名前になります。レポートを上書きするには、このチェックボックスをオフにして、同じ名前を入力します。名前が既に使用されている場合は、それが上書きされます。

ここから、一部の IP を選択、またはすべての IP をアップグレードできます。 IP を右クリックして、変更ログを確認したり ([More Info] リンクをクリック ) 、 IP の製品ガイドを表示したりできます。

このレポートは、 Tcl コマンドの report_ip_status をコマンドラインに入力しても生成できます。 -file オプションを使用すると、テキストファイルを作成することもできます。

IP を含む古いプロジェクトを読み込むと、 IP ステータスレポートを開いてデザインに含まれる IP のステータスを確認するかどうかを尋ねるメッセージが表示されます。


図 3-19 : IP ステータスレポートの生成


図 3-20 : [IP Status] ビュー



IP 操作の Tcl コマンド

自動アップグレードがサポートされる IP の場合、図 3-21 に示すように [IP Sources] タブで IP インスタンスを右クリックして [Upgrade IP] をクリックすると、 IP がアップグレードされます。

IP のアップグレードは、次のように Tcl コマンド upgrade_ip を使用しても実行できます。

upgrade_ip [get_ips clk_core]

引数を指定しない場合、コマンドはプロジェクトに含まれるすべての IP をアップグレードパスが存在する場合は、最新バージョンにアップグレードします。

IP 操作の Tcl コマンドVivado IP カタログは Vivado IDE に統合されており、 Vivado IDE および Tcl 設計環境からスムーズにアクセスできます。バッチモード用に、 IP の作成、カスタマイズ、出力ファイルの生成などの GUI で実行する各操作に対応する Tclコマンドがあり、GUI で実行できる操作はスクリプトで自動化して実行できます。IP のパラメーターも、Tcl コンソールから直接設定できます。次はその例です。

アキュムレータ IP のインスタンスを作成するには、次を入力します。

create_ip -name c_accum -version 12.0 -vendor xilinx.com -library ip -module_namec_accum_0

入力幅および出力幅などのカスタマイズパラメーターを変更するには、次を入力します。

set_property -dict [list CONFIG.Input_Width {10} CONFIG.Output_Width {10}] [get_ipsc_accum_0]

出力ファイルを選択して生成するには、次を入力します。

generate_target {synthesis instantiation_template simulation} [get_ips c_accum_0]

生成される出力ファイルをリセットするには、次を入力します。

reset_target all [get_ips c_accum_0]


図 3-21 : IP のアップグレード



IP 操作の Tcl コマンド

Tcl スクリプトを使用して、 IP に使用可能なユーザーコンフィギュレーションパラメーターをすべてリストするには、 list_property または report_property コマンドのいずれかを使用して、作成された IP を参照します。 list_property では Tcl スクリプトで簡単に処理可能なオブジェクトのリストが戻され、report_property では各パラメーターの現在の値(データ型など) がテキストレポートで戻されます。

IP に適用されるプロパティすべてのリストは、次のコマンドで取得できます。

list_property [get_ips fifo_generator_0]

カスタマイズパラメーターのみのアルファベット順リストは、次のコマンドで取得できます (詳細な引数を指定可能)。

lsearch -all -inline [ list_property [ get_ips fifo_generator_0 ] ] CONFIG.*

コンフィギュレーションパラメーターも含めた IP のプロパティすべてをリストするレポートを作成するには、次を入力します。

report_property [get_ips fifo_generator_0]

サポートされる IP 関連の Tcl コマンドの詳細は、Tcl コンソールで「help -category IPFlow」と入力してください。

注記 : IP を使用したプロジェクトフローおよび非プロジェクトフローの両方のスクリプトについては、『VivadoDesign Suite チュートリアル : IP を使用した設計』 (UG939) の複数の演習で説明されています。これらの演習には、出力ファイルの生成例や IP の選択アップグレード方法についての例が含まれます。


図 3-22 : IP 関連の Tcl コマンドに関するヘルプを表示



第 4 章

IP のパッケージ

IP パッケージャーとその使用フローVivado™ IP パッケージャーを使用すると、サードパーティの IP を Vivado IP カタログで使用できるように準備できます。このように準備されたサードパーティ IP は、 Vivado Design Suite のデザインにインスタンシエートできます。Vivado Design Suite の IP パッケージフローを使用して IP を開発すると、ザイリンクス IP、サードパーティ IP、またはカスタム IP のいずれも Vivado Design Suite で同様に使用できます。

図 4-1 に、 IP パッケージャーフローとその使用モデルを示します。 IP の開発時には、 IP パッケージャーを使用してIP ファイルと関連データを ZIP ファイルにパッケージ化します。この生成された ZIP ファイルを Vivado Design Suiteの IP カタログにインストールすると、パラメーターを選択して IP をカスタマイズし、 IP インスタンスを生成できるようになります。 IP が正しくパッケージ化されたことを検証するため、各 IP モジュールに対して IP ユーザーフローを実行し、 IP が使用可能な状態であるかどうか検証することをお勧めします。


図 4-1 : IP パッケージャーおよびその使用フロー



IP パッケージャーとその使用フロー

IP パッケージ化フロー

手順 1 : IP のパッケージ化

IP パッケージャーの出力は IP-XACT コンポーネントファイルで、 ZIP にはデフォルトの GUI ファイル、レポート、再生成ファイルなどが含まれます。次のいずれかを実行できます。

• 既に生成済みの Vivado Design Suite プロジェクトからデザインをパッケージ化

• 新規 Vivado Design Suite プロジェクトファイルを作成し、 Package IP Wizard を使用して IP ソースファイルと関連データをインポート

IP パッケージャーを起動するには、 [Tools] → [Package IP] をクリックします。または、 Vivado Design Suite の Tcl コマンドラインインターフェイスを使用してバッチモードで IP パッケージャーを実行することもできます。

手順 2 : IP 配布の保護

IP ユーザーに IP を配布する際は、保護する必要があります。

IP ユーザーのフロー

手順 1 : IP カタログのアップデート

サードパーティ IP または社内で開発された IP を受信したら、 Vivado IDE を起動して Vivado IP カタログに IP を追加します。

手順 2 : IP ライセンスのインストール (オプション)

オプションで、サードパーティ IP プロバイダーから FlexNet ライセンスを取得してインストールします。

手順 3 : サードパーティ IP の使用

Vivado Design Suite を使用して、サードパーティ IP コアを使用したデザインを開始します。



IP パッケージャーとその使用フロー

リポジトリの管理

Vivado IP カタログには、サードパーティのＩＰを追加できるビルトインのレポジトリ管理機能が含まれます。サードパーティの IP が表示されるようにするには、その IP をユーザーマシンからアクセスできるディレクトリに含めておく必要があります。また、 Vivado Design Suite を起動して、 IP カタログから [IP Settings] を実行して、この新しいユーザーレポジトリのディレクトリを指定して、新規ＩＰがカタログに含まれるようにする必要があります。

図 4-2 に示すように、リポジトリには標準ザイリンクスリポジトリとユーザーリポジトリの 2 種類があります。標準ザイリンクスリポジトリは Vivado Design Suite ツールの一部として含まれており、常にイネーブルで、ユーザーが変更することはできません。ユーザーリポジトリとは、1 つ以上の IP を含むユーザーマシンからアクセス可能なディレクトリです。ザイリンクスまたはサードパーティの IP プロバイダーは、カタログへの IP アップデートをパッチを介して配布します。

ユーザーリポジトリは、追加または削除したり、リポジトリ間の優先順位を決めたりできます。 IP は、ベンダー、ライブラリ、名前、バージョンによって分類されます。

複数のリポジトリが参照され、同じ IP が複数のロケーションにある場合は、優先順位の高いリポジトリの IP が表示されます。ザイリンクス IP リポジトリは常にイネーブルになっており、優先順位は一番低くなっています。

プロジェクトでのリポジトリ設定の変更はプロジェクトと共に保存され�

Vivado Design Suite ユーザーガイド - Xilinx...Vivado Design Suite ユーザーガイド...

Documents

Transcript of Vivado Design Suite ユーザーガイド - Xilinx...Vivado Design Suite ユーザーガイド...

Vivado Design Suite ユー ザー ガイド - Xilinx...Vivado Design Suite ユー ザー ガイド...

Documents

Transcript of Vivado Design Suite ユー ザー ガイド - Xilinx...Vivado Design Suite ユー ザー ガイド...

Vivado Design Suite ユーザーガイド - Xilinx...Vivado Design Suite ユーザーガイド...

Transcript of Vivado Design Suite ユーザーガイド - Xilinx...Vivado Design Suite ユーザーガイド...