Transistore ad effetto di campo MOS (MOSFET)G.V. Persiano – Elettronica 1Transistore ad effetto di...
Transcript of Transistore ad effetto di campo MOS (MOSFET)G.V. Persiano – Elettronica 1Transistore ad effetto di...
1G.V. Persiano – Elettronica
Transistore ad effetto di campo MOS (MOSFET)
• Oltre al BJT, esiste un altro dispositivo a semiconduttore a 3 terminali: il transistore ad effetto di campo MOS (metallo -ossido-semiconduttore) o MOSFET, unipolare perché la corrente è sostenuta dai soli elettroni o dalle sole lacune
• Rispetto al BJT, il MOSFET è molto più diffuso grazie alle notevoli capacità di integrazione, al più semplice processo di fabbricazione e alla minore potenza dissipata
• La tecnologia MOS è impiegata in diverse applicazioni:– Circuiti integrati analogici (filtri ed amplificatori)– Circuiti digitali VLSI (memorie e microprocessori)– Progettazione mixed signal (funzioni analogiche e digitali sul chip)
2G.V. Persiano – Elettronica
Tipologie e struttura fisica del MOSFET
MOSFET ad arricchimento il canale conduttivo si forma elettricamente
MOSFET a svuotamento il canale conduttivo è preesistente o prefabbricato
MOSFET a canale n (p) portatori di corrente sono elettroni (lacune) NMOS (PMOS)
Struttura in prospettiva di un MOSFET a canale n (NMOS) ad arricchimento
W = larghezza del canale
L = lunghezza del canale
3G.V. Persiano – Elettronica
• Diodi body-source e body-drain sempre polarizzati inversamente no correnti bipolari
Sezione longitudinale di un NMOS ad arricchimento
• Valori tipici di L sono tra 0.1 e 3 µm
• Valori tipici di W sono tra 0.2 e 100 µm
• Valori tipici di tox sono tra 2 e 50 nm
• Struttura simmetrica n+ source stesse proprietà e dimensioni di n+ drain
4G.V. Persiano – Elettronica
Funzionamento del MOS ad arricchimento
• Diodi B-S e B-D polarizzati inversamente nessuna corrente tra S e D Rch ≈ 1012 Ω
Funzionamento NMOS con vGS= 0 e vDS > 0
Il MOSFET è spento quando G e S hanno lo stesso potenziale
5G.V. Persiano – Elettronica
• Se la tensione vGS=vGD >0 elettroni da S e D sono richiamati verso G
Funzionamento NMOS con vGS> Vt e vDS = 0
Il MOSFET si accende quando G, rispetto a S, ha un potenziale maggiore di Vt
Vt = tensione di soglia
• Se vGS>Vt vi sono tanti elettroni da formare percorso conduttivo (canale n) tra S e D
• Per vGS>Vt elettroni invertono parte del substrato p n canale ≡ strato di inversione
vGS -Vt = tensione di overdrive
Vt > 0 in un NMOS
• Metallo di gate + ossido + canale n ≡ condensatore piano con dielettrico ≡ Cox (fF/µm2)
6G.V. Persiano – Elettronica
• Poiché vGS>Vt canale conduttivo di elettroni da S e D
Funzionamento NMOS con vGS >Vt e vDS > 0 (piccoli valori di vDS )
Il MOSFET acceso, con VDS >0 e piccola, si comporta come un resistore lineare
• Se vDS> 0 gli elettroni si muovono da S verso D corrente scorre da D verso S
• Poiché la gate è isolata in continua corrente continua di gate iG=0 iD=iS• Se vGS>Vt aumenta più elettroni si muovono da S a D iD aumenta (vGS-Vt )∝
7G.V. Persiano – Elettronica
Caratteristiche iD – vDS al variare di vGS (piccole vDS)
• NMOS si comporta come un resistore lineare Rch controllato da vGS regime lineare
Per vGS > Vt e piccoli valori di vDS > 0 NMOS in regione lineare (o di triodo)
( ) vVvi DStGSD −∝
8G.V. Persiano – Elettronica
• Poiché vGS>Vt canale conduttivo di elettroni da S e D
Funzionamento NMOS con vGS > Vt e 0<vDS< vGS-Vt
• Se vDS cresce poiché vGS=costante, vGD decresce canale si stringe da S verso D
• Se il canale si stringe Rch aumenta con vDS regime sublineare
9G.V. Persiano – Elettronica
• Poiché vGS>Vt canale conduttivo di elettroni da S e D
Il MOSFET acceso, con vDS >vGS -Vt , si comporta come un generatore di corrente
• Se il canale tra G e D è “strozzato” vDS non esercita più alcun effetto sul canale
• Per vDS> vGS -Vt iD non dipende più da vDS iD “satura” al valore in vDS= vGS -Vt
Funzionamento NMOS con vGS > Vt e vDS ≥ vGS-Vt
• Quando vDS= vGS -Vt vGD = Vt canale tra G e D diventa “strozzato” (pinched-off)
10G.V. Persiano – Elettronica
( ) vVvL
Wki DStGS'nD −≅
Caratteristica NMOS complessiva iD – vDS (vGS =costante > Vt)
( ) VvL
Wki tGS'nD
2
21
−=
( ) vvVvL
Wki DSDStGS'nD ⎥⎦
⎤⎢⎣⎡ −−= 2
21
k 'n processo del uttanza transconddi parametro =
11G.V. Persiano – Elettronica
MOSFET a canale p (PMOS) e complementari (CMOS)
Struttura integrata CMOS (NMOS+PMOS)
Simboli circuitali di NMOS e PMOS
NMOS PMOS
12G.V. Persiano – Elettronica
Caratteristiche corrente-tensione
Polarizzazioni del NMOS Caratteristiche iD-vDS (per k’n =1 mA/V2 )
( ) vvVvL
Wki DSDStGS'nD ⎥⎦
⎤⎢⎣⎡ −−= 2
21
Per vDS ≤ vGS -Vt Regione di triodo (o lineare)
( ) VvL
Wki tGS'nD
2
21
−=Per vDS ≥ vGS -Vt Regione di saturazione (o pinch-off)
Per vGS<Vt Regione di interdizione
Per vGS ≥Vt NMOS acceso
Dato vGS ≥Vt , abbiamo due possibili casi:
13G.V. Persiano – Elettronica
Caratteristica iD- vGS per NMOS in saturazione
( ) VvL
Wki tGS'nD
2
21
−=
VmAL
Wk'n / 1= VVt 1=
Equazione di una parabola
Livelli di tensione tra i terminali del NMOS
14G.V. Persiano – Elettronica
Caratteristiche iD-vDS di NMOS: Modulazione del canale
• In realtà, in saturazione, c’è riduzione (modulazione) del canale iD dipende da vDS
Modulazione del canale Effetto sulle caratteristiche a iD -vDS
VA = 1/λ dipende dal processo tecnologico
15G.V. Persiano – Elettronica
La modulazione modifica iD-vDS in saturazione
La pendenza delle caratteristiche è data da:costante
1
=∂∂
≡GSvDS
D
O vi
r
che fornisce
Effetto di modulazione della lunghezza del canale
vDS aumenta diminuisce la VGD il punto di strozzatura del canale si sposta dal Drain verso Source lunghezza di canale L si riduce di ∆L aumenta regione di svuotamento trafine canale e Drain su regione di svuotamento cade tensione in eccesso vDS - (vGS -Vt )
⇒≅+
=+
= 11
A
D
DSA
D
DS
D
O VI
VVI
VI
r λ(elevata) 1
D
A
DO I
VI
r =≅λ
( ) per 21 2 L∆LVv
LLWki tGS
'nD <<−
∆−=
( ) ( ) ( ) 121
11
21 22 ⇒−⎟
⎠⎞
⎜⎝⎛ +≅−
−= tGS
'ntGS
'nD Vv
L∆L
LWk Vv
L∆LLWki ( ) ( )DStGS
'nD vVv
LWki λ+−= 1
21 2
poiché la variazione relativa ∆L/L è proporzionale a vDS per il fattore costante λ.
16G.V. Persiano – Elettronica
Caratteristiche corrente-tensione del PMOS
Polarizzazioni del PMOS Livelli di tensione tra i terminali del PMOS
( ) vvVvL
Wki SDSDtSG'pD ⎥⎦
⎤⎢⎣⎡ −−= 2
21
Per vSD ≤ vSG -|Vt| Regione di triodo (o lineare)
( ) VvL
Wki tSG'pD
2
21
−=Per vSD ≥ vSG -|Vt| Regione di saturazione ( o pinch-off)
Per vSG<|Vt| Regione di interdizione
Per vSG ≥ |Vt| PMOS acceso
Dato vSG ≥|Vt |, abbiamo due possibili casi:
Vt < 0 in un PMOS
17G.V. Persiano – Elettronica
Il ruolo del substrato: Effetto body
• Diodi B-S e B-D sempre spenti VB =VS (pari a 0 per NMOS, a VDD per PMOS)
• Nei circuiti integrati B comune a più MOS capita che VSB >0 (NMOS) e VSB <0 (PMOS)
• In NMOS (PMOS) se VSB >0 (<0) Aumenta (in valore assoluto) tensione di soglia Vt
[ ] VVV fSBftt φφγ 220 −++=
(PMOS)V.(NMOS),V. 2121 60 - 40 body effetto di parametro ≈≈⇒≡ γγγ
)0(body effetto senza soglia di tensione 0 =≡ SBt VV
(PMOS)V.(NMOS),V. fff 750 2 602 superficie di potenziale 2 ≈≈⇒= φφφ
18G.V. Persiano – Elettronica
Il MOSFET come amplificatore
• Come per il BJT, le caratteristiche elettriche del MOSFET in pinch-off mostrano un comportamento da generatore di corrente (iD) controllato in tensione (vGS); quindi, si presta bene per l’utilizzo come amplificatore di transconduttanza
• Per usare il MOS da amplificatore occorre fissare il punto di lavoro Q in continua (polarizzazione) e poi applicare un piccolo segnale per garantire la linearità dell’amplificatore
• Dalla scelta opportuna del punto Q, prima, e dei corretti parametri per il modello circuitale a piccoli segnali, poi, dipende il corretto ed efficace impiego del MOS come amplificatore lineare di segnale
19G.V. Persiano – Elettronica
Funzionamento del MOS per ampi segnaliScelta del punto di lavoro Q nella configurazione a source comune (CS)
Schema circuitale fondamentale Caratteristica di trasferimento
• Caratteristica di trasferimento invertente AV negativo• In saturazione, massima pendenza |AV | elevato• In altre zone, pendenza ≈ 0 AV ≈ 0
( )
( )⎪⎪⎪
⎩
⎪⎪⎪
⎨
⎧
−≥−=
−<⎥⎦⎤
⎢⎣⎡ −−=
−===
)(per 21
)(per 21
; ;
2
2
tIOtGSnD
tIODSDStGSnD
DDDDODSOGSI
VvvVvki
VvvvvVvki
iRVvvvvv
⇓
( ) ne)(saturazio 21 2
tinDDDO VvkRVv −−=
odispositiv del uttanza transconddi parametro ,, ≡= LWkk 'pnpn
20G.V. Persiano – Elettronica
Analisi grafica della definizione di Q nella configurazione CS
Costruzione grafica per determinare Q Effetto della posizione di Q
• Dall’intersezione si determinano le coordinate (ID, VDS) del punto Q
IQGS Vv = D
DSDDD R
vVi −=
Tensione in ingresso Legge Kirchhoff (maglia uscita)
(retta di carico)
QB troppo vicino alla regione di triodo QA troppo vicino
all’interdizione
21G.V. Persiano – Elettronica
Circuiti a MOS in continua• Analizziamo correnti e tensioni in circuiti a MOS cui sono applicate solo alimentazioni DC
• Valore di correnti e tensioni indicano la regione di funzionamento del NMOS e del PMOS
• Per semplicità di analisi, trascuriamo la modulazione del canale
Esempio 1: Pilotaggio NMOS con gate a massa e resistenza RS
Se -Vt <VS < 0V NMOS in interdizione
Scelte di VSS,VDD, RD , RS possono essere tali che:
Se VS < -Vt NMOS acceso
In quest’ultima ipotesi, abbiamo i due casi:
Se VD <-Vt NMOS in regione di triodo
Se VD >-Vt NMOS in regione di saturazione
22G.V. Persiano – Elettronica
Esempio 2: Pilotaggio NMOS con gate e drain connessi tra loro
Se VD <Vt NMOS in interdizione
Scelte diVDD e R possono essere tali che (VD=VG):
Se VD > Vt NMOS in saturazione
Se VDD <Vt NMOS in interdizione
Scelte di VDD e RD possono essere tali che (VG>VD):
Se Vt > VDD > VD-Vt NMOS in saturazione
Esempio 3: Pilotaggio NMOS con tensione di gate a VDD
Se VDD > VD-Vt NMOS in triodo
23G.V. Persiano – Elettronica
Esempio 4: Pilotaggio NMOS con partitore di tensione in ingresso e resistenza RS
Se VGS <Vt NMOS in interdizione
Se VGS > Vt NMOS acceso
In quest’ultimo caso, si opera con l’ipotesi di NMOS in zona di saturazione:
Si calcola ID Si calcolano VGS e VDS Si verifica l’ipotesi
Partitore di tensione Tensione di gate data da 21
2
GG
GDDG RR
RVV+
=
Scelte diVDD, RG1 , RG2 , RS , RD possono essere tali che:
( )
( )⎪⎪⎪
⎩
⎪⎪⎪
⎨
⎧
+−=
−=
−+
=
RRIVV
VVkI
RIRR
RVV
DSDDDDS
tGSnD
SDGG
GDDGS
2
21
2
21
24G.V. Persiano – Elettronica
Esempio 5: Pilotaggio PMOS con partitore di tensione in ingresso e resistenza RD
Se VSG <|Vt| NMOS in interdizione
Se VSG > |Vt| NMOS acceso
In quest’ultimo caso, si opera con l’ipotesi di PMOS in zona di saturazione:
Partitore di tensione Tensione di gate data da 21
2
GG
GDDG RR
RVV+
=
Scelte diVDD, RG1 , RG2 , RD possono essere tali che:
( )
⎪⎪⎪⎪
⎩
⎪⎪⎪⎪
⎨
⎧
−=
−=
⎟⎟⎠
⎞⎜⎜⎝
⎛+
−=
DDDDSD
tSGpD
GG
GDDSG
RIVV
VVkI
RRRVV
2
21
2
21
1
Si calcola ID Si calcolano VSG e VSD Si verifica l’ipotesi
25G.V. Persiano – Elettronica
Esempio 6: Circuito CMOS (NMOS+PMOS)
Se vi < Vt NMOS in interdizione, PMOS acceso
Il valore dell’ingresso vi può essere tale che:
, ttptnpn VVVkk ===
In quest’ultimo caso, nel tratto in cui PMOS e NMOS sono entrambi in saturazione (con λ ≠0):
( ) ( )
( ) ( )
⎪⎪⎪
⎩
⎪⎪⎪
⎨
⎧
+=
+=
+−=
+−=
DSnSDpDD
GSnSGpDD
SDptSGppDp
DSntGSnnDn
VVV
VVV
VVVkI
VVVkI
λ
λ
121
121
2
2
Se Vt < vi < VDD-Vt NMOS e PMOS accesi
Se vi >VDD-Vt PMOS in interdizione, NMOS acceso
Si calcola IDn = IDp Si calcolano VSDp e VDSn
26G.V. Persiano – Elettronica
Polarizzazione nei circuiti a MOS• Rete di polarizzazione deve garantire una ID stabile, poco dipendente da kn, kp, Vt e T
• Valori di resistenze e alimentazioni per collocare il punto di lavoro Q in piena zona attiva
• Schemi di polarizzazione basati sul diretto controllo in ingresso di VGS non praticabile
Rete a VGS fissata Caratteristica ID -VGS per 2 diversi MOS
Variazioni tecnologiche di kn e Vt Grandi differenze di ID per stessa VGS
27G.V. Persiano – Elettronica
Configurazione classica con singola alimentazione
Schema circuitale
• Soluzione già incontrata nell’esempio 4 visto in precedenza, e qui generalizzata
• RS rende VGS variabile con ID limita le differenze di ID
Caratteristica ID -VGS per 2 diversi MOS
( )
( )⎪⎪⎪
⎩
⎪⎪⎪
⎨
⎧
+−=
−+
=
−=
DSDDDDS
SDGG
GDDGS
tGSnD
RRIVV
RIRR
RVV
VVkI
21
2
2
21
• RG1 e RG2 valgono MΩ grossa Rin dell’amplificatore
28G.V. Persiano – Elettronica
Configurazione classica con doppia alimentazione
SDSSGS RIVV −=
• RG (~MΩ ) necessaria solo se il piccolo segnale sarà applicato alla gate• RS ha effetto stabilizzante su Q poiché introduce retroazione negativa
Configurazione con resistore di retroazione tra drain e gate
• Schema applicabile nella configurazione a source comune• RG (~MΩ ) ha effetto stabilizzante su Q poiché introduce retroazione negativa
VGD =0 MOS in saturazione
( )2
21
tGSnD VVkI −=DDDDDSGS IRVVV −==
29G.V. Persiano – Elettronica
Configurazione con generatore di corrente costante (specchio di corrente)
Schema circuitale Specchio di corrente per I
VGD1 =0 MOS Q1 in saturazione
RVVVII GSSSDD
DREF−+
== 1
Con MOS Q1 e Q2 identici, e Q2 in saturazione
( ) VVL
WkI tGS'nD
2
11 2
1−⎟
⎠⎞
⎜⎝⎛=
( ) VVL
WkII tGS'nD
2
22 2
1−⎟
⎠⎞
⎜⎝⎛== ( )
( )12
LWLWII REF ==
30G.V. Persiano – Elettronica
Funzionamento del MOS con piccoli segnali• Ricapitoliamo le relazioni che definiscono il punto Q nella fase di polarizzazione:
Circuito di polarizzazione(solo componenti continue)
Relazioni per correnti e tensioni(polarizzazione in Q)
VD > VGS - Vt
VD= VDS = VDD - ID RD
Legame ID - VGS
Zona di saturazione
Retta di carico
Circuito per analisi dei valori istantanei (componenti continue + variabili )
ID = ½ kn (VGS - Vt )2
31G.V. Persiano – Elettronica
La corrente iD e la transconduttanza gm
Applichiamo in ingresso un piccolo segnale vgs sovrapposto a VGS vGS =VGS+vgs
In corrispondenza, la corrente di drain assume la forma iD =ID+id
( ) ( ) ( ) 222
21
21
21
gsngstGSntGSntgsGSnD vkvVVkVVkVvVki +−+−=−+=
( ) gstGSngsn vVVkvk −<<⇒ 2
21 Se
segue cui da segnale) piccolo di azione(approssim iD(t) = ID + kn (VGS-Vt) vgs
( ) ⇒=−= gsmgstGSnd vgvVVki ( ) uttanza) transconddi (parametro 'tGSnm VV
LWkg −=
( )tGSgs VVv −<< 2
Componente continua ID
Temine non lineareComponente variabile id
32G.V. Persiano – Elettronica
Interpretazione grafica di gm
Q)in ticacaratteris della (pendenza GSGS VvGS
Dm v
ig=
∂∂
=
33G.V. Persiano – Elettronica
Il guadagno di tensione Av
L’analisi a piccolo segnale indica che vGS =VGS+vgs e iD =ID+id
La tensione di drain è data da vD = VD + vd
DdDDdDDDDDDDDD RiVRiRIVRiVv −=−−=−=
gsDmDdd vRgRiv −=−=
segnali) piccoliper tensionedi zione(amplifica gs
dv v
vA ≡
Dmv RgA −= ( ) DtGSnv RVVkA −−= e
⇓
⇓
Andamento temporale di vGS e vD
Ingresso
Uscita
Retta di carico
34G.V. Persiano – Elettronica
Modelli del MOS a piccoli segnali
Modello ibrido a π (medie frequenze)
Modello senza modulazione canale Modello con modulazione canale
gsmd vgi = D
AO I
Vr ≅
( )ODmv rRgA //−=Resistenza RD è tra D e S RD è in parallelo ad rO
Effetto di rO sul guadagno di tensione Av
35G.V. Persiano – Elettronica
Alcune considerazioni sul parametro gm
Nel confonto con l’analogo parametro di transconduttanza del BJT, notiamo che:
1) gm è proporzionale a √ID nel MOS, ed a IC nel BJT;
2) gm dipende dalle dimensioni W/L nel MOS, mentre dipende solo da IC nel BJT
( )( ) 'tGSnm VVLWkg −=Nella forma gm cresce con W e k’n , descresce con L
2 'Dnm ILWkg =ha la forma gm dipende dalla radice quadrata di W/L e di ID
Il parametro gm può esprimersi anche in funzione della corrente di polarizzazione ID , dove
Infine, gm può esprimersi contemporaneamente in funzione di ID e di VGS - VT dove
tGS
Dm VV
Ig−
=2
abbiamo gm dipende direttamente da ID e inversamente da VGS-Vt
36G.V. Persiano – Elettronica
Modello a T (senza modulazione del canale)
Sviluppo del modello a T a partire dal modello ibrido a π
ivvvvgi gsgsm , S eG nodi i Tra ⇒==⇒
gsmsdg vgii,i === 0
⇒ ⇒
mg1
= ⇒
37G.V. Persiano – Elettronica
Modello a T (con modulazione del canale)
da dato )3010( con .. ÷≅χ
mmb gg χ=⇒
MOS come amplificatore di transconduttanza Rappresentazione alternativa
D
AO I
Vr ≅
Modellizzazione dell’effetto body (VSB≠0)
• Variazioni di Vt , a parità di vGS, modulano iD Body si comporta come una seconda gate
DSDSGSGS
VvVvBS
Dmb v
ig==∂
∂=
SBSB
t
VVV
+=
∂∂
≡φγχ
22
38G.V. Persiano – Elettronica
Amplificatori a MOS a singolo stadio
• Progettata la rete di polarizzazione per definire il punto di lavoro Q in modo stabile, e individuati i modelli a piccoli segnali, possiamo analizzare gli amplificatori a MOS.
• Lo studio è prevalentemente rivolto alle configurazioni base nel caso di componenti integrati
• Le configurazioni fondamentali di amplificatori a MOS a singolo stadio sono 3: source comune (CS), gate comune (CG), drain comune (CD)
• Ogni configurazione dell’amplificatore ha uno specchio di corrente a PMOS per polarizzazione e come carico in uscita (carico attivo)
39G.V. Persiano – Elettronica
Amplificatore a source comune (CS) con carico resistivo
• CC1 e CC2 ≡ condensatori di accoppiamento separano le componenti AC e DC
Schema circuitale con capacità di accoppiamento e di by-pass
Massa rispetto al segnale (componente ac)
Massa rispetto al segnale (componente ac)
• CS ≡ condensatore di by-pass collega dinamicamente il source a massa
Rete di polarizzazione
40G.V. Persiano – Elettronica
Circuito equivalente a piccoli segnali basato sul modello ibrido a π
Analisi a piccoli segnali svolta direttamente sul circuito amplificatore
41G.V. Persiano – Elettronica
Guadagno di tensione ( ) , , // igsLoutgsmOsig
i
i
gs
gs
Ov
sig
Ov vvRRvgv
vv
vv
vvG
vvG =−=⇒=⇒≡
⇒+
=sigin
in
sig
i
RRR
vv ( ) //// LDOm
sigG
Gv RRrg
RRRG+
−=
ha si , e Per LDOGsig RRrRR >><< ( )LDmv RRgG // −≅
Resistenza di ingresso ⇒∞=⇒≡ // Giii
iin Riv
ivR )M dei (ordine Ω
Resistenza di uscita ⇒=→=⇒≡=
0 0 0
gssigvO
Oout vv
ivR
sig
Dout RR ≅
Gin RR =
// ODout rRR = ⇒
42G.V. Persiano – Elettronica
Amplificatore a source comune (CS) con carico attivo (circuiti integrati)
Schema di principio
• Carico attivo carico PMOS (Q2) appartenente ad uno specchio di corrente
Implementazione circuitale
⇒
Caratteristica iD-vSD del carico
Carico Q2 in saturazione con VSG=costante Per i piccoli segnali, mostra resistenza rO2
22
REF
AO I
Vr ≅
43G.V. Persiano – Elettronica
Analisi sul circuito e modello equivalente a piccoli segnali
≡
Determinazione della caratteristica di trasferimento
44G.V. Persiano – Elettronica
Guadagno di tensione ( ) , // 211 ⇒=−=⇒=⇒≡ igsOOgsmOi
gs
gs
Ov
i
Ov vvrrvgv
vv
vvG
vvG
⇒ ( ) // 211 OOmv rrgG −=
ha si Per 21 OO rr = (elevato) 2/ 11 Omv rgG −≅
Resistenza di ingresso ⇒=⇒≡ 0 ii
iin i
ivR
Resistenza di uscita ⇒=→=⇒≡=
0 0 0
gsivO
Oout vv
ivR
i
∞=inR
1Oout rR =
Nell’analisi dell’amplificatore CS con carico attivo, occorre far presente che:
1) Entrambi i source di Q1 e Q2 sono a massa no effetto body
2) Si usa reazione negativa per assicurare che Q1 e Q2 sono in saturazione
45G.V. Persiano – Elettronica
Amplificatore a source comune (CS) con resistore RS sul source (circuiti discreti)
Schema circuitale con capacità di accoppiamento e di by-pass
Massa rispetto al segnale (componente ac)
Massa rispetto al segnale (componente ac)
Rete di polarizzazione
• Presenza di RS sul source conviene usare circuito equivalente a T
46G.V. Persiano – Elettronica
Circuito equivalente a piccoli segnali basato sul modello a T (senza ro)
⇒∞=⇒≡ // Giii
iin Riv
ivR )M dei (ordine Ω Gin RR =Resistenza di ingresso
Resistenza di uscita Dout RR = 0 0 0 0
⇒=→=→=⇒≡=
ivvivR isig
vO
Oout
sig
47G.V. Persiano – Elettronica
Guadagno di tensione ( ) ,)1( , // SmiLDOsig
i
i
Ov
sig
Ov RgviRRiv
vv
vi
ivG
vvG +=−=⇒=⇒≡
⇒+
=sigin
in
sig
i
RRR
vv ( )
1//
Sm
LDm
sigG
Gv Rg
RRgRR
RG++
−=
ha si Per Gsig RR <<( )
Sm
LD
Sm
LDmv Rg
RRRgRRgG
+−=
+−≅
1//
1//
Il guadagno di tensione è pari al rapporto tra la resistenza totale di drain e quella di source
• Amplificazione Gv ridotta di (1+gmRS) rispetto a caso senza RS (retroazione negativa)
• Stesso fenomeno anche nel BJT ( )
em
LCm
ee
LCv Rg
RRgRrRRG
+−=
+−≅
1////
• Resistenza RS (nel BJT, Re ) ≡ resistenza di degenerazione di source (emettitore)
48G.V. Persiano – Elettronica
Amplificatore a gate comune (CG) con carico attivo (circuiti integrati)
Schema circuitale
• Generatore I carico PMOS (Q2) con resistenza rO2 tra D2 (= D1) e S2 (a massa)
Circuito equivalente a T del MOS
S1 ingresso, B1 e G1 a massa vBS1= vGS1= - vi Effetto body 1/gm1 1/(gm1+gmb1)
⇒
1
1O
oir r
vviO
−=
49G.V. Persiano – Elettronica
Circuito equivalente complessivo Circuito per il calcolo di Rout
Resistenza di ingresso ( ) ⇒−
++==⇒≡ , 1
112O
OiimbmiOiO
i
iin r
vvvggirivivR
⇒⎟⎟⎠
⎞⎜⎜⎝
⎛+=⎟⎟
⎠
⎞⎜⎜⎝
⎛++⇒ i
O
Oi
Ombm i
rrv
rgg
1
2
111 11 ⎟⎟
⎠
⎞⎜⎜⎝
⎛+
++=
1
2
111
111
O
O
Ombm
in rr
rgg
R
ha si )(1Per 2111 OOmbm rrgg/ ≈<<+ ( ) 111 122
mmbmin ggg
Rχ+
=+
≅
50G.V. Persiano – Elettronica
Resistenza di uscita
( )[ ] SOmbmOout RrggrR 1111 1 +++=
( )[ ] , 1110
⇒+++==⇒≡=
vrvggivRivivR OmbmxxSx
vx
xout
sig
( )[ ] ( )[ ]⇒+++=⇒+++= SSOmbmOxxOmbmxx RRrggrivvrvggiv 1111111
Guadagno di tensione 1 2 ⇒=⇒==⇒≡ OiOini
O
i
i
i
Ov
i
Ov riv
Riv
vi
ivG
vvG
⇒ ( ) //1 211
11 OOO
mbmv rrr
ggG ⎟⎟⎠
⎞⎜⎜⎝
⎛++=
( ) ha si e 1Per 21111 OOOmbm rrrgg =>>+ ( ) ( ) (elevato) 2/1 2/ 11111 OmOmbmv rgrggG χ+=+≅
( ) ha si 1Per 111 >>+ Ombm rgg ( )[ ] ( )[ ]SmOSmbmOout RgrRggrR 11111 111 χ++=++≅
51G.V. Persiano – Elettronica
Amplificatore a drain comune (CD) con carico attivo (circuiti integrati)
Schema circuitale Circuito equivalente
⇒
Circuito equivalente semplificato
• Generatore I carico NMOS (Q2) con resistenza rO2 tra D2 (= S1) e S2 (a massa)
S1 uscita, B1 e D1 a massa vBS1= vDS1= - vO Effetto body 1/gmb1 carico in uscita
1////1
12'
mbOOL g
rrR =
52G.V. Persiano – Elettronica
Resistenza di ingresso ⇒=⇒≡ 0 ii
iin i
ivR ∞=inR
( ) ha si Per 111 Ombm rgg <<+ ( ) (bassa) 1
1 1 111 mmbm
out gggR
χ+=
+≅
Resistenza di uscita ⇒=⇒−=→=⇒≡=
1//1// 0 11
10 mmb
OoutOgsivO
Oout gg
rRvvvivR
i
111
1//mbm
Oout ggrR
+= ⇒
Guadagno di tensione , '1 ⇒=+=⇒≡ LgsmOOgsi
i
Ov Rvgvvvv
vvG 1
1 '
1
'1 <
+=
Lm
Lmv Rg
RgG
ha si e 1/ ,1/Per 1'
211 mbLOOmb gRrrg ≅⇒<< χ+=
+≅
11
11
1
mbm
mv gg
gG
L’ amplificatore a drain comune presenta così un guadagno di tensione quasi unitario (inseguitore di source), un’alta resistenza di ingresso ed una bassa resistenza di uscita. Si presta ad essere utilizzato come adattatore di impedenza (stadio buffer).
53G.V. Persiano – Elettronica
Modello del MOS a piccoli segnali in alta frequenza
• I modelli circuitali per piccoli segnali del MOS fin qui presentati non includono elementi capacitivi o induttivi che introducono dipendenze dalla frequenza o dal tempo delle prestazioni degli amplificatori
• Alle altre frequenze intervengono le componenti capacitive intrinseche del MOS. Alcune componenti sono della stessa natura delle capacità analizzate nel BJT, altre sono legate alla capacità di gate o dell’ossido, per unità di area, COX
• Alle basse frequenze, invece, eventuali dipendenze dalla frequenza negli amplificatori accoppiati in AC, sono dovute alle capacità di accoppiamento e di by-pass
54G.V. Persiano – Elettronica
Effetto capacitivo di gate
• La capacità di gate COX è modellata da 3 capacità : Cgs (source), Cgd (drain), Cgb (body)
• Il valore di ciascuna capacità dipende dalla regione di funzionamento del MOS
• Indicati con W la larghezza e con L la lunghezza di canale del NMOS, si dimostra che:
Canale assente Cgs = 0 Cgd =0 Cgb = WL COX
Canale uniforme Cgs = ½ WL COX Cgd = ½ WL COX Cgb = 0
Canale strozzato Cgs = ²/³ WL COX Cgd = 0 Cgb = 0
Regione di interdizione
Regione di triodo
Regione di saturazione
55G.V. Persiano – Elettronica
Capacità di sovrapposizione gate-source e gate-drain
• Le regioni diffuse di source e drain debordano sotto l’ossido di gate per un tratto LOV
• Ciò comporta la presenza di una capacità parassita COV che si somma a Cgs e Cgd
Capacità di sovrapposizione COV = WLOV COX
La capacità delle giunzioni source-body e drain-body
Giunzione S-B in polarizzazione inversa capacità di giunzione Csb
10
0m
SB
sbsb
VV
CC
⎟⎟⎠
⎞⎜⎜⎝
⎛+
=
Giunzione D-B in polarizzazione inversa capacità di giunzione Cdb
10
0m
DB
dbdb
VV
CC
⎟⎟⎠
⎞⎜⎜⎝
⎛+
=
56G.V. Persiano – Elettronica
Modello ibrido a π alle alte frequenze
• Tutte le capacità dell’ordine dei fF (in saturazione, CgS è un ordine di grandezza maggiore)
Circuito equivalente completo (MOS in saturazione)
57G.V. Persiano – Elettronica
Circuito equivalente con B e S connessi tra loro
Circuito equivalente con Cdb trascurata
58G.V. Persiano – Elettronica
Frequenza a guadagno unitario fT negli amplificatori a MOS
gsmgsgdmO VgVsCg I ≅−= )(Corrente IO di uscita in corto circuito
( )gdgsigs CCsIV +=
• Analizziamo il guadagno di corrente in cortocircuito dell’amplificatore CS in alta frequenza
Caduta di tensione Vgs
( )gdgs
m
i
Ois CCs
gIIA
+==
Per s=jω, lAisl=1 quando ⇒+
==gdgs
mT CC
gωω ( ) unitario) guadagno di (freq. 2 µCCπ
gfπ
mT +
=
Guadagno di corrente in cortocircuito Ais
59G.V. Persiano – Elettronica
Risposta in frequenza dell’amplificatore CS (circuiti discreti)
Andamento del modulo di Gv in funzione della frequenza
( ) //// midband
LDOmsigG
G
sig
OM RRrg
RRR
VVA
+−=≡
Guadagno di tensione Gv alle medie frequenze
Frequenza di taglio inferiore Frequenza di taglio superiore
60G.V. Persiano – Elettronica
Risposta dell’amplificatore CS alle alte frequenze
Circuito equivalente a piccoli segnali
• Semplifichiamo i rami di uscita e di ingresso applicando il teorema di Thevenin tra G e S
Circuito equivalente semplificato con Thevenin
61G.V. Persiano – Elettronica
• Il circuito può ancora semplificarsi se si valuta l’effetto di Cgd tra ingresso (G) e uscita (D)
( ) gsLmLgdgsmO VRg RIVg V '' −≅−−=Tensione di uscita VO
Corrente Igd in Cgd ( ) ( )[ ] ( ) gsLmgdgsLmgsgdOgsgdgd VRgsCVRgVsCVVsC I '' 1 +=−−=−=
Tra X e X’ l’effetto di Cgd è presente solo grazie all’assorbimento della corrente Igd. Possiamo perciò sostituire Cgd con una capacità Ceq , posta tra G e massa, che assorbe una corrente Igd
( ) ⇒+= 1 'gsLmgdgseq VRgsCVsC ( )'1 Lmgdeq RgCC += Teorema di Miller !
Circuito risultante dopo l’uso del teorema di Miller
⇒
Analogamente, tra D e massa ⇒⎟⎟⎠
⎞⎜⎜⎝
⎛+= 11 ' gs
Lmgdgsout V
RgsCVsC gd
Lmgdout C
RgCC ≅⎟⎟
⎠
⎞⎜⎜⎝
⎛+= '
11
62G.V. Persiano – Elettronica
• Poiché gmR’L >>1, si ha Ceq>> Cgd frequenza fH determinata solo da Cin= Ceq + Cgs
Circuito RC serie con uscita su C filtro passa basso con costante di tempo τ = R’sigCin
' LmsigG
GM Rg
RRRA+
−=
H
M
sig
Ov s
AVVG
ω+==
1
⇒= 1 'sigin
H RCω
( ) RgC CC 'Lmgdgsin ++= 1
Gsigsig RRR //' =
2
1'sigin
H RπCf =
R’Sig è la resistenza vista ai terminali di Cin con Vsig=0
63G.V. Persiano – Elettronica
Risposta dell’amplificatore CS alle basse frequenze
Circuito per analisi dei piccoli segnali(componenti variabili )
• Nell’analisi che segue adotteremo le seguenti procedure ed ipotesi semplificative:– Lo studio per piccoli segnali lo affronteremo direttamente sul circuito non usiamo il circuito equivalente
– Analizziamo il contributo di ogni singola capacità CC1, CC2 e CS uno per volta, annullando l’effetto delle altre due
– Combinati i singoli contributi, individuiamo una risposta STC e il valore di fL (ipotesi di polo dominante)
bili trascura,, Ogdgs rCC
giocoin entrano ,,21 CCS CCC
• Per ogni Ci circuito RiCi che formano filtro passa alto con costante di tempo τ = RiCi
64G.V. Persiano – Elettronica
Effetto della sola capacità CC1 (CC2 e CS cortocircuitate)
( )
⇒
⎪⎪⎭
⎪⎪⎬
⎫
−=
++=
//RR Vg VsC
RR
RVV
LDgmO
CsigG
Gsigg
1
1 ( ) [ ])R(RCss //RRg
RRR
VV
sigGCLDm
sigG
G
sig
O
+++−=
11
1111
11
CCCsigGCP RC)R(RC
ω =+
=Pulsazione di taglio associata a CC1
Effetto della sola capacità CS (CC1 e CC2 cortocircuitate)
( )⎥⎦⎤
⎢⎣⎡ ⋅++
−=
mS
LDmsigG
G
sig
O
gCs
s //RRgRR
RVV
11
SCSS
m
mS
P RCCg
gC
ω 11
12 ===Pulsazione di taglio associata a CS
( )
⇒
⎪⎪⎭
⎪⎪⎬
⎫
−=
++=
//RR I VsCg
RRRVI
LDdO
Sm
sigG
Gsigd 11
1
65G.V. Persiano – Elettronica
Effetto della sola capacità CC2 (CC1 e CS cortocircuitate)
⇒
⎪⎪⎪
⎭
⎪⎪⎪
⎬
⎫
++−=
+=
R
sCRR
R VgV
RRRVV
L
CLD
DgmO
sigG
Gsigg
2
1( ) [ ])R(RCs
s //RRgRR
RVV
LDCLDm
sigG
G
sig
O
+++−=
21
2223
1)
1
CCCLDCP RCR(RC
ω =+
=Pulsazione di taglio associata a CC2
Effetto complessivo di CC1 ,CC2 e CS
)R(RCωf
sigGC
PP +
==1
11 2
12 ππ ) 2
12 2
33
LDC
PP R(RC
ωf+
==ππS
mPP C
gωf 22
22 ππ
==
Ipotesi di non interazione tra CC1 ,CC2 e CS Stima ragionevole di fL data da
⎟⎟⎠
⎞⎜⎜⎝
⎛++=++≅
2211
11121
321CCCSCC
PPPL RCRCRCffff
Sπ
66G.V. Persiano – Elettronica
Nell’ipotesi che una fi sia maggiore delle altre polo dominante fL coincide con fi
Nell’esempio in figura 2312 PLPPP fffff ≅⇒>>
Modulo della risposta a bassa frequenza dell’amplificatore CS
67G.V. Persiano – Elettronica
Risposta in frequenza degli amplificatori CG e CD (circuiti integrati)
Risposta dell’amplificatore CG alle alte frequenze
Solo analisi rapida per le alte frequenze poli di Cgs e Cgd trovati attraverso RCgs e RCgd
Uscita connessa con uno stadio successivo capacità aggiuntiva CL
Schema circuitale con capacità
68G.V. Persiano – Elettronica
Forma semplificata del circuito equivalente (senza rO)
Tutte le capacità sono collegate a massa Non necessita applicazione teorema di Miller
RCgs è la resistenza vista ai terminali di Cgs con vsig=0
Cgsgs
mbmsgs
PP RC
gg//RC
ωf 2
11 2
12
11 π
ππ
=
⎟⎟⎠
⎞⎜⎜⎝
⎛+
==( ) CoutoutLLgd
PP RCRCC
ωf 2
1 2
12
22 πππ
=+
==
RCout è la resistenza vista ai terminali di Cout con vsig=0
69G.V. Persiano – Elettronica
Risposta dell’amplificatore CD alle alte frequenze
Circuito equivalente
Forma semplificata del circuito equivalente
Impedenza Zeq vista da G’(CL=0) ? Zeq = Vi / ICgs
Da ZS a Zeq 1/sCgs aumenta di 1+gmR’L volte
( ) ( )'LmsCgs
'Lmgsgs
'Lmgsi RgZIRgVVRgVV +=+=+= 11
⇒≅+== , ,/ Da 'LgsmOOgsisgsCgs RVgVVVVZVI
ZS = 1/ sCgs
70G.V. Persiano – Elettronica
(1+gmR’L )
Circuito risultante per l’analisi della sola Cgs
siggd
PP RC
ωf 2
12
22 ππ
==
'3
3 21
2 LL
PP RC
ωfππ
==
Polo associato alla capacità Cgd
Polo associato alla capacità CL
( )''
11
12
12
LsigLm
gs
PP
RRRg
Cωf
+⎟⎟⎠
⎞⎜⎜⎝
⎛+
== π
π