1

TRDB-D5M_HARDWARE SPECIFICATION_V0.2

Nguyễn Xuân Cương

1. Pixel data format

2. Register 3. Features

2

1.1. PIXEL DATA FORMAT

3

1.2.DEFAULT READOUT ORDER Các pixels đầu ra theo định dạng Bayer Theo định nghĩa, pixel (0,0) đại diện cho ma

trận pixels, đồng thời pixel đọc giá trị ra đầu tiên mặc định là pixel (16,54)

4

1.3.OUTPUT DATA FORMAT (DEFAULT MODE) Dữ liệu ảnh của TRDB_D5M được đọc ra theo

trình quét tăng dần. Các giá trị hợp lệ được bao quanh bởi biên cột và hàng trắng

5

1.4.READOUT SEQUENCE Thông thường chỉ đọc vùng dữ liệu hoạt

động. Trình tự đọc theo hàng như sau:

Dark row: Nếu Show_Dark_Row is set or Manual_BLC is clear các

hàng tối phía trên được đọc. Các thiết lập hàng được điều chỉnh dựa trên các thiết lập Row_Bin

Nếu Show_dark_row is clear and Manual_Blc is set, cho phép đọc hàng tối như 1 phần của ảnh

Active image: Các hàng đọc ra được xác định bằng Row start, row size, bin, skip and row mirror.

6

1.4.READOUT SEQUENCE Thứ tự đọc theo cột

Dark columns: Nếu Show_Dark_columns hoặc Row_Blc is set

thì các cột tối được đọc ra từ trái sang phảiNếu không có Show_Dark_columns vaf

Row_Blc is set thì coi các cột tối như 1 phần của ảnh

Active image: Các cột đọc ra được xác định bởi column start, column size, bin, skip and column mirror

7

1.5.1.OUTPUT DATA TIMING Ảnh ra được chia thành các frame, các frame được

chia thành các dòng. Mặc định bộ cảm biến là 1944x2592. Các tín hiêu Frame_Valid và Line_valid tương ứng là xung điều khiển hàng và cột

PIXCLK là đồng hồ clock (to latch the data) Mỗi chu kì PIXCLK có 1 pixel 12 bit chuyển qua

chân DOUT Nếu Frame_valid và line_valid o muc cao thì dữ

liệu là hợp lệ. Nếu chỉ có Frame_valid o muc thap thì gọi là tẩy

trắng theo chiều dọc Nếu chỉ có Line_Valid o muc thap thì gọi là tẩy

trắng theo chiều ngang

8

1.5.2.LINE_VALID FORMAT OPTIONS Trạng thái mặc định của Line_valid là muc

thap nếu frame_valid o muc thap.

9

2.REGISTER Next

10

3. FEATURES 3.1.Reset

Có thể reset bằng tích cực mức thấp (RESETn) hoặc reset bằng thanh ghi reset

Hard reset: Khi RESETn tích cực : reset; ngược lại , chip hoạt động bình thường

Soft reset: Reset register dk gan gia tri bang 1 thi cac thanh ghi sau tro ve gia tri mac dinh: Chip_Enable Synchronize_Changes Reset Use_PLL Power_PLL PLL_m_Factor PLL_n_Divider PLL_p1_Divider

11

3.2.CLOCKS TRDB_D5M đòi hỏi 1 clocks (XCLKIN) 96 mhz. Theo đó, dữ liệu ra trên chân D[11:0] đạt tốc độ

tối đa 96 mb/s. XCLKIN có thể được chia thành 1 số khác không

Divide_Pixel_Clock. Điều này làm chậm hoạt động của chip mặc dù XCLKIN đã được chia ở bên ngoài.

Dữ liệu D[11:0], LVAL, FVAL, STROBE được lấy ra trong sườn dương và được nạp trong sườn âm của PIXCLK

12

3.2.CLOCKS Mặt khác nếu PIXCLK được chia theo

Divide_Pixel_Clock, các kết quả đầu ra có thể được dịch tương ứng với Shift_Pixel_Clock

Công thức tần số PIXCLK

13

3.3.PLL PLL chứa 1 bộ đếm gộp trước (prescaler) để

phân chia clock đầu vào áp dungjcho XCLKIN, 1 VCO để nhân với prescaler đầu ra và một giai đoạn chia khác để tạo ra clock ra.

Các thanh PLL điều khiển có thể được lập trình để tạo ra tần số mong muốn

14

3.3.PLL SETUP TRDB_D5M có 1 PLL để sinh ra 1 clock Để sử dụng PLL

Chắc chắn là fXCLKIN từ 6 MHz đến 27 MHz sau đó bật PLL bằng cách thiết lập Power_PLL (Reg0x10[0] = 1).

Thiết lập PLL_m_Factor, PLL_n_Divider, and PLL_p1_Divider dựa trên các tần số vào (fXCLKIN) ra (fPIXKIN)

Xác định M, N, P1 như sau: fPIXCLK = ( fXCLKIN × M ) / ( N × P1 ) where

M = PLL_m_Factor N = PLL_n_Divider + 1

P1 = PLL_p1_Divider + 1

15

3.3.PLL SETUP Nếu P1 là lẻ ( Hay .PLL_p1_Divider là chẵn)

thì chu kỳ nhiệm vụ của clock không phải là 50:50. Trong trường hợp này,clock chậm hơn sẽ được sử dụng hoặc tất cả clock sẽ cùng dk thiết lập

Đợi 1 ms để chắc chắn VCO đã khóa Thiết lập Use_PLL (Reg0x10[1] = 1) để PLL

tạo clock

16

3.3.PLL PROGRAMMING EXAMPLE

17

3.4.STANDBY AND CHIP ENABLE TRDB_D5M có thể dk đặt chế độ ngủ đông bằng cách

clear Chip_Enable (Reg0x07[1] = 0). Trong chế độ Standby, chỉ có two-wire serial

interface còn hoạt động. Không thể đọc, chỉ có thanh ghi Chip_Enable and Invert_Standby có thể ghi

Nếu cảm biến hoạt động trong chế độ liên tục thì khi thiết lập chế độ Standby nó sẽ dk load lại từ vị trí dừng -> Data từ Frame này tới Frame tiếp theo sẽ hỏng. Sensor không nhận ra điều này -> Duwg chip trk khi đặt Standby or khởi động lại các thiết lập khi khởi động lại

Khi dặt Standby, Chip_Enable là clear-> PLL ngừng hoạt động. Do đó phải có chế độ tự kích hoạt khi bỏ Standby

18

3.5.FULL-ARRAY READOUT Toàn bộ mảng có thể dk đọc ra mà k cần qua

xử lí or hoặc chỉnh bằng cách1. Set Row_Start and Column_Start to 0. 2. Set Row_Size to 2,003. 3. Set Column_Size to 2,751. 4. Set Manual_BLC to 1. 5. Set Row_BLC to 0. 6. Set Row_Black_Default_Offset to 0. 7. Set Show_Dark_Rows and Show_Dark_Columns to 0.

19

3.6.WINDOW CONTROL Dữ liệu ảnh đầu ra được xác định bởi 4 thanh

ghi. Column_Start và Row_Start xác định tọa độ X, Y của góc trái trên. Column_Size xác định chiều rộng, Row_Size xd chieu cao của ảnh ra.

Column_Start và Row_st phải là số chẵn. Column_Size và Row_Size phải là số lẻ.

Nếu Manual_BLC is clear or Show_Dark_Rows is set thì Row_Start phải lớn hơn 11

Nếu không có mô hình phân giải đặc biệt thì W=Column-Size+1, H= Row_Size + 1;

20

3.7.READOUT MODES Subsampling

Theo định nghĩa, độ phân giải ảnh ra là các kích thước ở trên. Độ phân giải có thể giảm ra theo 2 cách Skipping và Binning

Skipping Chế độ này làm giảm phân giải bằng cách bỏ qua

các cặp dữ liệu đầu Ví dụ: Skip 2X

21

3.7.READOUT MODES Skipping

Để thiết lập chế độ Skip ta dùng 2 biến column_skip và row_skip

Ví dụ để dùng chế độ Column skip 2x ta đặt Column_Skip = 1

Kích thước ảnh ra sau khi Skip là:

22

3.7.READOUT MODES

23

3.7.READOUT MODES Binning

Binning làm giảm độ phân giải bằng cách kết hợp các pixel liền kề để hợp thành 1 kết quả duy nhất. Nó có thể làm tăng hiệu suất với mức sáng thấp.

Column bin dk thiết lập bằng column_sum Binning làm việc kết hợp với skipping. Ví dụ chế

độ bin 2x: Column_skip = 1 , row_skip = 1; đồng thời column_start la boi của 2*(column_skip+1) và Row_start la bội của 2*(row_skip+1);

24

3.7.MIRROR Đặt Reg0x20[14] = 1, dữ liệu ra dk đảo

ngược

25

3.7. READOUT MODES Ảnh trên cảm biến có vị trí như sau

26

3.8.SO SÁNH 2 CAM Giống:

Các chức năng: reset, standby, Đọc dữ liệu: theo 2 xung dk ngang doc, cÙng có 2 clock: 1 clock chính, 1 clock pixel Sensor tổ chức các pixel theo bộ lọc bayer

Khác: Data ra OV9650 10bit, TRDB_D5M 12 bit Giao thức OV SCCB, D5M I2C