Tema 5 Jerarquía de Memoria -...
Transcript of Tema 5 Jerarquía de Memoria -...
![Page 1: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/1.jpg)
Tema 5 Jerarquía de Memoria
Estructura de ComputadoresGrado en Ingeniería Informática
Grupo ARCOS
![Page 2: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/2.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Contenidos
ARCOS @ UC3M2
1. Tipos de memoria
2. Jerarquía de memoria
3. Memoria principal
4. Memoria caché
5. Memoria virtual
![Page 3: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/3.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Visión general del computdor
ARCOS @ UC3M3
3
Procesador Memoria Principal
MóduloE/S
Periférico
MóduloE/S
Periférico
MóduloE/S
Bus
Disco
Valores frecuentes e instrucción
actual Prog. y datos NO en
ejecución
Prog. y datos en ejecución
![Page 4: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/4.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Tipos de memoria (hasta el momento)
ARCOS @ UC3M4
4
Procesador
Banco de registros
Memoria principal
Disco
•Almacena pocos datos•Tiempo de acceso a un registro: orden de ns.
•Más capacidad (GB).•Tiempo de acceso: 40-100 ns.
•1 acceso a memoria = muchos ciclos de reloj
•Capacidad de almacenamiento casi ilimitada.•Tiempo de acceso lento: orden de milisegundos
![Page 5: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/5.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Distintos tipos de dispositivos físicos
ARCOS @ UC3M5
} Memorias semiconductoras} Circuitos electrónicos} Ej.: RAM, ROM y Flash
} Memorias magnéticas} Información sobre una superficie magnetizada} Ej.: Discos duros y cintas
} Memorias ópticas} Información grabada con un láser que genera
pequeñas perforaciones sobre una superficie} Ej.: CD, DVD y blu-ray
![Page 6: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/6.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
¿Dónde se encuentra?
ARCOS @ UC3M6 http://www.videojug.com/film/what-components-are-inside-my-computer
Memoria RAM
CD-ROM/DVD-ROM/BluRay/…
Disco duro
![Page 7: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/7.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Principales características
ARCOS @ UC3M7
} Permanencia de los datos} Volátiles: RAM} No volátiles: ROM, Flash,
} Tipos de operaciones} Memoria de lectura y escritura (RAM) } Memoria se solo lectura (ROM)
} Organización} Unidad de almacenamiento: bits, palabras, bloques, ...} Modo de acceso:
} Secuencial (cinta magnética),} Aleatorio (RAM): se puede acceder en cualquier orden. Mismo tiempo de
acceso} Prestaciones
} Tiempo de acceso: tiempo entre presentar dirección y obtener un dato} Ancho de banda o Velocidad de transferencia: cantidad de datos accedidos
por unidad de tiempo} Otras
} Capacidad: cantidad de datos que es posible almacenar} Coste: precio por unidad de dato almacenable
![Page 8: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/8.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Unidades de tamaño
ARCOS @ UC3M8
} Normalmente se expresa en octetos o bytes:} byte 1 byte = 8 bits} kilobyte 1 KB = 1.024 bytes 210 bytes} megabyte 1 MB = 1.024 KB 220 bytes} gigabyte 1 GB = 1.024 MB 230 bytes} terabyte 1 TB = 1.024 GB 240 bytes} petabyte 1 PB = 1.024 TB 250 bytes} exabyte 1 EB = 1.024 PB 260 bytes} zettabyte 1 ZB = 1.024 EB 270 bytes} yottabyte 1 YB = 1.024 ZB 280 bytes
![Page 9: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/9.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Unidades de tamaño (cuidado)
} En comunicación se suele usar el kilobit y no el kilobyte (1 Kb <> 1 KB) y potencias de 10} 1 Kb = 1.000 bits } 1 KB = 1.000 bytes
} En almacenamiento (discos duros) algunos fabricantes no utilizan potencias de dos, sino potencias de 10:} kilobyte 1 KB = 1.000 bytes 103 bytes} megabyte 1 MB = 1.000 KB 106 bytes} gigabyte 1 GB = 1.000 MB 109 bytes} terabyte 1 TB = 1.000 GB 1012 bytes} …..
ARCOS @ UC3M9
![Page 10: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/10.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Evolución del rendimiento
} Procesadores} 1980-2000: Incremento medio del 60% anual.
} Memorias DRAM} 1980-2000: Incremento medio del 7% anual.
} La distancia entre memoria y procesador es mayor cadaaño
ARCOS @ UC3M10
![Page 11: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/11.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Número de accesos a memoria
} ¿Cuántos accesos a memoria se generan en estefragmento de memoria?
ARCOS @ UC3M11
int i;
int s = 0;
for (i=0; i < 1000; i++)
s = s + i;
![Page 12: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/12.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Número de accesos a memoria
ARCOS @ UC3M12
int i;
int s = 0;
for (i=0; i < 1000; i++)
s = s + i;
i=0;
li $t0, 0 // sli $t1, 0 // ili $t2, 1000
bucle: bge $t1, $t2, finadd $t0, $t0, $t1addi $t1, $t1, 1b bucle
fin: li $t1, 0
![Page 13: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/13.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Número de accesos a memoria
ARCOS @ UC3M13
int i;
int s = 0;
for (i=0; i < 1000; i++)
s = s + i;
i=0;
li $t0, 0 // sli $t1, 0 // ili $t2, 1000
bucle: bge $t1, $t2, finadd $t0, $t0, $t1addi $t1, $t1, 1b bucle
fin: li $t1, 0
Solución: 3 + 4 × 1000 + 1 + 1= 4005
![Page 14: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/14.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Número de accesos a memoria
ARCOS @ UC3M14
int i;
int s = 0;
for (i=0; i < 1000; i++)
s = s + i;
i=0;
li $t0, 0 // sli $t1, 0 // ili $t2, 1000
bucle: bgt $t1, $t2, finadd $t0, $t0, $t1addi $t1, $t1, 1b bucle
fin: li $t1, 1
Solución: 3 + 4 × 1000 + 1 + 1 = 4005Con una memoria de 60 ns el tiempo total sería 240300 nsUn procesador típico dedicaría más del 98% de su tiempo a esperar
datos de memoria
![Page 15: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/15.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Número de accesos a memoria
ARCOS @ UC3M15
int v[1000]; // global
int i;
for (i=0; i < 1000; i++)
v[i] = 0;
![Page 16: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/16.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Número de accesos a memoria
ARCOS @ UC3M16
int v[1000]; // global
int i;
for (i=0; i < 1000; i++)
v[i] = 0;
.data:v: .space 4000
.text:li $t0, 0 // ili $t1, 0 // i de vli $t2, 1000 // componentes
bucle: bge $t0, $t2, finsw $0, v($t1)addi $t0, $t0, 1addi $t1, $t1, 4b bucle
fin:
![Page 17: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/17.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Número de accesos a memoria
ARCOS @ UC3M17
int v[1000]; // global
int i;
for (i=0; i < 1000; i++)
v[i] = 0;
.data:v: .space 4000
.text:li $t0, 0 // ili $t1, 0 // i de vli $t2, 1000 // componentes
bucle: bgt $t0, $t2, finsw $0, v($t1)addi $t0, $t0, 1addi $t1, $t1, 4b bucle
Solución: 3 + 5 × 1000 + 1 + 1000 (acceso adicional de sw) = 6004
![Page 18: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/18.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Contenidos
ARCOS @ UC3M18
1. Tipos e memoria
2. Jerarquía de memoria
3. Memoria principal
4. Memoria caché
5. Memoria virtual
![Page 19: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/19.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
¿Cómo sería el sistema de memoria ideal?
ARCOS @ UC3M19
} Minimiza tiempo de acceso
} Maximiza la capacidad
} Minimiza el coste
![Page 20: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/20.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Realidad
ARCOS @ UC3M20
+ velocidad
+ caro- tamaño
+ tamaño- velocidad- caro
} Objetivos incompatiblesentre si:} + velocidad - tamaño
} Se usan distintos tipos de memoria:} DRAM, Disco Duro, …
} Se organizan los distintos tipos de memoria por velocidad de acceso:} Jerarquía de memoria
![Page 21: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/21.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Jerarquía de memoria
ARCOS @ UC3M21
Cintas
CD-ROM /DVD
Disco Magnético
DRAM, …
SRAM
+ velocidad
+ caro- tamaño
+ tamaño- velocidad- caro
registros
![Page 22: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/22.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Uso de la jerarquía de memoria:diferentes tiempos de acceso
ARCOS @ UC3M22
} T. acceso a registro} ~1 ns
} T. acceso a SRAM} ~2-5 ns
} T. acceso a DRAM} ~70-100 ns
Una biblioteca en Florida…
La biblioteca de la UPC…
La biblioteca de la UC3M...
![Page 23: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/23.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Comparación
ARCOS @ UC3M23
Memory SystemsCache, DRAM, DiskBruce Jacob, Spencer Ng, David WangElsevier
![Page 24: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/24.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Uso de la jerarquía de memoria
ARCOS @ UC3M24
Cintas
CD-ROM /DVD
DRAM, …
SRAM
registros
} Solo en memoria lo que se necesite en un instante dado.
} Si no está, se copia de un nivel a otro la porción necesaria:} Ej.: cargar un programa en RAM
} Cuando no se necesite, se borra la copia realizada.
} El comportamiento de los accesos lo favorece:} Proximidad de referencias
Disco Magnético
![Page 25: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/25.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Idea de la jerarquía de memoria
ARCOS @ UC3M25
CachéMemoriaPrincipal
Disco
Procesador
Registros
![Page 26: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/26.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Diseño de la jerarquía de memoria
ARCOS @ UC3M26
} El diseño de la jerarquía de memoria es crucial enprocesadores multicore
} El ancho de banda crece con el número de cores} Un Intel Core i7 genera dos accesos a memoria por core y por
ciclo de reloj} Con 4 cores y 3.2 GHz de frecuencia de reloj
} 25.6 billones de accesos a datos de 64 bit/segundo +} 12.8 billones de accesos de 128 bits para instrucciones = } = 409.6 GB/s
} Una memoria DRAM solo ofrece un 6% (25GB/s)} Se requiere:
} Memorias multi puerto} Niveles de memoria caché
![Page 27: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/27.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Memorias de semiconductores
ARCOS @ UC3M27
} Memoria de solo lectura (ROM)} No necesita alimentación} Persistente} Ejemplo de uso: BIOS
} Memoria de lectura/escritura (RAM)} Necesita alimentación} No persistente} Más rápida que la ROM} Ejemplo de uso: memoria principal
![Page 28: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/28.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Matriz de memoria semiconductora
ARCOS @ UC3M28
} Cada celda almacena un 1 o un 0
Fundamenros de Sistemas DigitalesThomas L. Floyd
![Page 29: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/29.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Direcciones y capacidad
ARCOS @ UC3M29
} Dirección: posición de una unidad de datos en la matrizde memoria
} Capacidad: número total de unidades de datos que se pueden almacenar
Fundamenros de Sistemas DigitalesThomas L. Floyd
![Page 30: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/30.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Tipos de direccionamientos
ARCOS @ UC3M30
Fundamenros de Sistemas DigitalesThomas L. Floyd
![Page 31: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/31.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Ejemplo de organización
ARCOS @ UC3M31
![Page 32: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/32.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Operación de lectura
ARCOS @ UC3M32
Fundamenros de Sistemas DigitalesThomas L. Floyd
![Page 33: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/33.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Memoria RAM (memorias de acceso aleaotorio)
ARCOS @ UC3M33
} RAM dinámica (DRAM)} Almacena bits como carga en condensadores.} Tiende a descargarse: necesita refrescos periódicos.
} Ventaja: construcción más simple, más almacenamiento, más económica} Inconveniente: necesita circuitería de refresco, más lenta.
¨ 2%-3% de los ciclos de reloj consume el refresco
} Utilizada en memorias principales
} RAM estática (SRAM)} Almacena bits como interruptores en on y off.} Tiende a no descargarse: no necesita refresco.
} Ventaja: No necesita circuitería de refresco, más rápida.} Inconveniente: Construcción compleja, menos almacenamiento, más cara.} Utilizada en memorias cachés
![Page 34: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/34.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
¿Dónde se encuentra la memoria DRAM?
ARCOS @ UC3M34 http://en.wikipedia.org/wiki/Primary_storage#Primary_storage
Memoria DRAM
![Page 35: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/35.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Ejemplo de memoria SRAM
ARCOS @ UC3M35
Fundamenros de Sistemas DigitalesThomas L. Floyd
Organización lógica Organización física
![Page 36: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/36.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Estructura de una memoria DRAM
ARCOS @ UC3M36
Memory SystemsCache, DRAM, DiskBruce Jacob, Spencer Ng, David WangElsevier
![Page 37: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/37.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Multiplexción de direcciones en DRAM
ARCOS @ UC3M37
Direccionamiento por fila/columna
Direccionamiento por fila/columna con CAS/RAS
![Page 38: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/38.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Operación de lectura con CAS/RAS
ARCOS @ UC3M38
![Page 39: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/39.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Ciclos de refresco
ARCOS @ UC3M39
} Una DRAM almacena un bit en un condensador} Esta carga se degrada con el tiempo y la temperatura} Necesario refrescar cada bit} Tipicamente una DRAM se debe refrescar cada pocos
milisegundos} Una operación de lectura refresca toda las direcciones de
una fila} Una DRAM utiliza ciclos de refresco
![Page 40: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/40.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Velocidad de las memorias DRAM
ARCOS @ UC3M40
Patterson y Hennesy
![Page 41: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/41.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Tipos de memoria RAM
ARCOS @ UC3M41
} DRAM} FPM
(Fast Page mode)
} EDO(Extended Data Output)
} SDRAM} DDR} DDR2
fila col1
dato
dir.
datos
reloj
fila col2
dato
fila col1
dato
dir.
datos
reloj
col2
dato
fila col1
dat1
dir.
datos
reloj
col2
dat2
![Page 42: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/42.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Tipos de memoria RAM
ARCOS @ UC3M42
} DRAM} EDO} FPM
} SDRAM} DDR} DDR2
(double data rate)
SDRAM (Synchronous DRAM): sincronizadas con el reloj del sistema
![Page 43: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/43.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Tipos de memoria DDR
ARCOS @ UC3M43
Patterson y Hennesy
![Page 44: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/44.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Controlador de memoria DRAM
ARCOS @ UC3M44
} Controlador se encarga del refresco y particularidades de la DRAM
} Oculta todo esto al procesador y le ofrece una interfaz simple} Procesador no
dependiente de la tecnología de la memoria
![Page 45: Tema 5 Jerarquía de Memoria - ocw.uc3m.esocw.uc3m.es/ingenieria-informatica/estructura-de-computadores/tran... · Félix García Carballeira, Alejandro Calderón Mateos Diseñode](https://reader031.fdocument.pub/reader031/viewer/2022021804/5ba1e95c09d3f2666b8d5cf5/html5/thumbnails/45.jpg)
Félix García Carballeira, Alejandro Calderón Mateos
Memorias ROM
ARCOS @ UC3M45
Fundamenros de Sistemas DigitalesThomas L. Floyd