Teacher : Ing-Jer Huang TA : Chien-Hung Chen

112/04/18

CourseEmbedded Systems : Principles and Implementations

Weekly Preview QuestionWeekly Preview QuestionCH6.1~CH6.5

2007/12/052007/12/05

Q1 ：[CH]

2 2007/12/052007/12/05

Q1 ：在分時多工上，多工意指多筆資料共用一組導線，而這些資料以一次一筆的方式在共用的導線上傳輸，那資料是以一次一筆傳輸，怎麼會是多工呢？而分時得目的是什麼，一次將資料傳輸完畢有何缺點？

[CH 6.2]

3 2007/12/052007/12/05

Q1 ：在主僕裝置之間的傳輸協定中，主裝置發出req 訊號後，僕裝置為何無法及時將資料送到匯流排上，還需另外等待一個 taccess 的時間？有什麼因素會影響這個時間的長短？

[CH 6.2 ]

4 2007/12/052007/12/05

Q3 ：在處理器中的外部中斷不是和 RESET 的優先權一樣高，只要有動作就會馬上執行，而課本上有說每執行完一段指令就會去檢查 INT 接腳，有那個必要性嗎 ?P.146

[CH 6.3]

5 2007/12/052007/12/05

Q1 ： memory mapped I/O 和 port and bus-based I/O 對於設計者在選擇上時，應該在什麼時候情況下使用最有利？是否有實際上的產品可以比較 ?

[CH 6.3]

6 2007/12/052007/12/05

Q1 ：關於中斷的問題，當程式由主程式切換到中斷服務程式的過程中，在 OS 中也有提到過，但是OS 內提到的中斷需要對 Memory 做保護的動作避免使用者更改到 ISR 的程式內容，也就是 monitor & usermode 的切換，來達到 Memory Protect 的動作。那在硬體的系統中是否需要這類的保護 ?

[CH 6.4 ]

7 2007/12/052007/12/05

Q2 ：在 fixed interrupt 中，當中斷發生時，微處理器跳躍到的位址是內建於微處理器中，那麼vectored interrupt 會將位址放在哪裡？而兩種方式各有什麼的優缺點？

[CH 6.4]

8 2007/12/052007/12/05

Q2 ：當系統架構中存在 CPU 、 Cache 、 DMA 的時候，因為通常 DMA 是對記憶體跟 I/O 做存取的動作，這樣的話可能會導致 Cache 的資料與記憶體中的資料不一致。解決的方法好像都會使得效能降低，應該如何取得折衷的辦法。

[CH 6.4]

9 2007/12/052007/12/05

Q1 ：在 p.152 頁有談到在進入 ISR 狀態時，處理器的一些狀態會被儲存在 STACK 裡，包括program counter 、 datapath status register… 內容，而在從 ISR 狀態返回時會復原暫存器的狀態，而用 C 語言的 COMPILER 會自動處理此問題 ?

[CH 6.4]

10 2007/12/052007/12/05

Q2 ： DMA 的主要功能是在 Memory 與周邊之間傳輸資料，那麼是否可在任何的設備 (ex. 顯示卡、硬碟 ) 上加入這個裝置來增加存取速度呢？如果可以，在整個系統內的多個 DMA 會不會造成系統衝突。

[CH 6.5 ]

11 2007/12/052007/12/05

Q2 ： p.155 A system with a separate bus between the microprocessor and cache may be able to execute for some time from the cache while the DMA transfer take place. 在 DMA 執行時所有的BUS 的控制權都是由 DMA 來控制，而上述當在DMA 執行時還可以使用 BUS ，所以 DMA 都執行時只能控制單一 BUS?

[CH 6.5]

12 2007/12/052007/12/05