1

Obrada podataka u vieprocesorskim sistemima

Alen Mehinovi, IV-4

Gimnazija Petar KoiDositeja Obradovia 6

Novi GradMaturski rad iz Primjene raunaraObrada podataka u vieprocesorskim sistemima

Mentor: Milan VasiUenik:

Milan Vasi, prof.Alen Mehinovi, IV4Novi Grad, maj 2013.

S A D R A J

Strana11. Uvod

22. 2. Vieprocesorski raunarski sistemi

32.1. Von Neumanov model raunara

45. Zakljuak

56. Literatura

67. PRILOZI

6Prilog 1

1. Uvod

U raunarskom svijetu jedna je konstanta oduvijek prisutna elja za boljim performansama, zahtjev koji nikada nije zadovoljen. Svaki novi napredak u poboljanju uinkovitosti procesora istovremeno podie i korisnike zahtjeve na novu razinu.

Postojee raunarske arhitekture nalaze se na prekretnici. Prve temeljne promjene pojavile su se 80-ih godina prolog stoljea kada je Reduced Instruction Set Computer (RISC) filozofija, dobrim dijelom potaknuta akademskim istraivanjima, proela raunarsku industriju, kao reakcija na sloenost Complex Instruction Set Computer (CISC) raunarske arhitekture. Tokom dugog niza godina, evolucija raunara bila je obiljeena prvenstveno razvojem sve brih i brih uniprocesora1, iz generacije u generaciju okarakteriziranih sve veim brojem tranzistora i sve viom frekvencijom, tj. taktom rada. Danas, tri decenije kasnije, to razdoblje doivljava svoj zalazak.

ak i tokom sljedeeg decenije, Moore-ov zakon e garantovati kontinuirano poveanje gustine tranzistora, na taj nain omoguujui integraciju milijardi tranzistora na istom silicijskom ipu. Meutim, ip multiprocesori2, poznatiji kao viejezgreni procesori, sada su jedini nain izgradnje mikroprocesora visokih performansi. Era vieprocesorskih sistema je svanula.

Takve promjene u raunarskoj industriji nisu stvar izbora posljedica su ogranienja tehnolokog razvoja jednojezgrenih procesora. Naime, tehnologija izrade uniprocesora dostigla je taku u kojoj fizika ogranienja poput broja tranzistora na silicijskom ipu, kompleksnost dizajna i disipacija snage onemoguuju napredak sljedeih generacija jednojezgrenih procesora u vidu poveanja frekvencije rada, odnosno brzine i uinkovitosti.

2. 2. VIEPROCESORSKI RAUnarski sistemi

Raunarska tehnologija uspjela je ostvariti nevjerojatan napredak u otprilike 65 godina od proizvodnje ENIAC-a, prvog elektronskog raunara opte primjene. Danas, iznosi manji od $500 osigurat e nam kupnju osobnog raunari koje je snanije, te posjeduje vie glavne memorije i podatkovnog prostora od raunari koje je 1985. godine vrijedilo 1 000 000 amerikih dolara. tovie, dananje popularno Apple-ovo3 tablet raunalo4 iPad 2 (vrijedno $499) ima priblino iste performanse kao vektorsko superraunalo5 Cray 2 iz 1985. godine koje je vrijedilo, iz dananje perspektive, nevjerojatnih 17 milijuna amerikih dolara. Ovakav nagli napredak posljedica je uvijek prisutnih noviteta i inovacija na podruju tehnologije izrade i dizajniranja raunari.

Iako su nova tehnoloka dostignua bila stalno prisutna u istoriji elektronskih raunara, znaajniji napredak u vidu poboljanja performansi i izgradnje novih raunarskih arhitektura osigurao je izum mikroprocesora, 70-ih godina prologa stoljea. Otkriem mikroprocesora, a samim time i izvanrednih mogunosti integracije sloenih elektronskih sklopova, zapoelo je razdoblje jednojezgrenih procesora, takozvanih uniprocesora, ija je svaka nova generacija bila obiljeena porastom radnog takta, odnosno frekvencije, to je postalo i sinonim za sirovu snagu procesora.

Upravo zbog rapidnog, gotovo nekontroliranog porasta performansi ovakvih procesora, brojni su inenjeri i naunici jo tokom 1980-ih godina predviali skori kraj jednojezgrenih procesorskih arhitektura. Ovakva su predvianja, naravno, bila neutemeljena i preuranjena. Naime, tokom razdoblja 1986-2002, porast performansi jednojezgrenih procesora, temeljen na mikroprocesoru, imao je najviu stopu od vremena prvih tranzistorskih raunari iz kasnih 1950-ih i ranih 1960-ih. Slika 1: Naziv slike2.1. Von Neumanov model raunaraSavremeni mikroprocesori posjeduju najnaprednije tehnike znaajke. Ipak, i dananji raunari u osnovi jo uvijek prate konvencionalan von Neumannov model raunala. Von Neumannov model raunara s pohranjivanjem programa ine etiri bloka:

Centralna procesna jedinica (CPU) koja sadri aritmetiko-logiku jedinicu (ALU) zaduenu za obavljanje aritmetikih i logikih operacija, registre s osnovnom zadaom vrlo brzog pohranjivanja operandi, kontrolnu jedinicu koja interpretira instrukcije i omoguuje njihovo izvravanje, te programsko brojilo (PC) koje oznaava adresu sljedee instrukcije koja se treba izvriti.

Memorija za pohranu instrukcija, podataka te meurezultata i konanih rezultata. Memorija se implementira hijerarhijski.

Ulaz (Input) zaduen za prijenos podataka i instrukcija iz vanjskog svijeta prema memoriji.

Izlaz (Output) koji prenosi konane rezultate i poruke prema vanjskom svijetu.

U Von Neumannovom modelu, ciklus izvravanja instrukcija tee prema algoritmu, kako slijedi:

1. Sljedea instrukcija (na koju ukazuje programsko brojilo) pribavlja se iz memorije.

2. Upravljaka jedinica dekodira instrukciju.

3. Instrukcija se izvrava. Takva instrukcija moe biti ALU-bazirana instrukcija, pohrana podataka iz memorije u registar i obratno, ili naredba za uslovno grananje.

4. Stanje programskog brojila (PC) se obnavlja.

5. Postupak se vraa na korak br. 1.

Slika 1. ematski prikaz Von Neoumanove arhitekture raunara

5. ZakljuakTekst6. Literatura7. PRILOZIPrilog 1

Datum predaje rada:___________________

Komisija:

Predsjednik___________________Ispitiva ___________________lan

___________________

Komentar:Ispitna pitanja:Datum odbrane: ____________

Ocjena_________ (___)