Resumo sobre operação de transístores
Transcript of Resumo sobre operação de transístores
FEUP/LEEC —PCVLSI 2005/06 Transístores 1
Transístores MOS
Inclui figuras de:
Digital Integrated Circuits, J. Rabaey, A. Chandrakasan, B. Nikolic
Projecto de Circuitos VLSIFEUP/LEEC
2005/06
FEUP/LEEC —PCVLSI 2005/06 Transístores 2
Transístor MOS
Poli-silício Alumínio
FEUP/LEEC —PCVLSI 2005/06 Transístores 3
Conceito de tensão de limiar
n+n+
p-substrate
DSG
B
VGS
+
-
DepletionRegion
n-channel
Condução: VGS
> VT
NMOS: VB=0, PMOS: V
B=V
DD
FEUP/LEEC —PCVLSI 2005/06 Transístores 4
A tensão de limiarPotencial de Fermi: F=T ln
ni
N A
Zona do canal passa a tipo n (inversão forte) para: V DS=2F
V T=V T0∣−2FV SB∣−∣2F∣
=2q si N A
Cox
Cox=ox
t ox
si : permitividade eléctrica do silício
com o coeficiente de efeito de corpo efeito de corpo
T=kTq=26mV , 300º K
FEUP/LEEC —PCVLSI 2005/06 Transístores 5
Efeito de corpo
Tensão de limiar pode duplicar.
FEUP/LEEC —PCVLSI 2005/06 Transístores 6
Característica de um transístor “tradicional”
Relaçãoquadrática
0 0.5 1 1.5 2 2.50
1
2
3
4
5
6x 10
-4
VDS (V)
I D (
A)
VGS= 2.5 V
VGS= 2.0 V
VGS= 1.5 V
VGS= 1.0 V
Linear(resistiva)
Saturação
VDS = VGS - VT
FEUP/LEEC —PCVLSI 2005/06 Transístores 7
Zona linear de funcionamento
n+n+
p-substrate
D
SG
B
VGS
xL
V(x) +–
VDS
ID
MOS transistor and its bias conditions
FEUP/LEEC —PCVLSI 2005/06 Transístores 8
Transístor em saturação
n+n+
S
G
VGS
D
VDS > VGS - VT
VGS - VT+-
Pinch-offV GS−V DS≤V TI D=
k ' n
2WLV GS−V T
2
FEUP/LEEC —PCVLSI 2005/06 Transístores 9
Relação tensão-corrente (canal longo)
k n=k ' n×WLfactor de ganho de um transístor
λ : parâmetro empírico
FEUP/LEEC —PCVLSI 2005/06 Transístores 10
Modelo para análise manual(1ª versão)
FEUP/LEEC —PCVLSI 2005/06 Transístores 11
Relação tensão-corrente para dispositivos DSM
Relaçãolinear
-4
VDS (V)0 0.5 1 1.5 2 2.5
0
0.5
1
1.5
2
2.5x 10
I D (
A)
VGS= 2.5 V
VGS= 2.0 V
VGS= 1.5 V
VGS= 1.0 V
Saturaçãoprematura
(DSM= deep submicron)
FEUP/LEEC —PCVLSI 2005/06 Transístores 12
Saturação de velocidade
ξ (V/µm)ξc = 1.5
υ n (m
/s)
υsat = 10 5
Mobilidade constante (declive = µ)
Velocidade constante
(campo eléctrico)
FEUP/LEEC —PCVLSI 2005/06 Transístores 13
Comparação entre transístores longos e curtos
IDCanal longo
Canal curto
VDSV DSAT VGS - V T
VGS = VDD
V DSAT≈Lsat
n
I DSAT=n C oxWL V GS−V T V DSAT−V DSAT
2
Simplificação empírica:
FEUP/LEEC —PCVLSI 2005/06 Transístores 14
ID versus VGS
0 0.5 1 1.5 2 2.50
1
2
3
4
5
6x 10
-4
VGS (V)
I D (
A)
0 0.5 1 1.5 2 2.50
0.5
1
1.5
2
2.5x 10
-4
VGS (V)
I D (
A)
quadrática
quadrática
linear
Canal longo Canal curto
FEUP/LEEC —PCVLSI 2005/06 Transístores 15
ID versus VDS
-4
VDS (V)0 0.5 1 1.5 2 2.5
0
0.5
1
1.5
2
2.5x 10
I D (
A)
VGS= 2.5 V
VGS= 2.0 V
VGS= 1.5 V
VGS= 1.0 V
0 0.5 1 1.5 2 2.50
1
2
3
4
5
6x 10
-4
VDS (V)
I D (
A)
VGS= 2.5 V
VGS= 2.0 V
VGS= 1.5 V
VGS= 1.0 V
Linear Saturação
VDS = VGS - VT
Canal longo Canal curto
Atenção: As escalas verticais são diferentes.
saturaçãode velocidade
FEUP/LEEC —PCVLSI 2005/06 Transístores 16
Modelo unificado para análise manual
S D
G
B
(segunda versão)
FEUP/LEEC —PCVLSI 2005/06 Transístores 17
Modelo simples versus SPICE
0 0.5 1 1.5 2 2.50
0.5
1
1.5
2
2.5x 10
-4
VDS
(V)
I D (
A)
Saturação develocidade
Linear
Saturação
VDSAT=VGT
VDS=VDSAT
VDS=VGT
FEUP/LEEC —PCVLSI 2005/06 Transístores 18
Transístor PMOS
-2.5 -2 -1.5 -1 -0.5 0-1
-0.8
-0.6
-0.4
-0.2
0x 10
-4
VDS (V)
I D (
A) Todas as variáveis são
negativas
VGS = -1.0V
VGS = -1.5V
VGS = -2.0V
VGS = -2.5V
FEUP/LEEC —PCVLSI 2005/06 Transístores 19
Parâmetros para análise manual
FEUP/LEEC —PCVLSI 2005/06 Transístores 20
O transístor como interruptor
VGS ≥ VT
R o nS D
ID
VDS
VGS = VD D
VDD/2 VDD
R0
Rmid
Ron é não-linear, varia com t e depende do ponto de funcionamento
Req=1
t 2−t 1∫t1
t2 Ront dt
Req≈12Ront1Ront 2
Descarga de condensador de VDD a VDD/2
FEUP/LEEC —PCVLSI 2005/06 Transístores 21
Comportamento dinâmico do transístor
DS
G
B
CGDCGS
CSB CDBCGB
(capacidades parasitas a considerar)
CGS
=CGCS
+CGS0
CSB
= CSdiff
CGD
=CGCD
+CGD0
CDB
= CDdiff
CGB
=CGCB
FEUP/LEEC —PCVLSI 2005/06 Transístores 22
Capacidade da porta
tox
n+ n+
Vista de corte
L
Óxido de silício
xd xd
L d
Porta de poli-silício
Vista de cima
Porta-substratosobreposição
Fonte
n+
Dreno
n+W
CGS0
= CGD0
=Cox
xd W = C
o W
FEUP/LEEC —PCVLSI 2005/06 Transístores 23
Capacidade da porta: regimes de operação
S D
G
CGC
S D
G
CGCS D
G
CGC
Cut-off Resistive Saturation
Regiões mais importantes para circuitos digitais: saturação e corte
Notação: Cgb
= CGCB
, Cgs
= CGCS
, Cgd
= CGCD
, Leff
= L
FEUP/LEEC —PCVLSI 2005/06 Transístores 24
Capacidade da porta
WLCox
WLCox2
2WLCox3
CGC
CGCS
VDS /(VGS-VT)
CGCD
0 1
CGC
CGCS = CGCDCGC B
WLCox
WLCox2
VGS
Capacidade em função de VGS(com VDS = 0)
Capacidade em função do grau de saturação
FEUP/LEEC —PCVLSI 2005/06 Transístores 25
Capacidade de difusão
f u n d o
P a re d e l a te ra l
p a re d e l a te ra lC a n a l
F o n teN D
C h a n n e l - s to p
S u b s tra to
W
x j
L S
FEUP/LEEC —PCVLSI 2005/06 Transístores 26
Capacidade de junção
0=T ln N A N D
ni2 V
D: tensão aos terminais da junção pn
FEUP/LEEC —PCVLSI 2005/06 Transístores 27
Linearização da capacidade de junção
Substituir uma capacidade não-linear por uma capacidade equivalente,linear, que desloque a mesma quantidade de carga para a variação de tensão de interesse.
FEUP/LEEC —PCVLSI 2005/06 Transístores 28
Capacidades de um processo CMOS 0.25 µm
FEUP/LEEC —PCVLSI 2005/06 Transístores 29
O transístor sub-micrométrico
►Variação de tensão de limiar
►Condução "sub-limiar"
►Resistências parasitas
FEUP/LEEC —PCVLSI 2005/06 Transístores 30
Variação da tensão de limiar
VT
L
limiar para canal longo limiar para VDS baixo
Limiar como função docomprimento (para VDS baixo)
Abaixamento de barreira induzida pelo dreno (DIBL)(para pequeno L)
VDS
VT
FEUP/LEEC —PCVLSI 2005/06 Transístores 31
Condução "sub-limiar"
Valores típicos para S:60 .. 100 mV/década
O declive inverso S
S é ∆VGS para ID2/ID1 =10
I D~ I 0 eqV GS
nkT , n=1C D
Cox
FEUP/LEEC —PCVLSI 2005/06 Transístores 32
Corrente sub-limiar ID vs VGS
I D= I 0 eqV GS
nkT 1−e−
qV DS
kT
FEUP/LEEC —PCVLSI 2005/06 Transístores 33
Corrente sub-limiar ID vs VDS
VGS de 0 to 0.3V
I D= I 0 eqV GS
nkT 1−e−
qV DS
kT 1V DS
FEUP/LEEC —PCVLSI 2005/06 Transístores 34
Regiões de operação: resumo
►Inversão forte VGS > VT
►Linear (resistiva) VDS < VDSAT
►Saturado (corrente constante) VDS ≥ VDSAT
►Inversão fraca (sub-limiar) VGS ≤ VT
►Exponencial em VGS e dependência linear comVDS
FEUP/LEEC —PCVLSI 2005/06 Transístores 35
Resistências parasitas
W
LD
Drain
Draincontact
Polysilicon gate
DS
G
RS RD
VGS,eff