Présentation Puces Neuromorphiques 2014

14
PUCES NEUROMORPHIQUES Clément Artaud, Romain Chion, Rebecca Grojsman, Baptiste Sinquin

Transcript of Présentation Puces Neuromorphiques 2014

Page 1: Présentation Puces Neuromorphiques 2014

PUCES NEUROMORPHIQUES

Clément Artaud, Romain Chion,Rebecca Grojsman, Baptiste Sinquin

Page 2: Présentation Puces Neuromorphiques 2014

SOMMAIRE

INTRODUCTION

NEURONE ET MEMRISTOR

ARCHITECTURE DU RESEAU

CONCLUSION

Page 3: Présentation Puces Neuromorphiques 2014

INTRODUCTION

NEURONE

3

INTRODUCTION• But : ordinateur basé sur les principes opérationnels du

cerveau

• Intérêt : • Tolérance aux erreurs, simultanéité• Faciliter l’interaction homme machine (IHM)• Comprendre le fonctionnement du cerveau

• Deux approches :• Neuromorphisme : créer des composants électroniques mimant

les neurones• Modélisation logiciel : superordinateur dédié à la modélisation

des neurones

Page 4: Présentation Puces Neuromorphiques 2014

NEURONE

MEMRISTOR

4

NEURONE COMME COMPOSANT• Fonctions• Traitement de l’information (dendrite + soma)• Communication : propagation de pics (axone + synapses)• Stockage (axone, différentes constantes de temps)

• Modélisation

Page 5: Présentation Puces Neuromorphiques 2014

NEURONE

MEMRISTOR

5

NEURONE V.S. ELECTRONIQUE

Page 6: Présentation Puces Neuromorphiques 2014

MEMRISTOR

ARCHITECTURE

6

DEFINITION DU MEMRISTOR

• Résistance variable et mémorisée

• 4ème élément de base des circuits• Conceptualisé en 1970• Réalisé en 2008 par HP

Page 7: Présentation Puces Neuromorphiques 2014

MEMRISTOR

ARCHITECTURE

7

REALISATION PRATIQUE

• Memristance varie avec la charge ayant traversé le matériaux• Effet mémoire• Exacerbé pour des dimensions nanométriques

Page 8: Présentation Puces Neuromorphiques 2014

MEMRISTOR

ARCHITECTURE

8

CARACTERISATION DU MEMRISTOR

• Résistance auto-adaptative « apprentissage » du circuit

• Utilisation commemémoire

Page 9: Présentation Puces Neuromorphiques 2014

MEMRISTOR

ARCHITECTURE

9

SIMILARITE NEURONE ET MEMRISTOR

𝑣𝑀𝑅 (𝑡 )=𝑉𝑚𝑒𝑚−𝑝𝑜𝑠 (𝑡 )−𝑉𝑚𝑒𝑚−𝑝𝑟𝑒 (𝑡 )𝑣𝑀𝑅 (𝑡 )=𝛼𝑝𝑜𝑠𝑠𝑝𝑘 (𝑡− 𝑡𝑝𝑜𝑠 )−𝛼𝑝 𝑟𝑒𝑠𝑝𝑘 (𝑡− 𝑡𝑝𝑟𝑒 )𝑣𝑀𝑅 (𝑡 )=𝛼𝑝𝑜𝑠𝑠𝑝𝑘 (𝑡 )−𝛼𝑝𝑟𝑒 𝑠𝑝𝑘 (𝑡+∆ 𝑡 )

Page 10: Présentation Puces Neuromorphiques 2014

MEMRISTOR

ARCHITECTURE

10

SPIKES ET MEMRISTOR

Selon l’ordre d’apparition des spikes, il existe des valeurs de ou

Or, la valeur du memristor est actualisée uniquement si | .

Page 11: Présentation Puces Neuromorphiques 2014

MEMRISTOR

ARCHITECTURE

11

ACTUALISATION DE POTENTIEL

Caractéristique R-U du memristor

Lien entre neurones réactualisé similaire à celui entre memristors :

synapses biologiques modèles mathématiques(Bi&Poo, 2001)

Page 12: Présentation Puces Neuromorphiques 2014

Beiye Liu et al. 2012

ARCHITECTURE

APPLICATION

12

MISE EN RESEAU

→ 31 neurones → 30 sinapses

Carlos Zamarreño-Ramos et al. 2011

→ entrée et sorties multiples → architecture en nappe

Page 13: Présentation Puces Neuromorphiques 2014

Meilleur compréhension du cerveauMachine learning, I.A., I.H.M.Reconnaissance de pattern visuels

ARCHITECTURE

CONCLUSION

13

APPLICATIONS

Carlos Zamarreño-Ramos et al. 2011

Page 14: Présentation Puces Neuromorphiques 2014

CONCLUSION14

PERSPECTIVES D’AVENIR

Blue Brain Project Neurogrid

IBM SyNAPSE