PERI Master ACSI cours 1 - 1 Gestion des Périphériques 2006 - 2007 (Transparents de F. Dromard)
-
Upload
batilde-legras -
Category
Documents
-
view
104 -
download
0
Transcript of PERI Master ACSI cours 1 - 1 Gestion des Périphériques 2006 - 2007 (Transparents de F. Dromard)
PERI Master ACSI cours 1 - 1
Gestion des Périphériques
2006 - 2007
(Transparents de F. Dromard)
PERI Master ACSI cours 1 - 2
Introduction
Système d’E/S Evaluation des performances
Dépend de l’application Mesure
Débit : quantité de données / unité de temps Nombre d’opérations d’E/S / unité de temps
PERI Master ACSI cours 1 - 3
Introduction
Classement d’organes d’E/S Comportement
Entrée Sortie stockage
Partenaire Humain Machine
Débits de données Débit crête
PERI Master ACSI cours 1 - 4
Points abordés
Principes généraux des E/S
BUS d’entrées sorties
Disques magnétiques
Pilotes de périphériques
PERI Master ACSI cours 1 - 5
Système d ’E/S typique
processeur
cache
Pont hôte mémoire
BusD’ E/S
Contrôleurdisques
Contrôleurvidéo
Contrôleurréseau
Contrôleursérie
D1 D2 écran
interruptions
PERI Master ACSI cours 1 - 6
Principes généraux des E/S
Aspects Matériel Processeur Périphérique Adaptation Espaces d’adressage et E/S Instructions et E/S Echanges synchrones Echanges asynchrones
PERI Master ACSI cours 1 - 7
Principes généraux des E/S
Coté processeur Présente une adresse Présente une donnée (écriture) Reçoit une donnée (lecture)
Processeur
Adresse
Données
Contrôle
PERI Master ACSI cours 1 - 8
Principes généraux des E/S
Coté périphérique Matériel spécifique Electronique de commande
Matérielspécifique
Electroniquede
commande
• Ecran• Clavier• Souris• Imprimante• Disque• Réseau• …etc
Commandes
Etats
Données
PERI Master ACSI cours 1 - 9
Principes généraux des E/S
Adaptation Technologique Logique Temporelle
Electroniquede
commandeProcesseur
Adresse
Données
Contrôle Adaptation
Périphérique
Commandes
Etats
Données
Matérielspécifique
PERI Master ACSI cours 1 - 10
Principes généraux des E/S
Adaptation Périphérique accessible au processeur Registres adressables
Registres de contrôle Registres d’états Registres de données
PERI Master ACSI cours 1 - 11
Principes généraux des E/S
Souvent plusieurs adaptations Interfaces
Niveaux électriques Signaux Protocole
Proc.Adapt.
1Adapt.
2Périph.
Interface 1 Interface 2 Interface 3
Périphérique
PERI Master ACSI cours 1 - 12
Principes généraux des E/S
Terminologie Interface Cartes d’interface Adaptateur (adapter) Contrôleur (controller) Unité d’Echange Périphérique (I/O Device)
PERI Master ACSI cours 1 - 13
Principes généraux des E/S
Espaces d’adressage et E/S Processeur à deux espaces d’adressage
Espace mémoire Instructions mémoire
Espacemémoire
EspaceE/S
0
N -1
0
P -1
Espace entrées / sorties Instructions d’E/S IN reg, adresse OUT reg, adresse
PERI Master ACSI cours 1 - 14
Principes généraux des E/S
Espaces d’adressage et E/S Processeur à un seul espace d’adressage
E/S mappées en mémoire Pas d’instructions d’E/S
Dans les deux cas Nécessite un décodage d’adresse
0
N -1
E/S
mémoire
Espace d’adressage
PERI Master ACSI cours 1 - 15
Principes généraux des E/S
Instructions et E/S Pour effectuer une opération d’E/S, le processeur
exécute une instruction Différences avec les accès mémoire
Vitesse : E/S souvent plus lentes Donnée échangée
E/S : octet, Mémoire : mot Autonomie Taux d’erreurs
PERI Master ACSI cours 1 - 16
Principes généraux des E/S
Instructions et E/S Les registres E/S ont un comportement différent de
celui des cases mémoire Lecture / écriture Lecture seule Écriture seule Lecture avec remise à zéro
PERI Master ACSI cours 1 - 17
Principes généraux des E/S
Echanges synchrones
adresse
donnée
sens
temps
sortie entréecontrôle
échange échange
proc. / périph.
proc.
proc.
proc.
PERI Master ACSI cours 1 - 18
Principes généraux des E/S
Echanges synchrones
adresse
donnée
entrée
sortie
échange échange
contrôle
proc. / périph.
proc.
proc.
proc.
PERI Master ACSI cours 1 - 19
Principes généraux des E/S
Echanges synchrones avec attente
adresse
donnée
sens
temps
entréecontrôle
échange
ready
périph.
proc.
proc.
proc.
périph.
PERI Master ACSI cours 1 - 20
Principes généraux des E/S
Echanges asynchrones - lecture
adresse
donnée
sens
req
entréecontrôle ack
1 2 3 4 5 6 7 1
périph.
proc.
périph.
proc.
PERI Master ACSI cours 1 - 21
Principes généraux des E/S
Echanges asynchrones - écriture
adresse
sens
req
sortiecontrôle ack
1 2 4 5 6 7 1
périph
Proc.
3
donnée
PERI Master ACSI cours 1 - 22
Principes généraux des E/S
Exemple : périphérique série asynchrone Vue d’ensemble
ProcesseurPériphérique
série
émission1
1 réception
start D0 D1 D7 P stop
T T T T T T
PERI Master ACSI cours 1 - 23
Principes généraux des E/S
Exemple : périphérique série asynchrone Organisation interne
Réception1
réceptionEmission
1
Logique de contrôle
émission
PERI Master ACSI cours 1 - 24
Principes généraux des E/S
Exemple : périphérique série asynchrone Réception
Détecte le bit start Assemble les bits Vérifie parité et stop
1 bit d’état : registre réception plein
Registre à décalage 1
réception
Registre réception
8 bits
8
PERI Master ACSI cours 1 - 25
Principes généraux des E/S
Exemple : périphérique série asynchrone Emission
Ajoute parité et stop Emet en série
1 bit d’état : registre émission vide
Registre à décalage1
émission
Registre émission
8 bits
8
PERI Master ACSI cours 1 - 26
Principes généraux des E/S
Exemple : périphérique série asynchrone Registre d’état
Bit 0 : registre réception vide/plein Bit 1 : écrasement en réception Bit 5 : registre émission plein/vide Bit 6 : rien à émettre Bit 2 : erreur de parité …..
PERI Master ACSI cours 1 - 27
Principes généraux des E/S
Exemple : périphérique série asynchrone Vu du processeur
Registre émission
Registreréception
Registre de contrôle
Registre d’état
Logique de contrôle
C/DCSLecEcr
PERI Master ACSI cours 1 - 28
Principes généraux des E/S
Exemple : périphérique série asynchrone Accès aux Registres
C / D = 0
C / D = 1
Registre réception Registre émission
Registre d’état Registre de contrôle
EntréeLecture
SortieEcriture
PERI Master ACSI cours 1 - 29
Principes généraux des E/S
Exemple : périphérique série asynchrone Interactions entre registres
Bit d’état registre réception plein : Mis à 1 lorsque recopie reg. à décalage -> reg. récept. Mis à 0 lorsque lecture registre réception
Bit d’état registre émission vide Mis à 0 lorsque écriture dans registre émission Mis à 1 lorsque recopie reg. émission -> reg. à décalage
PERI Master ACSI cours 1 - 30
Principes généraux des E/S
Exemple : périphérique série asynchrone Interactions entre registres
Bit d’état écrasement en réception : Mis à 1, lorsque recopie reg. à décalage -> reg. récept., si
bit d’état registre réception vaut 1. Mis à 0 lorsque lecture registre d’état.
Bit d’état rien à émettre Mis à 1 lorsque recopie reg. émission -> reg. à décalage
si bit d’état registre émission vide vaut 1. Mis à 1 lorsque recopie reg. émission -> reg. à décalage
PERI Master ACSI cours 1 - 31
Principes généraux des E/S
Exemple : périphérique série asynchrone Raccordement au processeur
Processeur
décodage
PériphériqueSérie
A9:0
RD
WR
IO/M
RD
WR
C/D
CS
PERI Master ACSI cours 1 - 32
Principes généraux des E/S
Exemple : périphérique série asynchrone Raccordement au processeur
Adresses : 3F8 et 3F9
A9 A8 A7 A6 A5 A4 A3 A2 A1 A01 1 1 1 1 1 1 0 0 0
CS = A9+A8+A7+A6+A5+A4+A3+A2+A1+IO/M
C/D = A0